本發(fā)明涉及一種絕熱電路，尤其是涉及一種N管反饋型自舉絕熱電路及四級反相器/緩沖器。

背景技術(shù)：

絕熱電路是一種雙軌輸入，雙軌輸出結(jié)構(gòu)電路，其打破傳統(tǒng)的能量傳輸方式，由原來的電源-輸出節(jié)點(diǎn)-地轉(zhuǎn)化為從電源-輸出節(jié)點(diǎn)-電源。絕熱電路采用交變電源驅(qū)動電路，由交變電源對輸出節(jié)點(diǎn)充電完成賦值，并通過回收節(jié)點(diǎn)電荷至電源，實(shí)現(xiàn)了能量恢復(fù)?，F(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路的電路圖如圖1(a)所示，其符號圖如圖1(b)所示，采用該絕熱ECRL結(jié)構(gòu)絕熱電路設(shè)計(jì)的四級反相器/緩沖器的結(jié)構(gòu)圖如圖2所示，該四相功率時(shí)鐘圖的波形圖如圖3所示。該絕熱ECRL結(jié)構(gòu)絕熱電路中，MOS管子由于閾值電壓的存在，使得能量在預(yù)充階段和能量恢復(fù)階段不能都得以全部釋放或回收，另外，由于其輸出端懸空，造成電路的額外的功耗，增多了電路的不穩(wěn)定性。并且對于ECRL結(jié)構(gòu)絕熱電路而言，負(fù)載越大，造成的非絕熱功耗愈大，延時(shí)也相對比較大。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明所要解決的技術(shù)問題之一是提供一種在不影響電路性能的基礎(chǔ)上，延時(shí)、功耗和功耗延時(shí)積均較小的N管反饋型自舉絕熱電路。

本發(fā)明解決上述技術(shù)問題之一所采用的技術(shù)方案為：一種N管反饋型自舉絕熱電路，包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源極、所述的第二PMOS管的源極、所述的第三NMOS管的漏極和所述的第四NMOS管的漏極連接且其連接端為所述的N管反饋型自舉絕熱電路的第一時(shí)鐘端，所述的第一PMOS管的漏極、所述的第二PMOS管的柵極、所述的第一NMOS管的漏極、所述的第三NMOS管的源極和所述的第五NMOS管的柵極連接且其連接端為所述的N管反饋型自舉絕熱電路的輸出端，所述的第一PMOS管的柵極、所述的第二PMOS管的漏極、所述的第二NMOS管的漏極、所述的第四NMOS管的源極和所述的第六NMOS管的柵極連接且其連接端為所述的N管反饋型自舉絕熱電路的反相輸出端，所述的第一NMOS管的柵極為所述的N管反饋型自舉絕熱電路的反相輸入端，所述的第二NMOS管的柵極為所述的N管反饋型自舉絕熱電路的輸入端，所述的第一NMOS管的源極和所述的第二NMOS管的源極均接地；所述的第三NMOS管的柵極和所述的第五NMOS管的漏極連接，所述的第四NMOS管的柵極和所述的第六NMOS管的漏極連接，所述的第五NMOS管的源極和所述的第六NMOS管的源極連接且其連接端為所述的N管反饋型自舉絕熱電路的第二時(shí)鐘端；所述的N管反饋型自舉絕熱電路的第一時(shí)鐘端和所述的N管反饋型自舉絕熱電路的第二時(shí)鐘端幅值相同，但是相位相差90度的時(shí)鐘信號。

所述的第一PMOS管和所述的第二PMOS管的寬長比均為所述的第五NMOS管、所述的第六NMOS管的寬長均比為所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管和所述的第四NMOS管的寬長比均為該電路中，第五NMOS管和第六NMOS管的寬長均比為可以提高的第三NMOS管的柵極和第五NMOS管的漏極的連接節(jié)點(diǎn)或第四NMOS管的柵極和第六NMOS管的漏極的連接節(jié)點(diǎn)的電壓，使得能量在回收階段能夠進(jìn)一步充分回收，進(jìn)一步減少功耗；第一PMOS管和第二PMOS管的寬長比均為第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的寬長比均為可以保證電路的性能和最佳噪聲容限。

與現(xiàn)有技術(shù)相比，本發(fā)明的N管反饋型自舉絕熱電路的優(yōu)點(diǎn)在于通過第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管這八個(gè)MOS管構(gòu)成N管反饋型自舉絕熱電路，電路結(jié)構(gòu)簡單，延時(shí)和功耗都得到了降低，第一PMOS管的源極、第二PMOS管的源極、第三NMOS管的漏極和第四NMOS管的漏極連接且其連接端為N管反饋型自舉絕熱電路的第一時(shí)鐘端，第一PMOS管的漏極、第二PMOS管的柵極、第一NMOS管的漏極、第三NMOS管的源極和第五NMOS管的柵極連接且其連接端為N管反饋型自舉絕熱電路的輸出端，第一PMOS管的柵極、第二PMOS管的漏極、第二NMOS管的漏極、第四NMOS管的源極和第六NMOS管的柵極連接且其連接端為N管反饋型自舉絕熱電路的反相輸出端，第一NMOS管的柵極為N管反饋型自舉絕熱電路的反相輸入端，第二NMOS管的柵極為N管反饋型自舉絕熱電路的輸入端，第一NMOS管的源極和第二NMOS管的源極均接地；第三NMOS管的柵極和第五NMOS管的漏極連接，第四NMOS管的柵極和第六NMOS管的漏極連接，第五NMOS管的源極和第六NMOS管的源極連接且其連接端為N管反饋型自舉絕熱電路的第二時(shí)鐘端；N管反饋型自舉絕熱電路的第一時(shí)鐘端和N管反饋型自舉絕熱電路的第二時(shí)鐘端幅值相同，但是相位相差90度的時(shí)鐘信號，在預(yù)充電和保持期間，N管反饋型自舉絕熱電路的第二時(shí)鐘端接入的輔助功率時(shí)鐘CLK2對第三NMOS管的柵極和第五NMOS管的漏極的連接節(jié)點(diǎn)A或第四NMOS管的柵極和第六NMOS管的漏極的連接節(jié)點(diǎn)B充電，在能量回收節(jié)點(diǎn)，由于反饋管第五NMOS管或第六NMOS管截止，則A節(jié)點(diǎn)或B節(jié)點(diǎn)保持一定的電平，使得第三NMOS管或第四NMSO管保持導(dǎo)通，由于電容的耦合作用，A節(jié)點(diǎn)或B節(jié)點(diǎn)自舉，使得在能量回收階段，輸出節(jié)點(diǎn)的能量回收到功率時(shí)鐘更加徹底，避免了因PMOS閾值電壓使得輸出節(jié)點(diǎn)不能完全回收到功率時(shí)鐘去而引起能量損耗，功耗得到很大優(yōu)化，由此，本發(fā)明的N管反饋型自舉絕熱電路在不影響電路性能的基礎(chǔ)上，延時(shí)、功耗和功耗延時(shí)積均較小。

本發(fā)明所要解決的技術(shù)問題之二是提供一種在不影響電路性能的基礎(chǔ)上，延時(shí)、功耗和功耗延時(shí)積均較小的四級反相器/緩沖器。

本發(fā)明解決上述技術(shù)問題之二所采用的技術(shù)方案為：一種四級反相器/緩沖器，包括四個(gè)N管反饋型自舉絕熱電路，所述的N管反饋型自舉絕熱電路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管；所述的第一PMOS管的源極、所述的第二PMOS管的源極、所述的第三NMOS管的漏極和所述的第四NMOS管的漏極連接且其連接端為所述的N管反饋型自舉絕熱電路的第一時(shí)鐘端，所述的第一PMOS管的漏極、所述的第二PMOS管的柵極、所述的第一NMOS管的漏極、所述的第三NMOS管的源極和所述的第五NMOS管的柵極連接且其連接端為所述的N管反饋型自舉絕熱電路的輸出端，所述的第一PMOS管的柵極、所述的第二PMOS管的漏極、所述的第二NMOS管的漏極、所述的第四NMOS管的源極和所述的第六NMOS管的柵極連接且其連接端為所述的N管反饋型自舉絕熱電路的反相輸出端，所述的第一NMOS管的柵極為所述的N管反饋型自舉絕熱電路的反相輸入端，所述的第二NMOS管的柵極為所述的N管反饋型自舉絕熱電路的輸入端，所述的第一NMOS管的源極和所述的第二NMOS管的源極均接地；所述的第三NMOS管的柵極和所述的第五NMOS管的漏極連接，所述的第四NMOS管的柵極和所述的第六NMOS管的漏極連接，所述的第五NMOS管的源極和所述的第六NMOS管的源極連接且其連接端為所述的N管反饋型自舉絕熱電路的第二時(shí)鐘端；第一個(gè)所述的N管反饋型自舉絕熱電路的輸入端為所述的四級反相器/緩沖器的輸入端，第一個(gè)所述的N管反饋型自舉絕熱電路的反相輸入端為所述的四級反相器/緩沖器的反相輸入端，第一個(gè)所述的N管反饋型自舉絕熱電路的輸出端和第二個(gè)所述的N管反饋型自舉絕熱電路的輸入端連接，第一個(gè)所述的N管反饋型自舉絕熱電路的反相輸出端和第二個(gè)所述的N管反饋型自舉絕熱電路的反相輸入端連接，第二個(gè)所述的N管反饋型自舉絕熱電路的輸出端和第三個(gè)所述的N管反饋型自舉絕熱電路的輸入端連接，第二個(gè)所述的N管反饋型自舉絕熱電路的反相輸出端和第三個(gè)所述的N管反饋型自舉絕熱電路的反相輸入端連接，第三個(gè)所述的N管反饋型自舉絕熱電路的輸出端和第四個(gè)所述的N管反饋型自舉絕熱電路的輸入端連接，第三個(gè)所述的N管反饋型自舉絕熱電路的反相輸出端和第四個(gè)所述的N管反饋型自舉絕熱電路的反相輸入端連接，第四個(gè)所述的N管反饋型自舉絕熱電路的輸出端為所述的四級反相器/緩沖器的輸出端，第四個(gè)所述的N管反饋型自舉絕熱電路的反相輸出端為所述的四級反相器/緩沖器的反相輸出端，第四個(gè)所述的N管反饋型自舉絕熱電路的第一時(shí)鐘端和第三個(gè)所述的N管反饋型自舉絕熱電路的第二時(shí)鐘端連接且其連接端為所述的四級反相器/緩沖器的第一時(shí)鐘端，第一個(gè)所述的N管反饋型自舉絕熱電路的第一時(shí)鐘端和第四個(gè)所述的N管反饋型自舉絕熱電路的第二時(shí)鐘端連接且其連接端為所述的四級反相器/緩沖器的第二時(shí)鐘端，第一個(gè)所述的N管反饋型自舉絕熱電路的第二時(shí)鐘端和第二個(gè)所述的N管反饋型自舉絕熱電路的第一時(shí)鐘端連接且其連接端為所述的四級反相器/緩沖器的第三時(shí)鐘端，第二個(gè)所述的N管反饋型自舉絕熱電路的第二時(shí)鐘端和第三個(gè)所述的N管反饋型自舉絕熱電路的第一時(shí)鐘端連接且其連接端為所述的四級反相器/緩沖器的第四時(shí)鐘端，所述的四級反相器/緩沖器的第一時(shí)鐘端接入第一時(shí)鐘信號，所述的四級反相器/緩沖器的第二時(shí)鐘端接入第二時(shí)鐘信號，所述的四級反相器/緩沖器的第三時(shí)鐘端接入第三時(shí)鐘信號，所述的四級反相器/緩沖器的第四時(shí)鐘端接入第四時(shí)鐘信號，所述的第一時(shí)鐘信號、所述的第二時(shí)鐘信號、所述的第三時(shí)鐘信號和所述的第四時(shí)鐘信號的幅值相同，所述的第一時(shí)鐘信號和所述的第二時(shí)鐘信號的相位相差90度，所述的第一時(shí)鐘信號和所述的第三時(shí)鐘信號的相位相差180度，所述的第一時(shí)鐘信號和所述的第四時(shí)鐘信號的相位相差270度。

所述的第一PMOS管和所述的第二PMOS管的寬長比均為所述的第五NMOS管、所述的第六NMOS管的寬長均比為所述的第一NMOS管、所述的第二NMOS管、所述的第三NMOS管和所述的第四NMOS管的寬長比均為該電路中，第五NMOS管和第六NMOS管的寬長均比為可以提高的第三NMOS管的柵極和第五NMOS管的漏極的連接節(jié)點(diǎn)或第四NMOS管的柵極和第六NMOS管的漏極的連接節(jié)點(diǎn)的電壓，使得能量在回收階段能夠進(jìn)一步充分回收，進(jìn)一步減少功耗；第一PMOS管和第二PMOS管的寬長比均為第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管的寬長比均為可以保證電路的性能和最佳噪聲容限。

與現(xiàn)有技術(shù)相比，本發(fā)明的四級反相器/緩沖器的優(yōu)點(diǎn)在于通過四個(gè)N管反饋型自舉絕熱電路構(gòu)成四級反相器/緩沖器，四級反相器/緩沖器包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管這八個(gè)MOS管，電路結(jié)構(gòu)簡單，延時(shí)和功耗都得到了降低，第一PMOS管的源極、第二PMOS管的源極、第三NMOS管的漏極和第四NMOS管的漏極連接且其連接端為N管反饋型自舉絕熱電路的第一時(shí)鐘端，第一PMOS管的漏極、第二PMOS管的柵極、第一NMOS管的漏極、第三NMOS管的源極和第五NMOS管的柵極連接且其連接端為N管反饋型自舉絕熱電路的輸出端，第一PMOS管的柵極、第二PMOS管的漏極、第二NMOS管的漏極、第四NMOS管的源極和第六NMOS管的柵極連接且其連接端為N管反饋型自舉絕熱電路的反相輸出端，第一NMOS管的柵極為N管反饋型自舉絕熱電路的反相輸入端，第二NMOS管的柵極為N管反饋型自舉絕熱電路的輸入端，第一NMOS管的源極和第二NMOS管的源極均接地；第三NMOS管的柵極和第五NMOS管的漏極連接，第四NMOS管的柵極和第六NMOS管的漏極連接，第五NMOS管的源極和第六NMOS管的源極連接且其連接端為N管反饋型自舉絕熱電路的第二時(shí)鐘端；N管反饋型自舉絕熱電路的第一時(shí)鐘端和N管反饋型自舉絕熱電路的第二時(shí)鐘端幅值相同，但是相位相差90度的時(shí)鐘信號，在預(yù)充電和保持期間，N管反饋型自舉絕熱電路的第二時(shí)鐘端接入的輔助功率時(shí)鐘CLK2對第三NMOS管的柵極和第五NMOS管的漏極的連接節(jié)點(diǎn)A或第四NMOS管的柵極和第六NMOS管的漏極的連接節(jié)點(diǎn)B充電，在能量回收節(jié)點(diǎn)，由于反饋管第五NMOS管或第六NMOS管截止，則A節(jié)點(diǎn)或B節(jié)點(diǎn)保持一定的電平，使得第三NMOS管或第四NMSO管保持導(dǎo)通，由于電容的耦合作用，A節(jié)點(diǎn)或B節(jié)點(diǎn)自舉，使得在能量回收階段，輸出節(jié)點(diǎn)的能量回收到功率時(shí)鐘更加徹底，避免了因PMOS閾值電壓使得輸出節(jié)點(diǎn)不能完全回收到功率時(shí)鐘去而引起能量損耗，功耗得到很大優(yōu)化，由此，本發(fā)明的四級反相器/緩沖器在不影響電路性能的基礎(chǔ)上，延時(shí)、功耗和功耗延時(shí)積均較小。

附圖說明

圖1(a)為現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路的電路圖；

圖1(b)為現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路的符號圖；

圖2為現(xiàn)有的基于ECRL結(jié)構(gòu)絕熱電路的四級反相器/緩沖器的結(jié)構(gòu)圖；

圖3為現(xiàn)有的基于ECRL結(jié)構(gòu)絕熱電路的四級反相器/緩沖器接入的四相功率時(shí)鐘圖的波形圖；

圖4(a)為本發(fā)明的N管反饋型自舉絕熱電路的電路圖；

圖4(b)為本發(fā)明的N管反饋型自舉絕熱電路的符號圖；

圖4(c)為本發(fā)明的N管反饋型自舉絕熱電路的時(shí)鐘波形圖；

圖5為本發(fā)明的四級反相器/緩沖器的結(jié)構(gòu)圖；

圖6為本發(fā)明的四級反相器/緩沖器的接入的四相功率時(shí)鐘圖的波形圖；

圖7為標(biāo)準(zhǔn)電壓(1v)下，現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路在PTM32nm標(biāo)準(zhǔn)工藝下的仿真波形圖

圖8為標(biāo)準(zhǔn)電壓(1v)下，本發(fā)明的N管反饋型自舉絕熱電路在PTM32nm標(biāo)準(zhǔn)工藝下的仿真波形圖。

具體實(shí)施方式

本發(fā)明公開了一種N管反饋型自舉絕熱電路，以下結(jié)合附圖實(shí)施例對本發(fā)明的N管反饋型自舉絕熱電路作進(jìn)一步詳細(xì)描述。

實(shí)施例一：如圖4(a)、圖4(b)和圖4(c)所示，一種N管反饋型自舉絕熱電路，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為N管反饋型自舉絕熱電路的第一時(shí)鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第五NMOS管N5的柵極連接且其連接端為N管反饋型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第六NMOS管N6的柵極連接且其連接端為N管反饋型自舉絕熱電路的反相輸出端，第一NMOS管N1的柵極為N管反饋型自舉絕熱電路的反相輸入端，第二NMOS管N2的柵極為N管反饋型自舉絕熱電路的輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地；第三NMOS管N3的柵極和第五NMOS管N5的漏極連接，第四NMOS管N4的柵極和第六NMOS管N6的漏極連接，第五NMOS管N5的源極和第六NMOS管N6的源極連接且其連接端為N管反饋型自舉絕熱電路的第二時(shí)鐘端；N管反饋型自舉絕熱電路的第一時(shí)鐘端和N管反饋型自舉絕熱電路的第二時(shí)鐘端幅值相同，但是相位相差90度的時(shí)鐘信號。

實(shí)施例二：如圖4(a)、圖4(b)和圖4(c)所示，一種N管反饋型自舉絕熱電路，包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為N管反饋型自舉絕熱電路的第一時(shí)鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第五NMOS管N5的柵極連接且其連接端為N管反饋型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第六NMOS管N6的柵極連接且其連接端為N管反饋型自舉絕熱電路的反相輸出端，第一NMOS管N1的柵極為N管反饋型自舉絕熱電路的反相輸入端，第二NMOS管N2的柵極為N管反饋型自舉絕熱電路的輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地；第三NMOS管N3的柵極和第五NMOS管N5的漏極連接，第四NMOS管N4的柵極和第六NMOS管N6的漏極連接，第五NMOS管N5的源極和第六NMOS管N6的源極連接且其連接端為N管反饋型自舉絕熱電路的第二時(shí)鐘端；N管反饋型自舉絕熱電路的第一時(shí)鐘端和N管反饋型自舉絕熱電路的第二時(shí)鐘端幅值相同，但是相位相差90度的時(shí)鐘信號。

本實(shí)施例中，第一PMOS管P1和第二PMOS管P2的寬長比均為第五NMOS管N5、第六NMOS管N6的寬長均比為第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4的寬長比均為

將本發(fā)明的N管反饋型自舉絕熱電路在PTM32nm和現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路，在PTM32nm標(biāo)準(zhǔn)工藝下分別進(jìn)行仿真。標(biāo)準(zhǔn)電壓(1v)下，現(xiàn)有的絕熱ECRL結(jié)構(gòu)絕熱電路在PTM32nm標(biāo)準(zhǔn)工藝下的仿真波形圖如圖7所示；標(biāo)準(zhǔn)電壓(1v)下，本發(fā)明的采用鐘控傳輸門自舉絕熱電在PTM32nm標(biāo)準(zhǔn)工藝下的仿真波形圖如圖8所示。分析圖7和圖8可知，本發(fā)明的采用鐘控傳輸門自舉絕熱電具有正確的邏輯和明顯的低功耗特性。

本發(fā)明還公開了一種采用上述N管反饋型自舉絕熱電路的四級反相器/緩沖器，以下結(jié)合附圖實(shí)施例對本發(fā)明的N管反饋型自舉絕熱電路作進(jìn)一步詳細(xì)描述。

實(shí)施例一：如圖4(a)、圖4(b)、圖4(c)、圖5和圖6所示，一種四級反相器/緩沖器，包括四個(gè)N管反饋型自舉絕熱電路，N管反饋型自舉絕熱電路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為N管反饋型自舉絕熱電路的第一時(shí)鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第五NMOS管N5的柵極連接且其連接端為N管反饋型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第六NMOS管N6的柵極連接且其連接端為N管反饋型自舉絕熱電路的反相輸出端，第一NMOS管N1的柵極為N管反饋型自舉絕熱電路的反相輸入端，第二NMOS管N2的柵極為N管反饋型自舉絕熱電路的輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地；第三NMOS管N3的柵極和第五NMOS管N5的漏極連接，第四NMOS管N4的柵極和第六NMOS管N6的漏極連接，第五NMOS管N5的源極和第六NMOS管N6的源極連接且其連接端為N管反饋型自舉絕熱電路的第二時(shí)鐘端；第一個(gè)N管反饋型自舉絕熱電路的輸入端為四級反相器/緩沖器的輸入端，第一個(gè)N管反饋型自舉絕熱電路的反相輸入端為四級反相器/緩沖器的反相輸入端，第一個(gè)N管反饋型自舉絕熱電路的輸出端和第二個(gè)N管反饋型自舉絕熱電路的輸入端連接，第一個(gè)N管反饋型自舉絕熱電路的反相輸出端和第二個(gè)N管反饋型自舉絕熱電路的反相輸入端連接，第二個(gè)N管反饋型自舉絕熱電路的輸出端和第三個(gè)N管反饋型自舉絕熱電路的輸入端連接，第二個(gè)N管反饋型自舉絕熱電路的反相輸出端和第三個(gè)N管反饋型自舉絕熱電路的反相輸入端連接，第三個(gè)N管反饋型自舉絕熱電路的輸出端和第四個(gè)N管反饋型自舉絕熱電路的輸入端連接，第三個(gè)N管反饋型自舉絕熱電路的反相輸出端和第四個(gè)N管反饋型自舉絕熱電路的反相輸入端連接，第四個(gè)N管反饋型自舉絕熱電路的輸出端為四級反相器/緩沖器的輸出端，第四個(gè)N管反饋型自舉絕熱電路的反相輸出端為四級反相器/緩沖器的反相輸出端，第四個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端和第三個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第一時(shí)鐘端，第一個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端和第四個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第二時(shí)鐘端，第一個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端和第二個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第三時(shí)鐘端，第二個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端和第三個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第四時(shí)鐘端，四級反相器/緩沖器的第一時(shí)鐘端接入第一時(shí)鐘信號CLK1，四級反相器/緩沖器的第二時(shí)鐘端接入第二時(shí)鐘信號CLK2，四級反相器/緩沖器的第三時(shí)鐘端接入第三時(shí)鐘信號CLK3，四級反相器/緩沖器的第四時(shí)鐘端接入第四時(shí)鐘信號CLK4，第一時(shí)鐘信號CLK1、第二時(shí)鐘信號CLK2、第三時(shí)鐘信號CLK3和第四時(shí)鐘信號CLK4的幅值相同，第一時(shí)鐘信號CLK1和第二時(shí)鐘信號CLK2的相位相差90度，第一時(shí)鐘信號CLK1和第三時(shí)鐘信號CLK3的相位相差180度，第一時(shí)鐘信號CLK1和第四時(shí)鐘信號CLK4的相位相差270度。

實(shí)施例二：如圖4(a)、圖4(b)、圖4(c)、圖5和圖6所示，一種四級反相器/緩沖器，包括四個(gè)N管反饋型自舉絕熱電路，N管反饋型自舉絕熱電路包括第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6；第一PMOS管P1的源極、第二PMOS管P2的源極、第三NMOS管N3的漏極和第四NMOS管N4的漏極連接且其連接端為N管反饋型自舉絕熱電路的第一時(shí)鐘端，第一PMOS管P1的漏極、第二PMOS管P2的柵極、第一NMOS管N1的漏極、第三NMOS管N3的源極和第五NMOS管N5的柵極連接且其連接端為N管反饋型自舉絕熱電路的輸出端，第一PMOS管P1的柵極、第二PMOS管P2的漏極、第二NMOS管N2的漏極、第四NMOS管N4的源極和第六NMOS管N6的柵極連接且其連接端為N管反饋型自舉絕熱電路的反相輸出端，第一NMOS管N1的柵極為N管反饋型自舉絕熱電路的反相輸入端，第二NMOS管N2的柵極為N管反饋型自舉絕熱電路的輸入端，第一NMOS管N1的源極和第二NMOS管N2的源極均接地；第三NMOS管N3的柵極和第五NMOS管N5的漏極連接，第四NMOS管N4的柵極和第六NMOS管N6的漏極連接，第五NMOS管N5的源極和第六NMOS管N6的源極連接且其連接端為N管反饋型自舉絕熱電路的第二時(shí)鐘端；，第一個(gè)N管反饋型自舉絕熱電路的反相輸入端為四級反相器/緩沖器的反相輸入端，第一個(gè)N管反饋型自舉絕熱電路的輸出端和第二個(gè)N管反饋型自舉絕熱電路的輸入端連接，第一個(gè)N管反饋型自舉絕熱電路的反相輸出端和第二個(gè)N管反饋型自舉絕熱電路的反相輸入端連接，第二個(gè)N管反饋型自舉絕熱電路的輸出端和第三個(gè)N管反饋型自舉絕熱電路的輸入端連接，第二個(gè)N管反饋型自舉絕熱電路的反相輸出端和第三個(gè)N管反饋型自舉絕熱電路的反相輸入端連接，第三個(gè)N管反饋型自舉絕熱電路的輸出端和第四個(gè)N管反饋型自舉絕熱電路的輸入端連接，第三個(gè)N管反饋型自舉絕熱電路的反相輸出端和第四個(gè)N管反饋型自舉絕熱電路的反相輸入端連接，第四個(gè)N管反饋型自舉絕熱電路的輸出端為四級反相器/緩沖器的輸出端，第四個(gè)N管反饋型自舉絕熱電路的反相輸出端為四級反相器/緩沖器的反相輸出端，第四個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端和第三個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第一時(shí)鐘端，第一個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端和第四個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第二時(shí)鐘端，第一個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端和第二個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第三時(shí)鐘端，第二個(gè)N管反饋型自舉絕熱電路的第二時(shí)鐘端和第三個(gè)N管反饋型自舉絕熱電路的第一時(shí)鐘端連接且其連接端為四級反相器/緩沖器的第四時(shí)鐘端，四級反相器/緩沖器的第一時(shí)鐘端接入第一時(shí)鐘信號CLK1，四級反相器/緩沖器的第二時(shí)鐘端接入第二時(shí)鐘信號CLK2，四級反相器/緩沖器的第三時(shí)鐘端接入第三時(shí)鐘信號CLK3，四級反相器/緩沖器的第四時(shí)鐘端接入第四時(shí)鐘信號CLK4，第一時(shí)鐘信號CLK1、第二時(shí)鐘信號CLK2、第三時(shí)鐘信號CLK3和第四時(shí)鐘信號CLK4的幅值相同，第一時(shí)鐘信號CLK1和第二時(shí)鐘信號CLK2的相位相差90度，第一時(shí)鐘信號CLK1和第三時(shí)鐘信號CLK3的相位相差180度，第一時(shí)鐘信號CLK1和第四時(shí)鐘信號CLK4的相位相差270度。

本實(shí)施例中，第一PMOS管P1和第二PMOS管P2的寬長比均為第五NMOS管N5、第六NMOS管N6的寬長均比為第一NMOS管N1、第二NMOS管N2、第三NMOS管N3和第四NMOS管N4的寬長比均為

為了驗(yàn)證本發(fā)明的四級反相器/緩沖器的優(yōu)越性，將本發(fā)明的四級反相器/緩沖器和現(xiàn)有的四級反相器/緩沖器在PTM32nm標(biāo)準(zhǔn)工藝下的各種性能進(jìn)行對比。使用電路仿真工具HSPICE在電路的輸入頻率為100MHz、200MHz，負(fù)載分別為10fF、20fF、30fF、40fF的條件下對兩種電路結(jié)構(gòu)進(jìn)行了仿真比較分析，PTM工藝庫對應(yīng)的標(biāo)準(zhǔn)電源電壓為1V。

表1為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為100MHz，負(fù)載為10fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表1

從表1中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了23％，平均總功耗降低了35％，功耗延時(shí)積降低了50％。

表2為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為100MHz，負(fù)載為20fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表2

從表2中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了25％，平均總功耗降低了39％，功耗延時(shí)積降低了54％。

表3為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為100MHz，負(fù)載為30fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表3

從表3中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了27％，平均總功耗降低了46％，功耗延時(shí)積降低了60％。

表4為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為100MHz，負(fù)載為40fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表4

從表4中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了27％，平均總功耗降低了53％，功耗延時(shí)積降低了66％。

表5為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為200MHz，負(fù)載為10fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表5

從表5中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了23％，平均總功耗降低了38％，功耗延時(shí)積降低52了％。

表6為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為200MHz，負(fù)載為20fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表6

從表6中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了25％，平均總功耗降低了42％，功耗延時(shí)積降低了56％。

表7為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為200MHz，負(fù)載為30fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表7

從表7中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了27％，平均總功耗降低了49％，功耗延時(shí)積降低了63％。

表8為在PTM32nm標(biāo)準(zhǔn)工藝，輸入頻率為200MHz，負(fù)載為40fF下本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器在100ns-200ns內(nèi)性能比較。

表8

從表8中可以得出：本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)降低了27％，平均總功耗降低了58％，功耗延時(shí)積降低了69％。

由上述的比較數(shù)據(jù)可見，在不影響電路性能的前提下，本發(fā)明的四級反相器/緩沖器與現(xiàn)有的四級反相器/緩沖器比較，延時(shí)、功耗和功耗延時(shí)積也到了優(yōu)化。