1.一種五輸入端組合邏輯電路的晶體管級實現(xiàn)方案的電路，其特征在于，其包括第一三極管、第二三極管、第三三極管、第四三極管、第五三極管、第六三極管、第七三極管、第八三極管、第九三極管、第十三極管，第一三極管、第二三極管、第三三極管、第四三極管的漏極都連接，第一三極管的柵極與第六三極管的柵極連接，第一三極管、第二三極管、第三三極管、第五三極管的源極和第六三極管的漏極都連接，第二三極管的柵極與第七三極管的柵極連接，第三三極管的柵極與第八三極管的柵極連接，第四三極管的柵極與第九三極管的柵極連接，第四三極管的源極與第五三極管的漏極連接，第五三極管的柵極與第十三極管的柵極連接，第六三極管的源極與第七三極管的漏極連接，第七三極管的源極與第八三極管的漏極連接，第八三極管的源極與第九三極管、第十三極管的漏極都連接，第九三極管、第十三極管的源極都接地。
2.如權(quán)利要求1所述的五輸入端組合邏輯電路的晶體管級實現(xiàn)方案的電路，其特征在于，所述第一三極管、第二三極管、第三三極管、第四三極管、第五三極管都是PMOS管。
3.如權(quán)利要求1所述的五輸入端組合邏輯電路的晶體管級實現(xiàn)方案的電路，其特征在于，所述第六三極管、第七三極管、第八三極管、第九三極管、第十三極管都是NMOS管。