本發(fā)明涉及鎖相環(huán)(pll)，特別涉及兩點調(diào)制pll內(nèi)的壓控振蕩器(vco)的增益校準。

背景技術(shù)：

無線通信系統(tǒng)通常需要精確的時鐘，其被調(diào)制以攜帶數(shù)據(jù)?？梢允褂脦в袎嚎卣袷幤?vco)的鎖相環(huán)(pll)來生成時鐘，壓控振蕩器(vco)將輸入電壓轉(zhuǎn)換成輸出時鐘，其頻率取決于輸入電壓的頻率。

一些通信標準采用多個頻率，并且可以從一個頻道跳到另一個頻道，以避免傳輸干擾或其它阻礙。因此，vco可能需要在一個較寬的頻率范圍上運行，并需要一個大增益。較大的vco增益通常需要大的芯片面積，因此需要更高的制造成本和功率。

pll可以用于生成時鐘，然后數(shù)據(jù)可以在pll輸出之后與時鐘混合，如通過上變頻混頻器和數(shù)模轉(zhuǎn)換器(dac)。dac可能對于同相和正交信號引入失配(iq失配)。dac和混頻器所需的芯片面積會增加成本和功率要求。

也可以使用兩點調(diào)制pll。數(shù)據(jù)被注入到pll本身，使得pll輸出一個數(shù)據(jù)調(diào)制輸出而不是一個固定時鐘。當使用兩點調(diào)制pll時，不再需要上變頻混頻器及其dac。兩點調(diào)制pll還可以提高噪聲性能。從功率放大器到vco的牽引效應(yīng)得以減輕。

圖1顯示了現(xiàn)有技術(shù)的兩點調(diào)制pll。鎖相環(huán)pll是由相位-頻率檢測器42、電荷泵44、環(huán)路濾波器46、加法器72、vco41和多模分頻器52形成。來自vco41的輸出時鐘fout被多模分頻器52分頻，并通過頻率檢測器42與基準時鐘fref比較。比較結(jié)果使電荷泵44對環(huán)路濾波器46充電或放電，環(huán)路濾波器46調(diào)節(jié)vco41的輸入電壓。通過調(diào)節(jié)輸出時鐘fout的頻率，vco41對其輸入電壓的變化進行響應(yīng)。

數(shù)據(jù)用于調(diào)制或編碼來自vco41的fout。數(shù)據(jù)在兩個點上被注入到pll。數(shù)據(jù)in1被應(yīng)用到多模分頻器52，而數(shù)據(jù)in2被輸入到加法器72。相同的數(shù)據(jù)值被應(yīng)用到in1和in2，但in1可以是數(shù)據(jù)的數(shù)字表示，而in2可以是表示相同數(shù)據(jù)的模擬電壓。in1使多模分頻器52調(diào)制其除數(shù)，而in2直接調(diào)整vco41的輸入電壓。由于in2被應(yīng)用在vco41的輸入端，它有一個高通特性，而in1被較早地應(yīng)用在pll環(huán)路中，其有一個低通特性。由in1引入的多模頻器52中的除數(shù)調(diào)制必須穿過相位-頻率檢測器42、電荷泵44和環(huán)路濾波器46，然后到達被注入in2的加法器72，因此in1比in2具有更大的固有延遲。

圖2a-c顯示兩點調(diào)制pll中增益失配的頻率響應(yīng)圖。由于in2不穿過相位-頻率檢測器42、電荷泵44、和環(huán)路濾波器46，其頻率響應(yīng)是由vco41的增益支配。

圖2a顯示了良好匹配的兩點調(diào)制pll的曲線圖。由于多模分頻器52、相位頻率檢測器42、電荷泵44和環(huán)路濾波器46中的延遲，in1的頻率響應(yīng)在較高頻處下降。對于in2，這些延遲不存在，in2在高頻處有非常好的響應(yīng)，但在低頻上就差一些。因此，in1類似于低通濾波器，而in2類似于高通濾波器。

由于相同數(shù)據(jù)穿過in1和in2，因此，總頻率響應(yīng)是in1和in2的頻率響應(yīng)曲線的總和。當增益良好匹配時，這個總響應(yīng)在所有頻率上相當平坦，如圖2a所示。

如圖2b所示，vco增益kvco太高。vco41的高增益嚴重影響in2的高頻響應(yīng)，而in1基本保持不變，因為多模分頻器52、相位頻率檢測器42、電荷泵44和環(huán)路濾波器46不會受vco41的增益變化而發(fā)生改變?？傤l率響應(yīng)，即in1和in2的頻率響應(yīng)曲線之和，在交越頻率fc之后上升。在高頻處總響應(yīng)曲線的跳躍會導致信號失真。

在圖2c，vco增益kvco太低。vco41的低增益降低了in2的高頻響應(yīng)，而in1基本保持不變?？傤l率響應(yīng)在交越頻率fc之后下降，因為高頻響應(yīng)是由通過in2注入的數(shù)據(jù)和vco41支配。

vco41的增益是與過程有關(guān)的，并且隨芯片的不同而不同。過程、電源電壓、和溫度(pvt)變化會嚴重影響vco增益，從而影響頻率響應(yīng)，導致信號失真。在設(shè)計期間，電路可以被設(shè)計成使得在典型pvt條件下in1的低頻響應(yīng)能夠匹配in2的高頻響應(yīng)。

增益校準通常用于調(diào)整pvt條件，以及更好地匹配兩點調(diào)制pll的高頻和低頻響應(yīng)。通過對vco41的增益的良好校準，在pvt條件的一個范圍上，in1的低頻響應(yīng)能夠相當好地匹配in2的高頻響應(yīng)。

有時使用大面積電路進行校準，如adc、模擬比較器和雙環(huán)路濾波器?？梢允褂酶哳l計數(shù)器，但它們在其運行的高頻率下有著高功耗。單輸入vco對線性度和調(diào)諧范圍有限制。校準單元經(jīng)常使用乘法器和分頻器，這是大而復雜的電路。大電路有大的晶片面積，這增加了成本和功耗，因此是不期望的。諸如模擬比較器和adc的精密電路可能需要大型組件來實現(xiàn)目標精度。

當系統(tǒng)熱身時，pvt可能繼續(xù)變化，迫使重新校準和更多延遲。一些系統(tǒng)是閉環(huán)，其中pll環(huán)路濾波器在校準期間保持連接到vco輸入。這是不期望的，因為環(huán)路的額外建立時間。開環(huán)系統(tǒng)在校準期間將pll環(huán)路濾波器從vco輸入斷開，導致更快的校準時間。

期望有一個具有開環(huán)校準系統(tǒng)的兩點調(diào)制pll。不使用精密模擬比較器的校準系統(tǒng)是令人期望的。期望有一個全數(shù)字校準單元用于兩點調(diào)制pll。期望有一個使用雙輸入vco的兩點調(diào)制pll，以打破線性度和調(diào)諧范圍之間的權(quán)衡。期望有一個不使用乘法器和分頻器的校準單元。期望有一個低功率和小面積的校準單元。

附圖說明

圖1顯示一個現(xiàn)有技術(shù)的兩點調(diào)制pll。

圖2a-c顯示兩點調(diào)制pll中的增益失配的頻率響應(yīng)圖。

圖3是使用溢出計數(shù)器和查找表(lut)以校準vco增益的兩點調(diào)制pll的框圖。

圖4顯示一個擴展增益lut。

圖5顯示一個減少行數(shù)的增益lut。

圖6是一個簡化的增益lut。

圖7是使用溢出計數(shù)器和查找表(lut)的圖3的兩點調(diào)制pll的校準流程圖。

具體實施方式

本發(fā)明涉及多點調(diào)制pll的增益校準的改進。以下描述使本領(lǐng)域普通技術(shù)人員能夠制作和使用如在上下文中的特定應(yīng)用及其要求的所提供的本發(fā)明。對優(yōu)選實施例的各種修改對于本領(lǐng)域技術(shù)人員將是顯而易見的，并且在此定義的一般原理可以用于其它實施例。因此，本發(fā)明并不限于所示和所述的特定實施例，而是要求符合與在此所披露的原理和新穎特征一致的最寬范圍。

圖3是使用溢出計數(shù)器和查找表(lut)以校準vco增益的兩點調(diào)制pll的框圖。本發(fā)明人不是使用乘法器和分頻器而是使用查找表(lut)以將頻率差轉(zhuǎn)換為校準值。不是在校準期間使用模擬比較器而是使用溢出計數(shù)器56計數(shù)vco輸出fout的脈沖。為了降低功耗，fout首先被除法器54除以k，然后溢出計數(shù)器56計時。在給定時間段(cntdif)內(nèi)的脈沖計數(shù)差被輸入到增益lut64，然后其輸出數(shù)字值dacref(6:0)。dacref(6:0)是dac68的增益控制。dac68將數(shù)字數(shù)據(jù)mod轉(zhuǎn)換為一個模擬信號，其被應(yīng)用到vco40的增益控制輸入。校準單元50還包括一個諸如有限狀態(tài)機(fsm)58的控制器以控制校準操作。

鎖相環(huán)(pll)是由相位-頻率檢測器42、電荷泵44、環(huán)路濾波器46、開關(guān)60、vco40和多模分頻器52形成。vco40的輸出時鐘fout被多模分頻器52分頻，并通過相位-頻率檢測器42與一個基準時鐘fref進行比較。比較結(jié)果使電荷泵44對環(huán)路濾波器46進行充電或放電，環(huán)路濾波器46調(diào)節(jié)vco40的輸入電壓。通過調(diào)節(jié)輸出時鐘fout的頻率，vco40對其輸入電壓的變化進行響應(yīng)。

收發(fā)器正在使用的特定頻率fcs是由fchan表示。fchan可以是一個特定頻率fcs的載波，fchan被應(yīng)用到加法器62，通過mod進行調(diào)制，然后調(diào)制載波被應(yīng)用到sigma-delta調(diào)制器48。sigma-delta調(diào)制器48生成一個信號，其抖動(dither)多模分頻器52使用的除數(shù)，使得可以獲得分數(shù)除數(shù)值，盡管多模分頻器52正使用整數(shù)除數(shù)。諸如n和n+1的整數(shù)除數(shù)可以在幾個周期上平均以獲得一個期望的分數(shù)除數(shù)，允許從fref生成一個更任意的fout值。當兩個整數(shù)除數(shù)值被sigma-delta調(diào)制器48和多模分頻器52交替時，pll環(huán)路消除所產(chǎn)生的變化。

當指定一個新頻率時，fchan改變到新頻率的載波，并使多模分頻器52改變其除數(shù)，sigma-delta調(diào)制器48改變其抖動周期。

兩點調(diào)制是由調(diào)制數(shù)據(jù)mod提供的，調(diào)制數(shù)據(jù)mod在兩個點即多模分頻器52和vco40處被注入到pll環(huán)路。一個8比特調(diào)制值mod通過加法器62被添加到頻率載波fchan，然后通過sigma-delta調(diào)制器48抖動，并通過多模分頻器52注入到環(huán)路。

8比特數(shù)據(jù)mod也通過dac68被轉(zhuǎn)換為一個模擬電壓，并被輸入到vco40的增益控制輸入。vco40的增益控制輸入可以調(diào)節(jié)延遲元件，如在vco40的內(nèi)部節(jié)點上的可變電容器，或者可以調(diào)節(jié)vco40內(nèi)的內(nèi)部階段的電源電壓。vco40的增益控制輸入有較低增益和較好線性度，而從環(huán)路濾波器46和開關(guān)60到vco40的環(huán)路輸入有較高增益和較差線性度。

dac68有一個8比特數(shù)據(jù)輸入，其接收調(diào)制數(shù)字數(shù)據(jù)mod，以及一個7比特增益輸入，其從增益lut64接收dacref(6:0)。dac68的增益輸入縮放dac68的輸出電壓，因此，dacref(6:0)確定dac68的輸出電壓的最大擺幅。接收mod的8比特數(shù)據(jù)輸入從數(shù)字轉(zhuǎn)換成一個模擬電壓，而增益輸入縮放該模擬電壓。

在校準期間，開關(guān)60將vco40的電壓輸入連接到基準電壓vref。在校準模式期間，與環(huán)路濾波器46的連接被開關(guān)60斷開。因此，校準是在開環(huán)配置中進行。這種開環(huán)配置是令人期望的，因為校準建立時間不依賴于整個pll環(huán)路的長延遲。

校準單元50通過對脈沖計數(shù)來測量fout的頻率。分頻器54將fout除以k，其中k是至少為1的實數(shù)。分頻器54的除以k的輸出比fout更慢，使得溢出計數(shù)器56能夠運行得更慢和消耗更少功率。與模擬比較器相比，全數(shù)字計數(shù)器有更小的面積、功耗和成本，并且不易受過程變化的影響。

有限狀態(tài)機(fsm)58控制校準模式期間運行的次序。在校準期間，fsm58最初將dacref設(shè)置為一個中間值，如1000000。然后fsm58使mod被設(shè)置為高到11111111(mod＝ff)，其穿過dac68以控制vco40的增益。fsm58在經(jīng)過1.024毫秒(ms)周期后從溢出計數(shù)器56讀取計數(shù)值，并存儲該值。然后fsm58使mod被設(shè)置為低到00000000(mod＝00)，其再次穿過dac68以控制vco40的增益。fsm58在經(jīng)過1.024ms周期之后從溢出計數(shù)器56讀取計數(shù)值，并存儲該值。mod＝ff和mod＝00計數(shù)的差是cntdif。fsm58將cntdif輸入到增益lut64。

增益lut64將1.024ms周期的計數(shù)差直接轉(zhuǎn)換成增益調(diào)節(jié)值dacref(6:0)。不需要乘法器或除法器或算術(shù)邏輯單元(alu)。當調(diào)制輸入mod位于其兩個極值時，校準單元50通過測量vco輸出fout的脈沖來生成一個增益調(diào)節(jié)值應(yīng)用到vco40。

通過dac68由dacref(6:0)生成的模擬電壓被應(yīng)用到vco40的增益輸入。開關(guān)60閉合以將環(huán)路濾波器46連接到vco40，從而使得正常閉環(huán)pll運行發(fā)生。數(shù)據(jù)調(diào)制可以在mod上繼續(xù)。

增益校準目的和概述

可以設(shè)計兩點調(diào)制pll，使得在典型pvt條件下in1的低頻響應(yīng)能夠匹配in2的高頻響應(yīng)。然后，可以添加增益校準以調(diào)節(jié)當前pvt條件的vco40增益。特別是，通信協(xié)議或規(guī)范可以規(guī)定調(diào)制數(shù)據(jù)mod的最大變化的最大頻率偏差是多少。例如，mod的最大變化是從mod＝00到mod＝ff，通信協(xié)議規(guī)定頻率偏差應(yīng)該是+/-250khz，或總共500khz。在校準期間，將mod＝00應(yīng)用到vco40，并取得脈沖計數(shù)，然后將mod＝ff應(yīng)用到vco40，并取得另一個脈沖計數(shù)。脈沖計數(shù)的差值是cntdif。

接著，從cntdif計算一個調(diào)節(jié)或校準值。該校準值dacref(6:0)是一個要被應(yīng)用到dac68的值，該值將mod＝00和mod＝ff的頻率調(diào)節(jié)為恰好相隔1.0mhz(對于zigbee，即+/-500khz規(guī)范)或相隔500khz(對于藍牙低功耗ble，即+/-250khz規(guī)范)。當反饋除數(shù)和基準頻率被預先設(shè)置時，可以使用以下公式(3)直接從cntdif計算dacref(6:0)。

圖4顯示了擴展增益lut。在兩個1.024ms周期(一個用于countmod1，另一個用于countmod2)上測量的計數(shù)差，被輸入到增益lut64'，輸出一個增益控制值dacref(6:0)。增益lut64'中的每一行是對于cntdif的不同整數(shù)值，其是頻差的一個函數(shù)。每一行還有計算增益，其是該頻差的一個函數(shù)，以及dacref(6:0)值，其使vco40能夠?qū)崿F(xiàn)該增益。

增益lut64'中的值是用于從mod＝00到mod＝ff的500khz頻偏。該頻偏由通信標準規(guī)定，如具有500khz頻偏即+/-250khz的藍牙低功耗(ble)。對于其它頻偏，如zigbee(ieee802.15.4)標準的1mhz，即+/-500khz，可以重新計算增益lut64'中的值。

在fout1(mod＝ff)和fout2(mod＝00)之間的頻差為：

(1)fout1-fout2＝(fref×k/ntimes)×(countmod1-countmod2)

其中countmod1是當mod＝ff時溢出計數(shù)器56中的脈沖計數(shù)，countmod2是當mod＝00時的脈沖計數(shù)，k是分頻器54的分頻比，fref是輸入到相位-頻率檢測器42的基準頻率fref，ntimes是fref時鐘周期數(shù)。

vco40的增益kmod可以計算為：

kmod＝fout1-fout2/(mod1-mod2)

其中mod1是dacref的初始值。

由于mod2＝00：

kmod＝fout1–fout2/(dacrefinitial)

從以上公式(1)替換fout1–fout2，

(2)kmod＝(frefxk/ntimes)x(countmod1-countmod2)/(dacrefinitial)

在計算vco40的增益kmod之后，為了對一個規(guī)定頻偏(如ble標準的500khz)生成一個精確頻偏fdev，將dac的增益調(diào)節(jié)(校準)做成輸入dacref(6:0)(dacref)。

dac68有兩個輸入。一個輸入是用于調(diào)制數(shù)據(jù)輸入的mod。另一個輸入是dacref，其用于增益調(diào)節(jié)(在校準期間計算)。

由于kmod＝fout1-fout2/(dacrefinitial)，對一個特定頻偏δf，對應(yīng)的dacrefδf＝δf/kmod

dacref500k＝500k/kmod

從以上公式(2)替換kmod，

(3)dacref500k(6:0)＝500k/[[(frefxk/ntimes)x(countmod1-countmod2)]/(dacrefinitial)]

其中dacrefinitial＝2⁶＝64＝1000000

因此，可以使用公式(3)從計數(shù)差(countmod1-countmod2)或cntdif計算出dacref500k，因為fref、k和n是pll的已知輸入。

增益lut64'的每一行都有計數(shù)差cntdif(countmod1-countmod2)作為其尋址輸入，并且還顯示了對應(yīng)于該cntdif值的頻差。使用公式(2)計算vco增益kmod，使用公式(3)計算500khz(dacref500k)的dacref(6：0)。

例如，當校準單元50找到120的計數(shù)差cntdif時，頻差為0.94mhz。對應(yīng)該測量頻差的vco增益為14,648。dacref(6:0)的值34(0100010)就被應(yīng)用到dac68以調(diào)節(jié)vco40的增益。

當測量計數(shù)差值為140時，dacref(6:0)被設(shè)置為29或0011101。請注意，cntdif有幾個值映射到相同值的dacref(6:0)。

理想地，在典型pvt條件下，+/-500khz頻偏規(guī)范有一個總頻率1.0mhz。在zigbee以及ble的1mhz(+/-500khz)的典型情況下，可以為freqdif實現(xiàn)對zigbee和ble兩者的支持，dacref除以2。在這些理想條件下，計數(shù)差應(yīng)該為128。增益為15,625，是使用dacref(6:0)值32或100000獲得的。這也是dacref(6:0)的初始值，其在校準期間使用，因此當存在理想條件時，dacref(6:0)不必從其中的點值改變。當pvt條件偏離理想值時，測量計數(shù)差值cntdif將高于或低于理想值128，將使用增益lut64'中的值來調(diào)節(jié)dacref(6:0)，通過dac68添加補償，這樣使vco40具有目標增益。

圖5是一個行數(shù)減少的增益lut。盡管出現(xiàn)過程、電源電壓和溫度(pvt)變化，但兩點調(diào)制pll將在這些條件的限定范圍內(nèi)工作。對于+/-20％的過程變化，在設(shè)備指定工作的電源電壓和溫度條件下，估計頻差將在0.8mhz至1.2mhz的范圍內(nèi)。由于小于0.8mhz和大于1.2mhz的頻差是不可能的，所以，在增益lut64中不需要存儲這些超出范圍條件的數(shù)據(jù)。

增益lut64"僅存儲計數(shù)差cntdif值從102到155的數(shù)據(jù)，其對應(yīng)0.8mhz至1.2mhz的頻差。cntdif的其它值沒有存儲數(shù)據(jù)行，因此減少了數(shù)據(jù)存儲要求。第一行是102的cntdif，二進制表示為01100110。最后一行是155的cntdif，二進制表示為10011011。

對于mod1，在freq＝32mhz、ntime＝32,768和fout1＝2.445ghz時的計數(shù)脈沖countmod1＝ntimes/fref*(fout1/k)＝312,960。對于mod2，在fout2＝2.444ghz時countmod2＝312,832。要計算一個高達312,960的值，需要19比特。但是，并不需要一個精確的計數(shù)值。相反，計數(shù)值之間的差值很重要。因為計數(shù)值的差值大大減小，所以還可以減小計數(shù)器大小。

圖6是一個簡化的增益lut。增益lut64可以被實施為一個只讀存儲器(rom)，其有計數(shù)差cntdif作為尋址輸入，以及dacref(6：0)讀數(shù)作為該地址上的存儲數(shù)據(jù)。不需要頻差和增益值用于電路運行，因為它們是用于計算最終dacref(6:0)數(shù)據(jù)(存儲在增益lut64中)的中間值。因此，可以通過僅存儲pll硬件使用的數(shù)據(jù)，來減小增益lut64的尺寸。

增益lut64的每一行都有計數(shù)差cntdif(countmod1-countmod2)作為尋址輸入，以及dacref(6:0)作為該地址上的存儲數(shù)據(jù)。使用公式(3)，計算500khz規(guī)范(dacref500k)和1mhz規(guī)范(dacref1m)的dacref(6:0)。使用公式(3)，預先計算dacref500k和dacref1m的值，在制造或編程期間將結(jié)果加載到增益lut64中。

圖7是圖3的兩點調(diào)制pll的校準流程圖。在步驟102，斷開開關(guān)60以將基準電壓vref連接到vco40的電壓輸入，從而打開pll環(huán)路。

在步驟104，fsm58將dacrefinitial設(shè)置為1000000，并將mod設(shè)置為00000000。因此，數(shù)據(jù)輸入被設(shè)置為最低可能值。在步驟106，在1.024ms周期中的脈沖數(shù)目是由溢出計數(shù)器56計數(shù)并存儲。該脈沖數(shù)目首先通過分頻器54除以k。

在步驟105，fsm58將mod設(shè)置為11111111。因此，數(shù)據(jù)輸入被設(shè)置為最高可能值。在步驟107，在1.024ms周期中通過分頻器54除以k的脈沖數(shù)目由溢出計數(shù)器56計數(shù)并存儲。

對于mod＝00和mod＝ff的存儲計數(shù)之間的差值被計算為cntdif。在步驟108，cntdif被輸入到增益lut64，其返回為該計數(shù)差值cntdif而存儲的值dacref(6:0)。dacref(6:0)被應(yīng)用到dac68，并調(diào)節(jié)增益偏移，施加到vco40的增益輸入上。

在步驟110，開關(guān)60斷開vref，將來自環(huán)路濾波器46的電壓施加到vco40的輸入。使用通過粗校準和精校準選擇的曲線，開始正常閉環(huán)操作。

其它實施方式

發(fā)明人還構(gòu)想了若干其它實施例。例如，雖然已經(jīng)顯示了多模分頻器52，但可以替換為正常分頻器，這取決于所需的輸入和輸出頻率。sigma-delta調(diào)制器48可以被替換為整數(shù)n分頻器，或者在一些實施例中可以被去除。開關(guān)60可以用mos晶體管開關(guān)實現(xiàn)。

fsm58可以只存儲一個值，然后直接計算cntdif，而不是存儲mod＝ff和mod＝00計數(shù)值。fsm58還可以使溢出計數(shù)器56能夠在mod＝ff期間向上(或向下)計數(shù)，在mod＝00期間向下(向上)計數(shù)，以在第二計數(shù)周期一旦完成時直接獲得cntdif。

本系統(tǒng)可用于各種應(yīng)用和標準，如rf采樣系統(tǒng)、ble、wifi、rfid標簽等。對fref、k、n的不同值，以及對最大指定頻偏，如500khz，1mhz等，可以重新計算增益lut64中的值。多個增益lut64可以存儲在一個更大的存儲器中，并被移動到本地高速緩存的增益lut64，由校準單元50使用。對于不同的參數(shù)，如最大指定頻偏等，可以縮放增益lut64的值。當信道選擇載波fchan改變時，新頻率的指示符可以從增益lut64的這些副本中選擇，并在頻率變化發(fā)生時，如信道跳頻，交換增益lut64的內(nèi)容。

lut64可以用1mhz最大頻偏的值來填充，這些值也可以被縮放以與500khz頻偏一起使用。mod可以被限制在一個比校準更小的范圍。可以對mod＝00000000和mod＝11111111的全二進制范圍執(zhí)行校準，但是，在正常運行期間，mod可以在全范圍內(nèi)運行。mod可以以二進制或在諸如二進制補碼的另一個排序系統(tǒng)中設(shè)定。在二進制補碼中，最小mod是10011001，而最大mod是01111111，因為第一比特是符號比特。二進制補碼值可以轉(zhuǎn)換為二進制然后輸入到dac68。dac68可以有不同數(shù)量的輸入比特和增益校準比特，并且可以通過輸入比特數(shù)目來調(diào)節(jié)其整體分辨率。

例如，無線標準可以指定幾個可用頻率，多個頻率(每個都有增益lut64)可以被校準以允許在這些頻率之間快速跳頻。當對新頻率進行校準時，先前校準的dacref(6:0)的測量值可以保持存儲，從而允許收發(fā)器在未來時間上跳回到舊頻率和舊的dacref(6:0)值，而不需要重新校準。

盡管已經(jīng)在可變增益vco的實施例中描述了可變電容器，但也可以使用其它可變延遲機制，如可變電阻器、可變?yōu)V波器網(wǎng)絡(luò)、延遲級的多路復用等。環(huán)路濾波器的vco的輸入電壓可以被施加到反相器的電源節(jié)點上。反相器的數(shù)量和類型可以改變，可以使用一對交叉耦合反相級或l-c振蕩器，而不是三個或一些其它奇數(shù)個反相器。

盡管已經(jīng)顯示了1.024ms時間段用于校準計數(shù)脈沖，但也可以使用其它時間段。較短時間段能夠減少校準時間，但不太精確。較長時間段能夠進行更精確的測量，但延長了校準時間。

脈沖計數(shù)可以修改，如在存儲之前或之后被移位、除法、乘法、或取其倒數(shù)。計數(shù)差可以是正的或負的，定義為countmod1-countmod2或countmod2-countmod1。

校準可以每天多次執(zhí)行，可以在溫度變化、頻率變化之后或通過一個上電序列周期性地觸發(fā)。

雖然已經(jīng)顯示了與增益呈反比關(guān)系的dacref(6:0)值，但是該值可以被反轉(zhuǎn)和反相，或者vco40可能需要一個正斜率增益值而不是一個負斜率增益值。對于這個改變的值定義，可以調(diào)節(jié)vco或其它組件。

雖然已經(jīng)顯示了fsm58，但是可以使用其它類型的定序器或控制器，如硬件、固件或混合控制器?；鶞孰妷簐ref可以是一個固定電壓，如vdd/2，或者可以通過使用帶隙基準、分壓器或其它基準生成器產(chǎn)生。

可在各個節(jié)點處添加額外組件，例如電阻器、電容器、電感器、晶體管、緩沖器等，還可以出現(xiàn)寄生組件。使用額外晶體管或以其它方式，可以實現(xiàn)啟用和禁用電路?？梢蕴砑油啪w管(pass-gatetransistor)或傳輸門用于隔離?？梢蕴砑幽嫦蚧蝾~外緩沖。單獨電源和接地可用于某些組件?？梢蕴砑硬煌瑸V波器。可以使用低電平有效信號而不是高電平有效信號。

可以在各個節(jié)點處添加額外組件用作各種目的，諸如用于斷電模式的截止開關(guān)、電壓移位器、用于設(shè)置a.c.工作點的偏移電流等?？梢允褂貌罘址糯笃魈鎿Q反相器?？梢允褂酶鞣N基準電壓或虛擬電源，而不是硬接地。

雖然已經(jīng)描述了二進制值，但可以替換其它編碼，例如十進制或格雷碼。數(shù)字值可以符合這些其它數(shù)字系統(tǒng)，例如八進制數(shù)而不是二進制數(shù)。值可以被補充或反轉(zhuǎn)。可以調(diào)整比特數(shù)?？梢蕴鎿Q使用各種計數(shù)器，如脈動計數(shù)器或同步計數(shù)器。

本發(fā)明背景部分可以包含有關(guān)本發(fā)明問題或環(huán)境的背景信息，而不是由其他人描述的現(xiàn)有技術(shù)。因此，背景部分包括的材料并不是申請人對現(xiàn)有技術(shù)的承認。

在此所述的任何方法或過程是機器實施的或計算機實施的，并且旨在由機器、計算機或其它裝置執(zhí)行，不是沒有這種機器輔助的情況下僅由人執(zhí)行。所生成的有形結(jié)果可以包括報告或者在顯示器設(shè)備(諸如計算機監(jiān)視器、投影裝置、音頻生成裝置和相關(guān)媒體裝置)上的其它機器生成的顯示，并且可以包括也是機器生成的硬拷貝打印輸出。計算機控制其它機器是另一個有形結(jié)果。

所述任何優(yōu)點和益處可能不適用于本發(fā)明的所有實施例。當在權(quán)利要求要素中陳述單詞“裝置”時，申請人意圖使權(quán)利要求要素屬于35usc第112章第6段。在單詞“裝置”之前的一個或多個單詞，是旨在便于對權(quán)利要求要素的引用，并且不旨在傳達結(jié)構(gòu)限制。這種裝置加功能的權(quán)利要求旨在不僅覆蓋這里描述的用于執(zhí)行功能及其結(jié)構(gòu)等同物的結(jié)構(gòu)，而且覆蓋等效結(jié)構(gòu)。例如，雖然釘子和螺釘具有不同的構(gòu)造，但是它們是等同的結(jié)構(gòu)，因為它們都執(zhí)行緊固的功能。不使用“裝置”一詞的權(quán)利要求不落入35usc第112章第6段的規(guī)定。信號通常是電信號，但可以是光信號，如可以通過光纖線路傳送的信號。

為了說明和描述，以上已經(jīng)呈現(xiàn)了本發(fā)明實施例的描述。其并不旨在窮舉或?qū)⒈景l(fā)明限制為所公開的精確形式。鑒于上述教導，許多修改和變化是可能的。旨在本發(fā)明的范圍不受該詳細描述的限制，而是由所附的權(quán)利要求限制。