專利名稱：高速預分頻器的制作方法
技術領域：
本發(fā)明一般地涉及分頻電路，更特殊地，涉及超高速CMOS4/5分頻預分頻(Prescaler)電路。
眾所周知，在高速分頻器、頻率合成器及諸如此類的電路中技術上均采用了預分頻電路。雙模(modulas)預分頻器是一種通過外控制信號可以將其分頻比從某個值轉換成另一個值的計數器。也就是說，當所加的控制信號為高電平時，預分頻器可以第一種比例分頻，或當所加的控制信號為低電平時，它又以第二種比例分頻。在RonaldE.Best博士的“鎖相環(huán)”一書(McGraw-Hill公司，1984年獲版權)中對預分頻器做了全面論述。
在ChrisGroves等人的一篇題為“250MHZ動態(tài)CMOS雙模(+8/9)預分頻器”的論文以及在關于“VLSI，MIT遠景研究”1984年會議的會議錄中110頁開始處，都論及了用于數字式250MHZCMOS可編程分頻電路的雙模(+8/9)預分頻器。這種預分頻器包括三個串聯(lián)的標準CMOS反相器，一個或非(NOR)門，以及三個功能各異的反相器電路。遺憾的是，電路以主順序方式工作從而限制了它的速度。此外，使用大量的部件進一步限制了速度并且增加了電路功耗。
本發(fā)明的目的是要提供一種改進的預分頻電路。
本發(fā)明的進一步目的是要提供一種改進的高速CMOS預分頻電路。
本發(fā)明的再一個目的是要提供一種高速CMOS4/5分頻的預分頻電路。
本發(fā)明的另一個目的是要提供一種采用較少元件的高速CMOS4/5分頻電路。
本發(fā)明還有一個目的是要提供一個利用前饋來提高速度的改進的分頻電路。
根據本發(fā)明的主要部分，所提供的高速分頻電路包括多個串聯(lián)的反相電路，每個電路都具有第一輸入端、第二輸入端及一個輸出端，每個電路的第一輸入端用來接收輸入信號如時鐘信號。中間級反相電路的第一輸入端用來接收時鐘信號，而第二輸入端與串聯(lián)反相電路中的最后一個電路的輸出端相連。輸出級反相電路包括第一輸入端、第二輸入端和第三輸入端。輸出反相電路的第一輸入端接收時鐘信號，第二輸入端連到中間級反相電路的輸出端上。輸出級反相電路的輸出端又回過來接到多個串聯(lián)反相電路中第一個電路的第二輸入端上。前饋電路連到多個串聯(lián)反相電路中所選擇的至少一個電路的輸出端上并連到模(modulas)控制信號源上，前饋電路的輸出端連到輸出級反相電路的第三輸入端以迫使輸出級反相電路的輸出進入預定狀態(tài)。這樣，輸出級反相電路的輸出端上的信號模(modulas)就可以在第一個值和第二值之間改變，這取決于?？刂菩盘柺翘幱诘谝粻顟B(tài)還是第二狀態(tài)。采用較少數元件并結合使用前饋電路提高了所發(fā)明的預分頻電路可工作的速度。
本發(fā)明的上述的及其它的目的、特征及優(yōu)點都將從下面更詳細論述連同附圖得以更清晰地了解，其中

圖1是本發(fā)明分頻電路的原理圖;而圖2是真值表，說明圖1電路中每個反相器級的模4和模5輸出情況。
圖1所示的本發(fā)明的預分頻電路包括第一、第二、第三、第四和第五五個CMOS反相電路，輸出端分別為10、12、14、16和18。第一反相電路包括P-溝道場效應管20、22及N-溝道場效應管24、26。第一反相電路的輸出端10連到第二反相電路中的P-溝道場效應管28和N-溝道場效應管30的柵極。第二反相電路還包括P-溝道場效應管32和N-溝道場效應管34。
第二反相電路的輸出端12連到第三反相電路中的P-溝道場效應管36的柵極和N-溝道場效應管38的柵極上。P-溝道場效應管40和N-溝道場效應管42組成第三反相電路的其余部分。第四反相電路由P-溝道場效應管44、46及N-溝道場效應管48、50組成。如圖所示，第三級反相電路的輸出端14連到了場效應管44和50的柵極上。
最后，第四反相電路的輸出端16接到P-溝道場效應管52和N-溝道場效應管54的柵極。第五反相電路的其余部分為P-溝道場效應管56和N-溝道場效應管58。如圖所示，預分頻電路的輸出端18又反饋到P-溝道場效應管20和N-溝道場效應管26的柵極。
第三反相電路的輸出端14還連到P-溝道場效應管60的柵極，場效應管60的漏極連在輸出端16上，而它的源極連到P-溝道場效應管62的漏極上，場效應管62的源極又連到場效應管44的源極上。輸出端16還連到N-溝道場效應管64的柵極上，它的漏極接到輸出端18上，它的源極連到了N-溝道場效應管66的漏極上，場效應管66的源極又連到場效應管54的源極上。最后，N-溝道場效應管68的漏極連到場效應管58的源極上，它的柵極連到第二反相電路的輸出端12上，而它的源極連到N-溝道場效應管70的漏極上。
雙穩(wěn)態(tài)時鐘信號(CLK)加到場效應管22、24、32、34、40、42、46、48、56和58的柵極上。能夠設定為第一穩(wěn)態(tài)和第二穩(wěn)態(tài)的?？刂菩盘?MC)加到場效應管66和70的柵極上，同時又經反相器72反相后加到場效應管62的柵極。
鑒于每一級反相電路的工作狀況均相同，所以僅討論其中一個電路的工作狀況。參見由場效應管28、30、32、和34組成的第二反相電路，可以看到P-溝道場效應管28的源極接到電源電壓的第一極上，而它的漏極則接到P-溝道場效應管32的源極。場效應管32和34的漏極都接到輸出端12上。場效應管34的源極接到場效應管30的漏極，場效應管30的源極又接到電源電壓的第二極(即接地)。
假定當前時刻輸出端10為高電平(即邏輯1)，場效應管28截止而場效應管30導通。這樣，當時鐘信號為高電平時，場效應管34將導通，使輸出端12變?yōu)榈碗娖?。假定下一時刻輸出端10為低電平(即邏輯0)，場效應管28導通而場效應管30截止，當時鐘信號為低電平時，場效應管32將導通從而使輸出端12變?yōu)楦唠娖健?br> 了解到五個反相級每級的工作情況均相同，那么整個預分頻電路的工作情況也就不難理解了。當?？刂菩盘?MC)是低電平時，場效應管62、66和70均截止。因此場效應管62、66、和70及場效應管60、64和68實際上等于從電路中移開了。處于這種情況的話，電路的工作狀態(tài)就相當于串行五級同步反相器，輸出18反饋到輸入。也就是說，它相當一個五級同步環(huán)形振蕩器，在每個時鐘邊沿只有一個輸出改變，這樣輸出端18上為模5輸出。輸出10、12、14、16和18的順序如圖2真值表右半部分所示。
要將電路轉換成模4預分頻器，模控制信號MC需變成高電平?，F(xiàn)在場效應管66和70導通，場效應管62亦導通。這樣，每當場效應管60導通(即每當輸出14為低電平時)，輸出16將為高電平狀態(tài)。同樣地，每當場效應管64導通(即每當輸出16為高電平)時，輸出18將為低電平。最后，如果MC是高電平，一旦第二反相級的輸出端12變?yōu)楦唠娢?，場效應?8就導通。這樣，低電壓就加在第五反相電路中場效應管58的源極。在這一系列條件下，當時鐘信號變?yōu)楦唠娖綍r場效應管58導通，使輸出端18為低電平。
這樣，當MC是高電平且10和12處于合適的輸出條件時，由場效應管60、62、64、66、68和70現(xiàn)成的線路起作用使輸出端16和18進入預定狀態(tài)。也就是說，(仍參見圖2)，當MC為高電平時，對7個時鐘邊沿來說電路仍相當于五級環(huán)形計數器。在第八個時鐘邊沿時(01101)，附加的前饋電路迫使第三、第四和第五反相電路(輸出端14、16和18)同時改變其狀態(tài)，這就使計數01001和01011被跳過了。
這也可以說明為如下假定輸出端10、12、14、16和18分別為01101且時鐘信號CLK為零。這就對應著圖2所示模4真值表中第七個狀態(tài)。這種情況場效應管20截止使輸出端10繼續(xù)為零，而由于場效應管30和34均截止，輸出端12保持在高電平。在第三反相級，場效應管42由于時鐘信號為低電平而截止，輸出端14繼續(xù)為高電平。由于輸出端14為高電平，場效應管60將保持截止狀態(tài)，而14的高輸出又將使場效應管44保持截止狀態(tài)，這樣16繼續(xù)為低電平輸出。16的低電平輸出又使場效應管64保持截止，而低電平時鐘信號使場效應管58也保持截止，結果18就維持高電平輸出。
當時鐘信號再次升高，場效應管22截止，10保持低電平輸出。結果第二反相電路中場效應管30仍為截止，輸出端12繼續(xù)為高電平。然而，接著就可以看到場效應管42由于時鐘信號為高電平而導通。由于場效應管38因12的高電平輸出也導通，輸出端14就將降為低值。由于輸出端14為低電平，場效應管50截止，而由于時鐘信號為高電平，場效應管46也截止。輸出端14的低電平及反相器72輸出的低電平使場效應管60和62均導通，這樣使輸出端16上升。最后，由于輸出端12為高電平，?？刂菩盘?MC)為高電平，場效應管68和70均導通，使場效應管58的源極為低電壓。這樣，當時鐘信號為高電平，管58導通，輸出端18將降為零。而且，由于MC為高電平且輸出端16為高電平，場效應管64和66都將導通，這都進一步使輸出端18的電位降低。這樣，五個反相級現(xiàn)在的輸出相應于圖2所示模4真值表的第八步。
至此，我們已經論述了模4/5預分頻電路，該電路由標準CMOS元件組成，排列獨特而新穎，從而提供了高的工作速度。應該注意的是上面所做的論述僅作為一個例子，本領域的技術人員可以做一些形式上和細節(jié)的變動而并未脫離本發(fā)明的范疇。例如，雖然圖1所示的發(fā)明電路中包括5個反相級，但利用本發(fā)明的核心設計的預分頻電路可能采用不同數量的反相級。因此可以認為，圖1所示電路包括第一級多個串聯(lián)反相級(在圖1中，第一級為三個反相級)，至少一個中間級(圖1中，為第四反相級)，以及輸出反相級。
權利要求
1.一種包括多個反相電路的高速預分頻電路，其特征是奇數個串聯(lián)反相電路，每個電路具有第一輸入端、第二輸入端和一個輸出端(10、12和14)，上述多個反相電路中的每個電路的上述第一輸入端都用來接收一個輸入信號；中間級反相電路具有用來接收上述輸入信號的第一輸入端，連到上述多個串聯(lián)反相電路中最后一個電路的輸出端上的第二輸入端，以及輸出端(16)；輸出級反相電路具有第一輸入端、第二輸入端、第三輸入端和輸出端(18)，該輸出級反相電路的用來接收上述輸入信號的上述第一輸入端和該輸出級反相電路的上述第二輸入端連到上述中間級反相電路的輸出端，該輸出級反相電路的輸出端則連到上述多個串聯(lián)反相電路中第一級電路的第二輸入端上，該輸出級反相電路的輸出作為該預分頻電路的輸出；前饋電路器件(68，70)至少有第一輸入端連到上述多個串聯(lián)反相電路中至少第一預選反相電路的輸出端上，它的輸出端連到上述輸出級反相電路的第三輸入端以迫使上述輸出級反相電路的輸出進入預定狀態(tài)。
2.根據權利要求1的預分頻電路，上述前饋電路器件至少有第二輸入端連接用來接收控制信號，該控制信號能夠設定為第一狀態(tài)和第二狀態(tài)，當該控制信號處于上述第一狀態(tài)時，上述輸出級反相電路就進入上述預定狀態(tài)。
3.根據權利要求2的預分頻電路進一步的特征是第一電路器件(60，62)的第一輸入端接入上述控制信號，第二輸入端連到上述多個串聯(lián)反相電路中最后一級電路的輸出端上，而其輸出端連到上述中間級反相電路以迫使上述中間級反相電路的輸出，當上述控制信號為上述第一狀態(tài)且上述多個串聯(lián)反相電路的最后一級電路的輸出為預定狀態(tài)時，能進入預定狀態(tài)。
4.根據權利要求3的預分頻電路，上述輸入信號是頻率為f的時鐘信號，當上述控制信號處于上述第一狀態(tài)時，上述輸出級反相電路的輸出為模X輸出，當上述控制信號處于上述第二狀態(tài)時，為模Y輸出，這里X、Y均為整數。
5.根據權利要求4的預分頻電路，上述多個串聯(lián)反相電路包括三個串聯(lián)的反相電路，X是4而Y是5。
6.一種高速4/5分頻預分頻電路包括多個反相電路，其特征為具有第一、第二、第三、第四和第五反相電路，每個電路的第一輸入端用來接收時鐘信號(CLK)，每個電路卻有一個輸出端(10、12、14、16和18)，上述第二、第三、第四和第五反相電路中，每個電路的第二輸入端都連到緊接的上一級反相電路的輸出端，上述第一反相電路的第三輸入端則連到上述第五反相電路的輸出端上;用來接收?？刂菩盘柕钠骷梢栽O定為第一狀態(tài)和第二狀態(tài);以及前饋電路器件(68，70)連到上述第五反相電路并對上述?？刂菩盘栕鞒鲰憫愿淖兩鲜龅谖宸聪嚯娐份敵龆松陷敵鲂盘柕哪?。
7.根據權利要求6的預分頻電路，上述前饋電路器件的輸入端連到上述第二反相電路的輸出端。
8.根據權利要求7的預分頻電路，上述第一、第二、第三、第四和第五反相電路的每個電路，其特征為第一P-溝道場效應管(20)具有用來接收第一電源電壓的源極，用來接收輸入信號的柵極，以及漏極;第二P-溝道場效應管(22)的源極連到上述第一P-溝道場效應管的漏極，其柵極用來接收時鐘信號，其漏極則作為反相電路的輸出端;第一N-溝道場效應管(24)具有漏極(與上述第二P-溝道場效應管漏極相連)，柵極(用來接收上述時鐘信號)，以及源極;以及第二N-溝道場效應管(26)的漏極與上述第一N-溝道場效應管的源極相連，柵極用來接收上述輸入信號，其源極接到電源電壓的第二個極上。
9.根據權利要求8的預分頻電路，當上述?？刂菩盘柼幱谏鲜龅谝粻顟B(tài)時，上述第五反相電路的輸出為模4輸出。
10.根據權利要求8的預分頻電路，當上述?？刂菩盘柼幱谏鲜龅诙顟B(tài)時，上述第五反相電路的輸出為模5輸出。
11.根據權利要求8的預分頻電路，上述前饋電路器件包括第三N-溝道場效應管(68)的漏極連到上述第五反相電路中第一N-溝道場效應管的源極，其柵極連到上述第二反相電路的輸出端，還有一個源極;以及第四N-溝道場效應管(70)的漏極連到上述第三N-溝道場效應管的源極，其柵極用來接收上述控制信號，而其源極接到上述電源電壓的第二個極上。
12.根據權利要求11的預分頻電路，上述前饋電路器件還包括第三P-溝道場效應管(62)的源極與上述第四反相電路中第一P-溝道場效應管的源極相連，其柵極用來接收上述控制信號，還有一個漏極;第四P-溝道場效應管(60)的源極連到上述第三P-溝道場效應管的漏極，其柵極連到上述第三反相電路的輸出端，而其漏極連到上述第四反相電路的輸出端;第五N-溝道場效應管(64)的漏極連到上述第五反相電路的輸出端，其柵極連到上述第四反相電路的輸出端，還有一個源極;以及第六N-溝道場效應管(66)的漏極連到上述第五N-溝道場效應管的源極，柵極用來接收上述控制信號，而源極連到電源電壓的第二極上。
13.一種高速預分頻電路包括多個反相電路，其特征為奇數個串聯(lián)反相電路，其每個電路都有第一輸入端，第二輸入端和輸出端(10，12，14)，上述多個反相電路中每個電路的第一輸入端都用來接收輸入信號;中間級反相電路具有第一輸入端(用以接收上述輸入信號)，第二輸入端(連到上述多個串聯(lián)反相電路中最后一個電路的輸出端)以及輸出端(16);輸出級反相電路具有第一輸入端、第二輸入端、第三輸入端和輸出端(18)，該輸出級反相電路的用來接收上述輸入信號的第一輸入端和該輸出級反相電路的第二輸入端與上述中間級反相電路的輸出端相連，該輸出級反相電路的輸出端與上述多個串聯(lián)反相電路中第一個電路的第二輸入端相連并作為上述預分頻電路的輸出端;以及前饋電路器件(68、70)的第一輸入端用來接收?？刂菩盘?，第二輸入端連到上述多個串聯(lián)反相電路中第二個電路的輸出端，而其輸出連到上述輸出級反相電路以使上述輸出級反相電路輸出端上的輸出信號的模根據上述?？刂菩盘柕臓顟B(tài)而改變。
14.根據權利要求13的預分頻電路，如果上述多個串聯(lián)反相電路是由三個串聯(lián)的反相電路組成，當上述控制信號處于第一狀態(tài)時，上述輸出級反相電路的輸出端上產生的輸出為模4輸出，而當上述控制信號處于第二狀態(tài)時，則為模5輸出。
全文摘要
高速CMOS4/5分頻預分頻電路包括第一、第二、第三、第四和第五反相級。當?？刂菩盘枮榈碗娖綍r，預分頻電路的工作情況就如同串行五級同步反相器，其輸出(18)反饋到頭一級的輸入。即電路工作如同一個五級同步環(huán)形振蕩器，在每個時鐘邊沿只有一個輸出變化。當?？刂菩盘枮楦唠娖綍r，表示需要四分頻，計數器的工作對七個時鐘信號邊沿就如同一個五級環(huán)形振蕩器。到第八個時鐘邊沿，前饋電路迫使最后三級同時改變它們的狀態(tài)。
文檔編號H03K23/66GK1044556SQ9010028
公開日1990年8月8日 申請日期1990年1月20日 優(yōu)先權日1989年1月23日
發(fā)明者巴里·韋恩·赫羅爾德, 奧米德·塔厄納 申請人:莫托羅拉公司