專利名稱：具有受控時(shí)鐘發(fā)生器的快速∑-△調(diào)制器的制作方法
背景本發(fā)明涉及受控時(shí)鐘發(fā)生器，尤其涉及用于需要不重疊時(shí)鐘的∑-Δ調(diào)制器的受控時(shí)鐘發(fā)生器。
模-數(shù)(A/D)變換器有廣泛的應(yīng)用是公知的。許多這些應(yīng)用要求A/D變換器具有高分辨率并能高速工作。在已有的各種把模擬信號(hào)變換成為數(shù)字形式的技術(shù)中，一種稱為∑-Δ變換的技術(shù)結(jié)合了過(guò)取樣和噪聲整形，它已成為最經(jīng)常被使用的一種技術(shù)。這是因?yàn)檫^(guò)取樣消除了對(duì)精確和昂貴的抗混淆濾波器的需要，如果采用其它變換技術(shù)，就需要這種濾波器。

圖1表示在已有技術(shù)中非∑-Δ類型的A/D變換器103與復(fù)抗混淆濾波器101連接的結(jié)構(gòu)。
與之相反，圖2表示已有技術(shù)中的∑-Δ類型的A/D變換器的結(jié)構(gòu)。復(fù)抗混淆濾波器101已被簡(jiǎn)單得多的前置濾波器201所代替。在∑-Δ調(diào)制器之后的是數(shù)字抽取濾波器205。前置濾波器201和∑-Δ調(diào)制器203對(duì)容限的要求都比復(fù)抗混淆濾波器101對(duì)容限的要求寬松得多。此外，在∑-Δ調(diào)制器203之后的數(shù)字抽取濾波器205是精確的，不受制造工藝變化的影響。
∑-Δ調(diào)制器還可被集成在混合信號(hào)的VLSI集成電路內(nèi)。在這種電路中，∑-Δ調(diào)制器中的噪聲整形器經(jīng)常利用開(kāi)關(guān)電容器技術(shù)來(lái)實(shí)現(xiàn)。授權(quán)給小弗格森(Ferguson)等人的美國(guó)專利第5 311 181號(hào)描述了采用開(kāi)關(guān)電容器∑-Δ調(diào)制器的高分辨率A/D變換器的理論和應(yīng)用，該專利全文授引于此作參考文獻(xiàn)。
開(kāi)關(guān)電容器∑-Δ調(diào)制器為了正常工作需要兩相時(shí)鐘。普通開(kāi)關(guān)電容器∑-Δ調(diào)制器的時(shí)鐘需求如圖3所示。如所示的那樣，兩個(gè)相位P1，P2必需是不重疊。就是說(shuō)，在第一相位P1被解斷言和第二相位P2被斷言之后必需有非零持續(xù)時(shí)間的間隔T1。同樣地，在第二相位P2被解斷言和第一相位P1被斷言之后也必需有非零持續(xù)時(shí)間的間隔T2。
改善開(kāi)關(guān)電容器濾波器的噪聲性能的一種已知方法是采用這樣的設(shè)計(jì)來(lái)將在開(kāi)關(guān)電容器上的開(kāi)關(guān)引入的誤差電壓減至最小，這種設(shè)計(jì)如圖4所示，除標(biāo)準(zhǔn)第一和第二相位時(shí)鐘P1、P2外，還需要兩個(gè)超前相位時(shí)鐘P1e、P2e。(在某些已有技術(shù)的描述中，基準(zhǔn)點(diǎn)與在此描述的基準(zhǔn)點(diǎn)相反，所以這四個(gè)相位時(shí)鐘被認(rèn)為包括標(biāo)準(zhǔn)第一及第二相位時(shí)鐘以及第一及第二滯后相位時(shí)鐘。但是，不管名稱如何，操作原理是一樣的。)必需在開(kāi)關(guān)電容器濾波器的運(yùn)算放大器穩(wěn)定下來(lái)所需的時(shí)間內(nèi)閉合該濾波器內(nèi)的開(kāi)關(guān)，還必需在改變存儲(chǔ)在電容器內(nèi)的電荷所需的時(shí)間內(nèi)閉合該濾波器內(nèi)的開(kāi)關(guān)。在圖4中，這些時(shí)間由各個(gè)信號(hào)的肯定斷言來(lái)確定。對(duì)超前相位時(shí)鐘信號(hào)在開(kāi)關(guān)電容器濾波器內(nèi)的使用的更詳細(xì)的討論可以在瑞士Lausanne出版社1994年7月4-8日出版的M.Rebeschini所著的《模擬和混合集成電路的實(shí)際方面》第37-61頁(yè)上的“開(kāi)關(guān)電容電路設(shè)計(jì)的實(shí)際考慮”中找到，這一內(nèi)容援引于此作參考。
雖然在許多應(yīng)用中要求∑-Δ調(diào)制器以非常高的速度工作，但限制因素是兩相時(shí)鐘的精度。例如，每一相位時(shí)鐘P1、P1e、P2、P2e的斷言時(shí)間寬度Tsettle通常至少是15納秒。第一相位時(shí)鐘P1滯后超前相位時(shí)鐘P1e的滯后量T1至少是3納秒。同樣地，第二相位時(shí)鐘P2滯后超前相位時(shí)鐘P2e的滯后量T3也至少是3納秒。此外，在此期間沒(méi)有一個(gè)相位時(shí)鐘P1、P1e、P2、P2e被斷言的不重疊時(shí)間T2和T5都應(yīng)至少為3納秒長(zhǎng)。
因此，四個(gè)時(shí)鐘的一完整周期Tcycle(例如第一超前相位時(shí)鐘P1e的第一次斷言401和該第一超前相位時(shí)鐘P1e的下一次斷言403之間的時(shí)間間隔)需要的最短時(shí)間是Tcycle＝2*Tsettle+T1+T2+T3+T5＝2×15納秒+4×3納秒＝42納秒由以上公式可看出開(kāi)關(guān)電容器∑-Δ調(diào)制器的執(zhí)行速度的理論上限是1/42納秒＝23.8MHz。但是，這種調(diào)制器的任何實(shí)際設(shè)計(jì)都必需考慮這一事實(shí)即產(chǎn)生各個(gè)相位時(shí)鐘P1、P1e、P2、P2e的普通電路都具有允許任一時(shí)間T1、T2、T3、T4、T5和T6偏離所需長(zhǎng)度的容限。這是因?yàn)楦鱾€(gè)相位時(shí)鐘P1、P1e、P2、P2e通常都是如圖5所示地取自經(jīng)過(guò)一系列延時(shí)級(jí)503的基準(zhǔn)時(shí)鐘501。圖6表示由這一電路結(jié)構(gòu)產(chǎn)生的信號(hào)。每一延時(shí)級(jí)503產(chǎn)生的輸出是其被延時(shí)了數(shù)量Δ的輸入的再現(xiàn)?；鶞?zhǔn)時(shí)鐘501和7個(gè)延時(shí)信號(hào)D1out…D7out提供給把它們變成4個(gè)相位時(shí)鐘P1、P1e、P2、P2e的邏輯電路。
普通延時(shí)級(jí)503更詳細(xì)地示于圖7。輸入信號(hào)701提供給產(chǎn)生反相信號(hào)703的第一反相器裝置。延時(shí)量取決于反相信號(hào)703需要多長(zhǎng)時(shí)間把電容器705充電到使第二反相器改變其輸出的值。遺憾的是延時(shí)量不是恒定的，而是隨溫度、工藝變化、電源以及輸入信號(hào)變化。當(dāng)需要產(chǎn)生3納秒的最短延時(shí)時(shí)，通常的延時(shí)擴(kuò)散是可以在3納秒和6納秒之間變化的延時(shí)。
現(xiàn)在回到設(shè)計(jì)高速開(kāi)關(guān)電容器∑-Δ調(diào)制器的問(wèn)題，時(shí)鐘發(fā)生器通常的延時(shí)擴(kuò)散是+/-40％。由于以上已求出可允許的最短周期時(shí)間Tcycle是42納秒，所以可期望把這一周期時(shí)間作為最短周期時(shí)間的時(shí)鐘發(fā)生器將能夠產(chǎn)生形成如下最長(zhǎng)周期時(shí)間的時(shí)鐘
因此，不能夠指望采用普通時(shí)鐘發(fā)生器的開(kāi)關(guān)電容∑-Δ調(diào)制器以比1/98納秒＝10.2MHz快的速度進(jìn)行工作。
如果希望使開(kāi)關(guān)電容器∑-Δ調(diào)制器以更高的速率工作，例如以13MHz，則可允許的最長(zhǎng)周期時(shí)間Tcycle就是1/(13×106)＝77納秒。這意味著必需使時(shí)鐘發(fā)生器的延時(shí)擴(kuò)散不劣于
延時(shí)擴(kuò)散＝29％而不是通常的40％的延時(shí)擴(kuò)散。但是，目前不可能設(shè)計(jì)具有這一精度級(jí)的延時(shí)級(jí)503。因此，普通技術(shù)已經(jīng)妨礙了開(kāi)關(guān)電容器∑-Δ調(diào)制器以大大高于約10MHz的時(shí)鐘速率進(jìn)行工作。
已有技術(shù)、例如授權(quán)給Saleh的美國(guó)專利第5349352號(hào)已討論了向∑-ΔA/D變換器提供較少噪聲的基準(zhǔn)時(shí)鐘501的問(wèn)題。為了消除可變周期噪聲，例如來(lái)自電源線的集中在60Hz的噪聲，該已有技術(shù)描述了圖8所示的裝置，在該裝置中，鎖相環(huán)803接收有噪聲的時(shí)鐘信號(hào)801，并產(chǎn)生提供給A/D變換器807的噪聲較少的基準(zhǔn)時(shí)鐘805。該A/D變換器807然后可以按照以上相對(duì)于圖5-7描述的方式利用該基準(zhǔn)時(shí)鐘805產(chǎn)生各個(gè)相位時(shí)鐘P1、P1e、P2、P2e。顯然，因?yàn)檫@一技術(shù)沒(méi)有解決在A/D變換器807內(nèi)部的延時(shí)級(jí)503產(chǎn)生的問(wèn)題，所以它不能夠使該A/D變換器以非常高的速率工作。就是說(shuō)，即使基準(zhǔn)時(shí)鐘805可以具有較好的質(zhì)量，但仍不能指望延時(shí)級(jí)503精確地產(chǎn)生非常接近所要求的最短延時(shí)3納秒的延時(shí)。
概要因此，本發(fā)明的目的是提供產(chǎn)生不重疊的時(shí)鐘信號(hào)的方法和設(shè)備，這些不重疊的時(shí)鐘信號(hào)的質(zhì)量足以使∑-Δ調(diào)制器以大大地高于利用普通技術(shù)已能夠?qū)崿F(xiàn)的速率的速率進(jìn)行工作。根據(jù)本發(fā)明的一個(gè)方面，上述及其它目的在這樣的設(shè)備中實(shí)現(xiàn)，該設(shè)備包括接收基準(zhǔn)時(shí)鐘信號(hào)的輸入裝置和與該輸入裝置連接的、根據(jù)所接收的基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的可控延時(shí)裝置。對(duì)于多個(gè)延時(shí)基準(zhǔn)時(shí)鐘的每一個(gè)，相應(yīng)的延時(shí)量可由控制信號(hào)進(jìn)行控制。該設(shè)備還包括與該輸入裝置和與該延時(shí)裝置連接的、產(chǎn)生誤差信號(hào)的相位比較器裝置，該誤差信號(hào)的大小正比于所接收該基準(zhǔn)時(shí)鐘信號(hào)和預(yù)先選定的最大延時(shí)基準(zhǔn)時(shí)鐘信號(hào)之一之間的被測(cè)相位關(guān)系與預(yù)定相位關(guān)系的偏離量。在一替代實(shí)施例中，該相位比較器裝置只與該可控延時(shí)裝置連接，產(chǎn)生其大小正比于多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第一個(gè)預(yù)先選定延時(shí)基準(zhǔn)時(shí)鐘信號(hào)和多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第二個(gè)預(yù)先選定延時(shí)基準(zhǔn)信號(hào)之間的被測(cè)相位關(guān)系與預(yù)定相位關(guān)系的偏離量。
在這兩個(gè)實(shí)施例中，誤差信號(hào)提供給可控延時(shí)裝置作為控制多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的各個(gè)的延時(shí)量的控制信號(hào)。通過(guò)這種方式反饋該誤差信號(hào)，可控延時(shí)裝置產(chǎn)生的延時(shí)量就鎖定成為一穩(wěn)定量。
該設(shè)備還包括根據(jù)多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生不重疊的第一和第二相位時(shí)鐘信號(hào)的邏輯裝置。在本發(fā)明的一個(gè)實(shí)施例中，第一相位時(shí)鐘信號(hào)包括第一超前相位時(shí)鐘信號(hào)和第一標(biāo)準(zhǔn)相位時(shí)鐘信號(hào)，第二相位時(shí)鐘信號(hào)包括第二超前相位時(shí)鐘信號(hào)和第二標(biāo)準(zhǔn)相位時(shí)鐘信號(hào)。最后，該設(shè)備包括開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置。該開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置包括接收不重疊的第一和第二相位時(shí)鐘信號(hào)的時(shí)鐘輸入裝置；接收待調(diào)制信號(hào)的信號(hào)輸入裝置；以及包括開(kāi)關(guān)電容器電路的、在該不重疊的第一和第二相位時(shí)鐘信號(hào)的控制下調(diào)制該待調(diào)制信號(hào)的裝置。
通過(guò)使用以這種方式產(chǎn)生的不重疊時(shí)鐘，開(kāi)關(guān)電容器∑-Δ調(diào)制器可以按照大大地高于10MHz(例如13MHz或更高)的速率工作。
根據(jù)本發(fā)明的另一個(gè)方面，可控延時(shí)裝置包括多個(gè)串接的可控延時(shí)級(jí)，這些串接可控延時(shí)級(jí)包括第一可控延時(shí)級(jí)以及一個(gè)或多個(gè)后續(xù)的串接可控延時(shí)級(jí)。這些串接可控延時(shí)級(jí)的每一個(gè)級(jí)都具有接收控制信號(hào)的輸入端，該控制信號(hào)控制這些串接可控延時(shí)級(jí)的所述一個(gè)級(jí)產(chǎn)生的延時(shí)量。該第一可控延時(shí)級(jí)從輸入裝置接收基準(zhǔn)時(shí)鐘信號(hào)，在輸出端產(chǎn)生第一延時(shí)基準(zhǔn)時(shí)鐘信號(hào)。此外，該一個(gè)或多個(gè)后續(xù)的串接可控延時(shí)級(jí)接收各個(gè)串接可控延時(shí)級(jí)的前一可控延時(shí)級(jí)的輸出信號(hào)，根據(jù)該輸出信號(hào)產(chǎn)生進(jìn)一步延時(shí)的基準(zhǔn)時(shí)鐘信號(hào)。
附圖簡(jiǎn)述閱讀以下結(jié)合附圖給出的詳細(xì)說(shuō)明將懂得本發(fā)明的目的和優(yōu)點(diǎn)，附圖中圖1是已有技術(shù)中的非∑-Δ類型的A/D變換器與復(fù)抗混淆濾波器連接的結(jié)構(gòu)的圖示；圖2是已有技術(shù)中的∑-Δ類型的A/D變換器的結(jié)構(gòu)的圖示；圖3是普通開(kāi)關(guān)電容器∑-Δ調(diào)制器的時(shí)鐘需求的時(shí)序圖；圖4是性能改進(jìn)的開(kāi)關(guān)電容器濾波器的時(shí)鐘需求的定時(shí)圖，包括兩個(gè)超前相位時(shí)鐘以及第一和第二相位時(shí)鐘；圖5是已有技術(shù)的產(chǎn)生開(kāi)關(guān)電容器∑-Δ調(diào)制器的時(shí)鐘的一系列延時(shí)級(jí)的方框圖；圖6是圖5的該系列延時(shí)級(jí)產(chǎn)生的信號(hào)的時(shí)序圖；圖7是普通延時(shí)級(jí)更詳細(xì)的方框圖；圖8是消除將作為模-數(shù)變換器的基準(zhǔn)時(shí)鐘被提供的時(shí)鐘內(nèi)的可變周期噪聲的已有技術(shù)的方框圖；圖9是本發(fā)明的包括時(shí)鐘發(fā)生器和∑-Δ調(diào)制器的設(shè)備的一最佳實(shí)施例的方框圖；圖10是在本發(fā)明中采用的相位比較器更詳細(xì)的方框圖；圖11是在本發(fā)明的一實(shí)施例中采用的可控延時(shí)級(jí)的詳細(xì)方框圖。
詳細(xì)描述現(xiàn)在參看附圖描述本發(fā)明的各個(gè)特征，圖中相同的部分用相同的標(biāo)號(hào)來(lái)表示。
現(xiàn)在參看圖9描述本發(fā)明的最佳實(shí)施例。開(kāi)關(guān)電容器∑-ΔA/D變換器901利用普通技術(shù)進(jìn)行設(shè)計(jì)，盡管如此，但因?yàn)榘凑找韵路绞疆a(chǎn)生的非常準(zhǔn)確的相位時(shí)鐘P1、P1e、P2、P2e的緣故，它能夠以13MHz或更高的速度工作。在本發(fā)明的最佳實(shí)施例中，通過(guò)使用普通技術(shù)，例如利用鎖相環(huán)(PLL)803消除會(huì)在被作為信號(hào)源的有噪聲的時(shí)鐘801中出現(xiàn)的可變周期噪聲，基準(zhǔn)時(shí)鐘805的質(zhì)量得到了改善。當(dāng)然，鎖相環(huán)803的應(yīng)用不是本發(fā)明的關(guān)鍵。可以采用任何提供穩(wěn)定、無(wú)顫動(dòng)的基準(zhǔn)時(shí)鐘805的技術(shù)。
根據(jù)本發(fā)明，5個(gè)可控延時(shí)級(jí)903-1，…903-5串聯(lián)連接，所以當(dāng)基準(zhǔn)時(shí)鐘805被提供給第一可控延時(shí)級(jí)903-1時(shí)，就按照前四個(gè)可控延時(shí)級(jí)903-1，……903-4輸出的先后得到一組延時(shí)不斷增大的時(shí)鐘信號(hào)(OUTD)905-1，……，905-4。第5個(gè)可控延時(shí)級(jí)903-5的目的是提供第4個(gè)可控延時(shí)級(jí)903-4的負(fù)載，該負(fù)載等于其它3個(gè)可控延時(shí)級(jí)903-1，……，903-3每一個(gè)的負(fù)載。第5個(gè)可控延時(shí)級(jí)903-5的輸出沒(méi)有被使用。
除OUTD信號(hào)905-x外，本發(fā)明的最佳實(shí)施例讓每一個(gè)可控延時(shí)級(jí)903-1，……，903-5還輸出OUTQ信號(hào)913-x和OUTQ*信號(hào)915-x。OUTQ信號(hào)913-x在數(shù)值上等于OUTD信號(hào)905-x。OUTQ*信號(hào)915-x是OUTQ信號(hào)913-x的補(bǔ)信號(hào)。產(chǎn)生OUTQ和OUTQ*信號(hào)913-x、915-x的目的是把它們提供給邏輯電路907。這樣做可以相同地加載每一個(gè)OUTD信號(hào)905-x，以便每一可控延時(shí)級(jí)903-x都將基本上提供相同的延時(shí)量，在最佳實(shí)施例中，這一延時(shí)量是5納秒，以便使開(kāi)關(guān)電容器∑-ΔA/D變換器901以13MHz進(jìn)行工作。
邏輯電路907把OUTQ和OUTQ*信號(hào)913-1，……，913-4，915-1，……，915-4變換成為非常精確的相位時(shí)鐘P1，P1e、P2，P2e。根據(jù)眾所周知的技術(shù)設(shè)計(jì)邏輯電路907，以便產(chǎn)生彼此具有合適的占空因數(shù)和延時(shí)的相位時(shí)鐘P1、P1e、P2、P2e。
為了操作可控延時(shí)級(jí)903-1，……903-5來(lái)獲得非常小的延時(shí)擴(kuò)散特性，把相位比較器909引入到設(shè)計(jì)中去。相位比較器909具有兩個(gè)輸入端。相位比較器909的第一輸入端接收第一個(gè)延時(shí)信號(hào)OUTQ，例如由第一可控延時(shí)級(jí)903-1產(chǎn)生的OUTQ913-1。相位比較器909的第二輸入端接收第二個(gè)延時(shí)信號(hào)OUTQ，例如由第四可控延時(shí)級(jí)903-4產(chǎn)生的OUTQ 913-4。提供給相位比較器909的這兩個(gè)延時(shí)信號(hào)的選擇是依賴于相位比較器909的具體設(shè)計(jì)的設(shè)計(jì)選擇的問(wèn)題。如果選擇在相位方面相差較大的兩個(gè)信號(hào)，而不是選擇相當(dāng)接近(即被少量延時(shí))的兩個(gè)信號(hào)，則相位比較器909就可以更容易設(shè)計(jì)，并且還更精確。在本發(fā)明的一替代實(shí)施例中，提供給相位比較器909的信號(hào)之一是基準(zhǔn)時(shí)鐘805而不是OUTQ信號(hào)913-x之一。
現(xiàn)在參看圖10描述相位比較器909的操作，該圖是相位比較器909更詳細(xì)的方框圖。相位比較器909執(zhí)行兩個(gè)比較首先，兩個(gè)延時(shí)時(shí)鐘信號(hào)OUTDx905-x和OUTD x+y 905-(x+y)被提供給相位比較器1001相應(yīng)的第一和第二輸入端。(如上所述，延時(shí)時(shí)鐘信號(hào)OUTD905之一可替換地是基準(zhǔn)時(shí)鐘805。)相位比較器1001的輸出是被測(cè)相位關(guān)系信號(hào)1003。該被測(cè)相位關(guān)系信號(hào)1003然后被提供給比較器1005的第一輸入端。比較器1005的第二輸入端接收表示這兩個(gè)延時(shí)時(shí)鐘信號(hào)OUTDx905-x、OUTDx+y905-(x+y)之間的所需相位關(guān)系的基準(zhǔn)信號(hào)1007。預(yù)先確定該所需相位關(guān)系來(lái)表示將在選定的兩個(gè)延時(shí)時(shí)鐘信號(hào)OUTDx905-x、OUTDx+y905-(x+y)之間產(chǎn)生的全部所需延時(shí)。
現(xiàn)在再參看圖9，誤差信號(hào)911被提供給5個(gè)可控延時(shí)級(jí)903-1，……，903-5的每一個(gè)的控制輸入端。這些控制延時(shí)級(jí)903-x(1≤x≤5)之一的最佳實(shí)施例如圖11所示。與圖5所示的延時(shí)級(jí)503一樣，可控延時(shí)級(jí)903-x包括串聯(lián)連接的兩個(gè)反相器電路1101，1103，在這兩個(gè)反相器電路1101，1103之間設(shè)置了第一電容器1105來(lái)控制在啟動(dòng)和關(guān)閉第二反相器電路1103時(shí)的延時(shí)。第二電容器1111連接在第二反相器1103的輸出端和地之間，控制在產(chǎn)生輸出信號(hào)OUTD905-x時(shí)的延時(shí)。在可控延時(shí)級(jí)903-x的該最佳實(shí)施例中，該實(shí)施例被設(shè)計(jì)成為一個(gè)集成電路，第一和第二電容器1105、1111在該電路中以在電源電壓VDD和地之間串接的P晶體管和n晶體管的柵極電容的形式來(lái)實(shí)現(xiàn)。柵極電容的這種方式的使用在本領(lǐng)域是眾所周知的，在此不再詳述。
可控延時(shí)級(jí)903-x與延時(shí)級(jí)503的不同之處在于它還有兩個(gè)n晶體管1107、1109，各連接在兩個(gè)反相器電路1101、1103相應(yīng)的一個(gè)和地之間。n晶體管1107、1109每一個(gè)的柵極接收相位比較器909產(chǎn)生的誤差信號(hào)911。通過(guò)斷言誤差信號(hào)911，就能夠控制兩個(gè)電容器1105、1111每一個(gè)的放電時(shí)間，由此就動(dòng)態(tài)地控制了在輸入導(dǎo)線1113和輸出信號(hào)OUTD905-x之間引入的延時(shí)量。
在一替代實(shí)施例中，這兩個(gè)n晶體管1107、1109可用連接在每一反相器1101、1103和電源電壓VDD之間的P晶體管(未示出)來(lái)代替。在這一替代結(jié)構(gòu)中，是對(duì)兩個(gè)電容器1105、1111每一個(gè)的充電時(shí)間而不是對(duì)放電時(shí)間進(jìn)行控制。當(dāng)然，還可以設(shè)計(jì)具有用于控制這兩個(gè)晶體管1105、1111的充電和放電時(shí)間的n和p晶體管的延時(shí)級(jí)。但是，在后一種情況中，將不得不提供兩個(gè)輸入控制電壓(n和p晶體管各一個(gè))，這會(huì)使相位比較器909的設(shè)計(jì)更加復(fù)雜。
除上述元件外，例示性的延時(shí)級(jí)903-x還具有第三、第四和第五反相器電路1115、1117、1119。第四反相器電路1117與第二反相器電路1103的輸出端連接，以便它可以產(chǎn)生反相信號(hào)OUTQ*915-x。第四反相器電路1117的輸出端還與第五反相器電路1119的輸入端連接，第五反相器電路1119產(chǎn)生可提供給邏輯電路907的非反相信號(hào)OUTQ913-x。向邏輯電路907提供非反相信號(hào)OUTQ913-x而不是提供延時(shí)輸出信號(hào)OUTD 905-x的理由是保證在前四個(gè)可控延時(shí)級(jí)903-1，……，903-4的每一個(gè)中的第二反相器電路1103看到相同的容性負(fù)載，即下一可控延時(shí)級(jí)903-x的輸入，由此使這四個(gè)可控延時(shí)級(jí)903-1，……，903-4之間的定時(shí)差減至最小。如以下將更詳細(xì)地描述的那樣，其輸出沒(méi)有被使用的第五可控延時(shí)級(jí)903-5只是用來(lái)向第四可控延時(shí)級(jí)903-4的第二反相器電路1103提供均勻負(fù)載。
為了保證可控延時(shí)級(jí)903-1，……，903-4每一個(gè)的第一反相器電路1101也看到與第二反相器電路1103的輸出端所看到的容性負(fù)載相同的容性負(fù)載，在每一可控延時(shí)級(jí)903-x內(nèi)設(shè)置了第三反相器電路1115。在第一個(gè)給定的可控延時(shí)級(jí)903-x內(nèi)，該第三反相器電路1115是第一反相器電路1101的負(fù)載，下一個(gè)可控延時(shí)級(jí)903-(x+1)的第一反相器電路1101是該第一個(gè)給定的可控延時(shí)級(jí)903-x的第二反相器電路1103的負(fù)載。
本發(fā)明不受圖11所示可控延時(shí)級(jí)903-x的應(yīng)用的限制。相反，本領(lǐng)域普通技術(shù)人員都懂得還可以采用其它類型的受控延時(shí)級(jí)。
現(xiàn)在回到圖9，可以看出相位比較器909與可控延時(shí)級(jí)903-1，……，903-4一起構(gòu)成了在達(dá)到所述相位關(guān)系時(shí)將穩(wěn)定下來(lái)的鎖相環(huán)。因?yàn)樵谠撟罴褜?shí)施例中，該電路被制成單塊集成電路，所以制造工藝保證了每一可控延時(shí)級(jí)903-1，……903-5引入的延時(shí)量基本上是相同的，各級(jí)間的不同只有幾個(gè)百分點(diǎn)。因此，根據(jù)兩個(gè)延時(shí)時(shí)鐘信號(hào)OUTDx905-x、OUTDx+y 905-(x+y)的測(cè)量值控制延時(shí)量就基本上保證了每一可控延時(shí)級(jí)903-1，……，903-5都產(chǎn)生所需的延時(shí)量。
這樣一來(lái)，這四個(gè)延時(shí)時(shí)鐘905-1，……905-4具有比在已有技術(shù)中被用來(lái)為∑-Δ調(diào)制器產(chǎn)生時(shí)鐘信號(hào)的普通延時(shí)級(jí)503所產(chǎn)生的容限嚴(yán)格得多的容限。由于更好容限的緣故，延時(shí)時(shí)鐘905-1，……，905-4可以以更高的速度(例如13MHz和13MHz以上)進(jìn)行工作，并可仍被提供給邏輯電路907來(lái)產(chǎn)生相位時(shí)鐘P1、P1e、P2、P2e，不會(huì)有使任一時(shí)間T1、T2、T3、T4、T5和T6(見(jiàn)圖4)比最小可接受持續(xù)時(shí)間短的危險(xiǎn)。在設(shè)計(jì)邏輯電路907時(shí)，必需注意保證不引入將影響到相位時(shí)鐘P1，P1e、P2、P2e的容限的可變延時(shí)。例如，在用CMOS集成電路實(shí)現(xiàn)的設(shè)計(jì)中，必需保證邏輯電路907的全部輸出節(jié)點(diǎn)都具有相等的寄生電容，以便使每一相位時(shí)鐘P1、P1e、P2、P2e都具有相同的延時(shí)。在例示性實(shí)施例中，通過(guò)產(chǎn)生代替OUTD信號(hào)905-x被提供給邏輯電路907的單獨(dú)信號(hào)OUTQ913-x和OUTQ*915-x已解決了這一問(wèn)題，這兩個(gè)信號(hào)僅用于產(chǎn)生正確定時(shí)的目的。還有，如參看圖11所說(shuō)明的那樣，可控延時(shí)級(jí)903-x之一的最佳實(shí)施例保證了間級(jí)的寄生電容是相同的。
對(duì)于一具體實(shí)施例描述了本發(fā)明。但是，本領(lǐng)域的普通技術(shù)人員容易想到，可以按照與上述最佳實(shí)施例的方式不同的特定方式來(lái)實(shí)施本發(fā)明。這樣做可以不脫離本發(fā)明的精神。例如，例示性實(shí)施例使用了5個(gè)可控延時(shí)級(jí)903-1，……903-5，實(shí)際上用其中的前4個(gè)來(lái)產(chǎn)生非常精確的相位時(shí)鐘P1、P1e、P2、P2e。但是，延時(shí)級(jí)的實(shí)際個(gè)數(shù)以及選擇那些延時(shí)級(jí)來(lái)被相位比較器909進(jìn)行監(jiān)控是設(shè)計(jì)選擇的事情。
因此，最佳實(shí)施例只是說(shuō)明性的，絕不應(yīng)被看作是限制性的。發(fā)明的范圍由所附權(quán)利要求書(shū)而不是由以上描述來(lái)確定，落在權(quán)利要求書(shū)的范疇內(nèi)的所有變化和等同物都被權(quán)利要求書(shū)所覆蓋。
權(quán)利要求
1.一設(shè)備，包括接收基準(zhǔn)時(shí)鐘信號(hào)的輸入裝置；與該輸入裝置連接的、根據(jù)所接收的基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的可控延時(shí)裝置；對(duì)于多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的每一個(gè)，相應(yīng)的延時(shí)量可由控制信號(hào)進(jìn)行控制；與該輸入裝置和與該可控延時(shí)裝置連接的、產(chǎn)生誤差信號(hào)的相位比較器裝置，該誤差信號(hào)的大小正比于所接收的基準(zhǔn)時(shí)鐘信號(hào)和預(yù)先選定的多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)之一之間的被測(cè)相位關(guān)系與預(yù)定相位關(guān)系的偏離量，該誤差信號(hào)被提供給該可控延時(shí)裝置，作為控制多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的每一個(gè)的延時(shí)量的控制信號(hào)；根據(jù)多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生不重疊的第一和第二相位時(shí)鐘信號(hào)的邏輯裝置；以及開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置，包括接收該不重疊的第一和第二相位時(shí)鐘信號(hào)的時(shí)鐘輸入裝置；接收待調(diào)制信號(hào)的信號(hào)輸入裝置；以及包括開(kāi)關(guān)電容器電路的、在該不重疊的第一和第二相位時(shí)鐘信號(hào)的控制下調(diào)制該待調(diào)制信號(hào)的裝置。
2.權(quán)利要求1的設(shè)備，在該設(shè)備中第一相位時(shí)鐘信號(hào)包括第一超前相位時(shí)鐘信號(hào)和第一標(biāo)準(zhǔn)相位時(shí)鐘信號(hào)；以及第二相位時(shí)鐘信號(hào)包括第二超前相位時(shí)鐘信號(hào)和第二標(biāo)準(zhǔn)相位時(shí)鐘信號(hào)。
3.權(quán)利要求1的設(shè)備，其中的可控延時(shí)裝置包括多個(gè)串接的可控延時(shí)級(jí)，這些串接可控延時(shí)級(jí)包括第一可控延時(shí)級(jí)以及一個(gè)或多個(gè)后續(xù)的串接可控延時(shí)級(jí)，在該設(shè)備中多個(gè)串接可控延時(shí)級(jí)的每一個(gè)級(jí)都具有接收控制信號(hào)的輸入端，該控制信號(hào)控制這些串接可控延時(shí)級(jí)的所述一個(gè)級(jí)產(chǎn)生的延時(shí)量；該第一可控延時(shí)級(jí)從輸入裝置接收基準(zhǔn)時(shí)鐘信號(hào)，在輸出端產(chǎn)生第一延時(shí)基準(zhǔn)時(shí)鐘信號(hào)；以及該一個(gè)或多個(gè)后續(xù)的串接可控延時(shí)級(jí)接收多個(gè)串接可控延時(shí)級(jí)的前一可控延時(shí)級(jí)的輸出信號(hào)，根據(jù)該輸出信號(hào)產(chǎn)生進(jìn)一步延時(shí)的基準(zhǔn)時(shí)鐘信號(hào)。
4.一設(shè)備，包括接收基準(zhǔn)時(shí)鐘信號(hào)的輸入裝置；與該輸入裝置連接的、根據(jù)所接收的基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的可控延時(shí)裝置，對(duì)于多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的每一個(gè)，相應(yīng)的延時(shí)量可由控制信號(hào)進(jìn)行控制；與該可控延時(shí)裝置連接的、產(chǎn)生誤差信號(hào)的相位比較器，該誤差信號(hào)的大小，正比于多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第一預(yù)先選定延時(shí)基準(zhǔn)時(shí)鐘信號(hào)和多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第二預(yù)先選定延時(shí)基準(zhǔn)時(shí)鐘信號(hào)之間的被測(cè)相位關(guān)系與預(yù)定相位關(guān)系的偏離量，該誤差信號(hào)被提供給該可控延時(shí)裝置，作為控制多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的每一個(gè)的延時(shí)量的控制信號(hào)；根據(jù)多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生不重疊的第一和第二相位時(shí)鐘信號(hào)的邏輯裝置；以及開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置，包括接收該不重疊的第一和第二相位時(shí)鐘信號(hào)的時(shí)鐘輸入裝置；接收待調(diào)制信號(hào)的信號(hào)輸入裝置；以及包括開(kāi)關(guān)電容器電路的、在該不重疊的第一和第二相位時(shí)鐘信號(hào)的控制下調(diào)制該待調(diào)制信號(hào)的裝置。
5.權(quán)利要求4的設(shè)備，在該設(shè)備中第一相位時(shí)鐘信號(hào)包括第一超前相位時(shí)鐘信號(hào)和第一標(biāo)準(zhǔn)相位時(shí)鐘信號(hào)；以及第二相位時(shí)鐘信號(hào)包括第二超前相位時(shí)鐘信號(hào)和第二標(biāo)準(zhǔn)相位時(shí)鐘信號(hào)。
6.權(quán)利要求4的設(shè)備，其中的可控延時(shí)裝置包括多個(gè)串接的可控延時(shí)級(jí)，這些串接可控延時(shí)級(jí)包括第一可控延時(shí)級(jí)以及一個(gè)或多個(gè)后續(xù)的串接可控延時(shí)級(jí)，在該設(shè)備中多個(gè)串接可控延時(shí)級(jí)的每一個(gè)都具有接收控制信號(hào)的輸入端，該控制信號(hào)控制這些串接可控延時(shí)級(jí)的所述一個(gè)級(jí)產(chǎn)生的延時(shí)量；該第一可控延時(shí)級(jí)從輸入裝置接收基準(zhǔn)時(shí)鐘信號(hào)，在輸出端產(chǎn)生第一延時(shí)基準(zhǔn)時(shí)鐘信號(hào)；以及該一個(gè)或多個(gè)后續(xù)的串接可控延時(shí)級(jí)接收前一可控延時(shí)級(jí)的輸出信號(hào)，根據(jù)該輸出信號(hào)產(chǎn)生進(jìn)一步延時(shí)的基準(zhǔn)時(shí)鐘信號(hào)。
7.調(diào)制信號(hào)的方法，包括以下步驟接收基準(zhǔn)時(shí)鐘信號(hào)；利用可控延時(shí)裝置根據(jù)所接收的基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)；測(cè)量所接收的基準(zhǔn)時(shí)鐘信號(hào)和預(yù)先選定的多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)之一之間的相位關(guān)系；將該被測(cè)相位關(guān)系與預(yù)定相位關(guān)系作比較，并根據(jù)比較結(jié)果產(chǎn)生誤差信號(hào)；利用該誤差信號(hào)來(lái)控制由該可控延時(shí)裝置產(chǎn)生的延時(shí)量，然后產(chǎn)生其后的多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)；根據(jù)該其后的多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生不重疊的第一和第二相位時(shí)鐘信號(hào)；把待調(diào)制信號(hào)施加到開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置的信號(hào)輸入裝置；以及利用該開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置在該不重疊的第一和第二相位時(shí)鐘信號(hào)的控制下調(diào)制該待調(diào)制信號(hào)。
8.調(diào)制信號(hào)的方法，包括以下步驟接收基準(zhǔn)時(shí)鐘信號(hào)；利用可控延時(shí)裝置根據(jù)所接收的基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)；測(cè)量多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第一預(yù)先選定延時(shí)基準(zhǔn)時(shí)鐘信號(hào)和多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第二預(yù)先選定延時(shí)基準(zhǔn)時(shí)鐘信號(hào)之間的相位關(guān)系；將被測(cè)相位關(guān)系與預(yù)定相位關(guān)系作比較，并根據(jù)比較結(jié)果產(chǎn)生誤差信號(hào)；利用該誤差信號(hào)來(lái)控制由該可控延時(shí)裝置產(chǎn)生的延時(shí)量，然后產(chǎn)生其后的多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)；根據(jù)該其后的多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)產(chǎn)生不重疊的第一和第二相位時(shí)鐘信號(hào)；把待調(diào)制信號(hào)施加到開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置的信號(hào)輸入裝置；以及利用該開(kāi)關(guān)電容器∑-Δ調(diào)制器裝置在該不重疊的第一和第二相位時(shí)鐘信號(hào)的控制下調(diào)制該待調(diào)制信號(hào)。
全文摘要
一設(shè)備接收一基準(zhǔn)時(shí)鐘(805)信號(hào),該基準(zhǔn)時(shí)鐘信號(hào)然后被施加給若干個(gè)串接可控延時(shí)級(jí)(903—1……903—5)。每一延時(shí)級(jí)的輸出是其輸入的進(jìn)一步的延時(shí),延時(shí)量被控制信號(hào)(911)進(jìn)行控制。多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第一預(yù)先選定延時(shí)基準(zhǔn)時(shí)鐘信號(hào)和多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)的第二預(yù)先選定延時(shí)基準(zhǔn)時(shí)鐘信號(hào)之間的相位關(guān)系被測(cè)量?；蛘?可以是基準(zhǔn)時(shí)鐘信號(hào)和預(yù)先選定的多個(gè)延時(shí)基準(zhǔn)時(shí)鐘信號(hào)之一之間的相位關(guān)系被測(cè)量。被測(cè)相位關(guān)系與所需相位關(guān)系作比較,差值是一誤差信號(hào)(911),該誤差信號(hào)被反饋給延時(shí)級(jí)作為延時(shí)控制信號(hào)。這樣一來(lái),延時(shí)級(jí)的延時(shí)基準(zhǔn)時(shí)鐘輸出就彼此鎖定成為非常穩(wěn)定的所需相位關(guān)系。這些延時(shí)基準(zhǔn)時(shí)鐘然后被邏輯電路(907)變換成為供開(kāi)關(guān)電容器∑－△調(diào)制器使用的不重疊相位時(shí)鐘。通過(guò)使用如此產(chǎn)生的時(shí)鐘,就可以以13MHz或更高的速率進(jìn)行開(kāi)關(guān)電容器∑－△調(diào)制。
文檔編號(hào)H03K5/15GK1181163SQ9619311
公開(kāi)日1998年5月6日 申請(qǐng)日期1996年2月16日 優(yōu)先權(quán)日1995年2月16日
發(fā)明者H·文德魯普 申請(qǐng)人:艾利森電話股份有限公司