共射共基放大器的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及由制造費(fèi)用相對(duì)低廉的硅CMOS構(gòu)成的共射共基放大器，特別地，涉及能夠增大電源電壓控制范圍，并且能夠抑制功率附加效率劣化的共射共基放大器。
【背景技術(shù)】
[0002]通常在移動(dòng)電話等移動(dòng)通信工具中使用的發(fā)送信號(hào)放大用的高輸出放大器中，使用高頻特性良好、耐壓高的采用了 GaAs HBT等工藝的元件。以上述工藝制造出的高輸出放大器以最大輸出功率時(shí)的功率附加效率成為最大的方式進(jìn)行設(shè)計(jì)，在輸出功率下降時(shí)功率附加效率急速劣化。因此，存在下述方法，即，對(duì)應(yīng)于輸出功率而采用DC - DC轉(zhuǎn)換器對(duì)高輸出放大器的電源電壓進(jìn)行控制，從而抑制輸出功率降低時(shí)的效率劣化(例如，參照非專利文獻(xiàn)I)。
[0003]另外，由于GaAs HBT等工藝的制造費(fèi)用相對(duì)高昂，也在開發(fā)采用了在批量生產(chǎn)時(shí)制造費(fèi)用相對(duì)低廉的硅CMOS工藝的高輸出放大器。在由CMOS構(gòu)成的高輸出放大器的情況下，晶體管的高頻特性高的元件耐壓降低，耐壓高的元件高頻特性降低。因此，將高輸出放大器構(gòu)成為共射共基放大器，源極接地晶體管使用耐壓低而高頻特性高的元件，柵極接地晶體管使用耐壓高而高頻特性低的元件。柵極接地晶體管的柵極電壓設(shè)定為不會(huì)使源極接地晶體管的漏極電壓超過耐壓的電壓。
[0004]非專利文獻(xiàn)1:Douglas A.Teeter, “Average Current Reduct1n in (W) CDMAPower Amplifiers，，，Rad1 Frequency Integrated Circuits (RFIC) Symposium, 2006.
[0005]即使在由CMOS構(gòu)成的共射共基放大器的情況下，也能夠與由GaAs HBT構(gòu)成的放大器同樣地，通過采用DC-DC轉(zhuǎn)換器對(duì)電源電壓進(jìn)行控制，從而抑制在輸出功率降低時(shí)的功率附加效率的劣化。但是，由于柵極接地晶體管在從飽和動(dòng)作轉(zhuǎn)移至線性動(dòng)作的動(dòng)作點(diǎn)處輸出阻抗急劇地變化，因而輸出信號(hào)失真。因此，電源電壓降低的下限成為源極接地晶體管的漏極電壓、柵極接地晶體管的飽和漏極電壓和輸出振幅余量這三者之和。
[0006]為了增大電源電壓控制范圍，將源極接地晶體管的漏極電壓盡可能設(shè)定得較低即可。但是存在下述問題，即，由于輸出信號(hào)功率增大時(shí)源極接地晶體管的漏極電壓的動(dòng)作范圍不足，導(dǎo)致源極接地晶體管成為線性動(dòng)作而輸出信號(hào)失真。

【發(fā)明內(nèi)容】

[0007]本發(fā)明是為了解決上述課題而提出的，目的是提供一種共射共基放大器，其能夠增大電源電壓控制范圍，并且能夠抑制功率附加效率的劣化。
[0008]本發(fā)明所涉及的共射共基放大器的特征在于，其具有:第I晶體管，其具有漏極、輸入信號(hào)的柵極以及被接地的源極；第2晶體管，其具有柵極、漏極以及與所述第I晶體管的所述漏極連接的源極；負(fù)載，其與所述第2晶體管的所述漏極連接；DC - DC轉(zhuǎn)換器，其對(duì)應(yīng)于輸出功率，將可變的電源電壓經(jīng)由所述負(fù)載向所述第2晶體管的所述漏極供給；以及第I偏置電路，其將由所述電源電壓的函數(shù)表示的電壓向所述第2晶體管的所述柵極供給。
[0009]在本發(fā)明中，采用下述第I偏置電路，S卩，將由從DC - DC轉(zhuǎn)換器供給的電源電壓的函數(shù)表示的電壓向第2晶體管的柵極供給。由此，能夠增大電源電壓控制范圍，并且能夠抑制功率附加效率的劣化。
【附圖說明】
[0010]圖1是表示本發(fā)明的實(shí)施方式I所涉及的共射共基放大器的圖。
[0011]圖2是表示本發(fā)明的實(shí)施方式I所涉及的偏置電路的圖。
[0012]圖3是表示圖2的偏置電路的輸出特性的圖。
[0013]圖4是表示本發(fā)明的實(shí)施方式2所涉及的共射共基放大器的圖。
[0014]圖5是表示本發(fā)明的實(shí)施方式3所涉及的共射共基放大器的圖。
[0015]圖6是表示本發(fā)明的實(shí)施方式3所涉及的偏置電路的圖。
[0016]標(biāo)號(hào)的說明
[0017]1、3晶體管，4負(fù)載，5DC-DC轉(zhuǎn)換器，6、7偏置電路，8限幅放大器，9參照電壓源，10加法器，11低通濾波器，13、14存儲(chǔ)器
【具體實(shí)施方式】
[0018]對(duì)本發(fā)明的實(shí)施方式所涉及的共射共基放大器，參照附圖進(jìn)行說明。對(duì)相同或相對(duì)應(yīng)的結(jié)構(gòu)要素，標(biāo)注相同的標(biāo)號(hào)，有時(shí)省略重復(fù)說明。
[0019]實(shí)施方式I
[0020]圖1是表示本發(fā)明的實(shí)施方式I所涉及的共射共基放大器的圖。晶體管I是源極接地晶體管，其具有柵極、漏極以及被接地的源極。向晶體管I的柵極經(jīng)由DC切斷用電容器2輸入信號(hào)。
[0021]晶體管3是柵極接地晶體管，其具有柵極、漏極以及與晶體管I的漏極連接的源極。負(fù)載4與晶體管3的漏極連接。從晶體管3的漏極經(jīng)由DC切斷用電容器15輸出信號(hào)。晶體管1、3是硅MOSFET。
[0022]DC - DC轉(zhuǎn)換器5對(duì)應(yīng)于輸出功率將可變的電源電壓經(jīng)由負(fù)載4向晶體管3的漏極供給。偏置電路6將由電源電壓的函數(shù)表示的電壓向晶體管3的柵極供給。偏置電路7將由電源電壓的函數(shù)表示的電壓向晶體管I的柵極供給。
[0023]具體來說，以DC-DC轉(zhuǎn)換器5的電源電壓越高則晶體管I的漏極電壓越高的方式，偏置電路6的輸出電壓升高。由于作為晶體管I而使用高頻性能高、柵極長度短的晶體管，因此在短溝道效應(yīng)的影響下，如果漏極電壓升高，則偏置電流增加。因此，電源電壓越高，偏置電路7的輸出電壓越低，從而晶體管I的柵極電壓降低。
[0024]另外，如果晶體管I的柵極電壓隨著電源電壓而升高，則高頻特性優(yōu)異的晶體管I的耐壓低。因此，偏置電路6以使得晶體管I的漏極電壓不會(huì)大于或等于不超過晶體管I的耐壓的某個(gè)恒定電壓的方式進(jìn)行限制。反之，偏置電路6也可以以使得晶體管I的漏極電壓不會(huì)小于或等于某個(gè)恒定電壓的方式進(jìn)行限制。
[0025]圖2是表示本發(fā)明的實(shí)施方式I所涉及的偏置電路的圖。多個(gè)限幅放大器8各自具有差動(dòng)輸入端子。向多個(gè)限幅放大器8的差動(dòng)輸入端子的一側(cè)的端子輸入監(jiān)視電壓Vmon(電源電壓)。多個(gè)參照電壓源9向多個(gè)差動(dòng)輸入端子的另一側(cè)的端子分別供給參照電壓V1、…、Vn。加法器10將多個(gè)限幅放大器8的輸出相加。在這里，采用η個(gè)限幅放大器。多個(gè)限幅放大器8由多個(gè)參照電壓源9的參照電壓V1、…、Vn和監(jiān)視電壓Vmon的電壓差控制，