一種基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及數(shù)字電路，特別涉及數(shù)字電路中的門(mén)控時(shí)鐘電路結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著集成電路工藝水平的提升，芯片集成度大幅提高，同時(shí)也導(dǎo)致了芯片的功率損耗急劇增加。因此，合理的功耗控制已成為芯片設(shè)計(jì)者首要考慮的問(wèn)題。
[0003]芯片中數(shù)字電路的功耗由兩部分構(gòu)成:靜態(tài)功耗和動(dòng)態(tài)功耗。靜態(tài)功耗主要由泄漏電流引起，動(dòng)態(tài)功耗主要由翻轉(zhuǎn)功耗等引起。在數(shù)字電路中，時(shí)鐘信號(hào)往往是系統(tǒng)中扇出最大、分布最廣的信號(hào)。如果不加任何控制，不論輸入信號(hào)是否發(fā)生變化，時(shí)鐘信號(hào)都會(huì)一直翻轉(zhuǎn)，從而引起不必要的功耗損失。而在眾多低功耗技術(shù)中，門(mén)控時(shí)鐘對(duì)翻轉(zhuǎn)功耗的抑制作用最強(qiáng)，其工作原理是通過(guò)關(guān)閉電路中暫時(shí)用不到的功能模塊的時(shí)鐘來(lái)減少時(shí)鐘翻轉(zhuǎn)。
[0004]圖1所示是現(xiàn)有技術(shù)中的包含開(kāi)關(guān)的同步使能寄存器的示意圖。當(dāng)門(mén)控信號(hào)EN為低電平時(shí)，由于時(shí)鐘信號(hào)CLK不斷在高、低電平之間翻轉(zhuǎn)，電路中的D觸發(fā)器I仍會(huì)處于工作狀態(tài)，不斷產(chǎn)生功耗。如果在圖1所示的電路結(jié)構(gòu)中采用時(shí)鐘門(mén)控技術(shù)，當(dāng)使能信號(hào)EN為低電平時(shí)，電路中D觸發(fā)器I的時(shí)鐘信號(hào)CLK將關(guān)閉，D觸發(fā)器I處于非工作狀態(tài)，可以降低功耗?，F(xiàn)有的時(shí)鐘門(mén)控電路主要分為不包含鎖存器的電路和包含鎖存器的電路兩大類(lèi)。圖2所示為一種不包含鎖存器的門(mén)控時(shí)鐘電路，圖3所示為一種包含鎖存器的門(mén)控時(shí)鐘電路。
[0005]現(xiàn)有技術(shù)中，無(wú)論門(mén)控時(shí)鐘電路是否包含鎖存器，都需要使能端來(lái)控制信號(hào)的輸入操作，因此增加了額外的使能電路，且增加了芯片面積。

【發(fā)明內(nèi)容】

[0006]針對(duì)現(xiàn)有技術(shù)存在的缺陷，本發(fā)明提出了一種可以根據(jù)輸入信號(hào)的變化情況來(lái)決定門(mén)控信號(hào)是否有效的門(mén)控時(shí)鐘電路。
[0007]本發(fā)明提供的電路結(jié)構(gòu)，包括信號(hào)檢測(cè)模塊、時(shí)鐘門(mén)控模塊、寄存器模塊。所述信號(hào)檢測(cè)模塊設(shè)置為將輸出信號(hào)與輸入信號(hào)比較，得到門(mén)控信號(hào)。所述時(shí)鐘門(mén)控模塊設(shè)置為通過(guò)門(mén)控信號(hào)來(lái)控制時(shí)鐘信號(hào)是否有效，得到門(mén)控時(shí)鐘信號(hào)。所述寄存器模塊設(shè)置為在門(mén)控時(shí)鐘信號(hào)的跳變沿觸發(fā)，得到輸出信號(hào)。
[0008]在一些實(shí)施方式中，所述信號(hào)檢測(cè)模塊采用異或邏輯結(jié)構(gòu)實(shí)現(xiàn)輸入信號(hào)與輸出信號(hào)的比較。
[0009]在一些實(shí)施方式中，所述時(shí)鐘門(mén)控模塊采用鎖存電路和與門(mén)邏輯連接的結(jié)構(gòu)。由于鎖存電路的作用，可以得到無(wú)毛刺的門(mén)控時(shí)鐘信號(hào)。
[0010]在一些實(shí)施方式中，所述寄存器模塊采用D觸發(fā)器結(jié)構(gòu)，在門(mén)控時(shí)鐘信號(hào)的上升沿或下降沿觸發(fā)得到輸出信號(hào)。
[0011]根據(jù)上述的實(shí)施方式，便能信號(hào)由信號(hào)檢測(cè)模塊提供，從而不需要使能電路，可以根據(jù)輸入信號(hào)的變化情況來(lái)控制門(mén)控信號(hào)是否有效，消除寄存器組冗余翻轉(zhuǎn)引發(fā)的功耗，降低了電路損耗，減小了芯片面積。
【附圖說(shuō)明】
[0012]圖1顯示了現(xiàn)有技術(shù)中的包含開(kāi)關(guān)的同步使能寄存器；
[0013]圖2顯示了現(xiàn)有技術(shù)中不包含鎖存器的門(mén)控時(shí)鐘電路；
[0014]圖3是現(xiàn)有技術(shù)中包含鎖存器的門(mén)控時(shí)鐘電路；
[0015]圖4是本發(fā)明一實(shí)施方式的基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘結(jié)構(gòu)；
[0016]圖5是圖4所示的基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路的一種實(shí)現(xiàn)方式的電路原理圖；
[0017]圖6是根據(jù)本發(fā)明一實(shí)施方式的基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路時(shí)序圖。
【具體實(shí)施方式】
[0018]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說(shuō)明。
[0019]圖4是本發(fā)明一實(shí)施方式的基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘結(jié)構(gòu)原理示意圖。圖5示意性地顯示了圖4所示的門(mén)控時(shí)鐘電路的一種實(shí)現(xiàn)方式的電路原理圖。
[0020]如圖4所示，該門(mén)控時(shí)鐘電路包括信號(hào)檢測(cè)模塊10、時(shí)鐘門(mén)控模塊20、寄存器模塊30。信號(hào)檢測(cè)模塊10設(shè)置為將輸出信號(hào)OUT與輸入信號(hào)IN比較，得到門(mén)控信號(hào)EN。時(shí)鐘門(mén)控模塊20設(shè)置為通過(guò)門(mén)控信號(hào)EN來(lái)控制時(shí)鐘信號(hào)CLK是否有效，輸出相應(yīng)的GCLK信號(hào)至寄存器模塊30。寄存器模塊30設(shè)置為在門(mén)控時(shí)鐘信號(hào)GCLK的跳變沿觸發(fā)，得到輸出信號(hào) OUT。
[0021]如圖5所示，根據(jù)一種實(shí)施方式，信號(hào)檢測(cè)模塊10使用異或電路，用于對(duì)輸入信號(hào)IN與輸出信號(hào)OUT進(jìn)行異或運(yùn)算，根據(jù)運(yùn)算結(jié)果輸出相應(yīng)的信號(hào)。時(shí)鐘門(mén)控模塊20由鎖存器201和與門(mén)邏輯電路202構(gòu)成。鎖存器201的輸入端接收構(gòu)成信號(hào)檢測(cè)模塊10的異或電路的輸出信號(hào)作為使能信號(hào)EN，同時(shí)另一端接收時(shí)鐘信息CLK。寄存器模塊30采用D觸發(fā)器。其一端接收輸入信號(hào)IN，另一端接收與門(mén)邏輯電路202輸出的信號(hào)GCLK。
[0022]如圖5所示，異或電路10對(duì)輸入信號(hào)IN和輸出信號(hào)OUT進(jìn)行異或操作。如果輸入信號(hào)IN不同于輸出信號(hào)0UT，即輸入發(fā)生變化，那么異或電路10輸出的門(mén)控信號(hào)EN將有效(高電平)；如果輸入信號(hào)IN與輸出信號(hào)OUT相同，即輸入沒(méi)有發(fā)生變化，那么門(mén)控信號(hào)EN將無(wú)效(低電平)。
[0023]鎖存器201將門(mén)控信號(hào)EN在時(shí)鐘信號(hào)CLK為低電平時(shí)進(jìn)行鎖存，得到鎖存后的門(mén)控信號(hào)EN_L。與門(mén)邏輯電路202將鎖存后的門(mén)控信號(hào)EN_L和時(shí)鐘信號(hào)CLK進(jìn)行與操作。如果鎖存后的門(mén)控信號(hào)EN_L有效，那么時(shí)鐘信號(hào)CLK有效，輸出信號(hào)GCLK與時(shí)鐘信號(hào)CLK相同；如果鎖存后的門(mén)控信號(hào)EN_L無(wú)效，那么時(shí)鐘信號(hào)CLK無(wú)效，輸出信號(hào)GCLK為低電平。
[0024]當(dāng)門(mén)控時(shí)鐘信號(hào)GCLK跳變時(shí)，D觸發(fā)器30觸發(fā)，輸出信號(hào)OUT即與輸入信號(hào)IN相同，即由輸入信號(hào)IN得到輸出信號(hào)OUT。
[0025]圖6示意性地顯示了根據(jù)本發(fā)明一種實(shí)施方式的門(mén)控時(shí)鐘電路時(shí)序圖，其中:
[0026]Tl時(shí)刻，輸入信號(hào)IN由O跳變?yōu)?，此時(shí)輸出信號(hào)OUT為0，與輸入信號(hào)不同，因此門(mén)控信號(hào)EN由O跳變?yōu)镮 ;
[0027]T2時(shí)刻，時(shí)鐘信號(hào)CLK由I跳變?yōu)?，鎖存器201對(duì)門(mén)控信號(hào)EN進(jìn)行鎖存，得到鎖存后的門(mén)控信號(hào)EN_L，此時(shí)EN_L由O跳變?yōu)镮 ;將鎖存后的門(mén)控信號(hào)EN_L與時(shí)鐘信號(hào)CLK進(jìn)行與操作，得到門(mén)控時(shí)鐘信號(hào)GCLK為O，此時(shí)D觸發(fā)器不工作，輸出信號(hào)不發(fā)生改變，保持為O ;
[0028]T3時(shí)刻，時(shí)鐘信號(hào)CLK由O跳變?yōu)?，此時(shí)將時(shí)鐘信號(hào)CLK和鎖存后的門(mén)控信號(hào)EN_L進(jìn)行與操作得到的門(mén)控時(shí)鐘信號(hào)GCLK由O跳變?yōu)?，D觸發(fā)器開(kāi)始工作，輸出信號(hào)OUT由O跳變?yōu)镮 ;輸出信號(hào)與輸入信號(hào)相同，門(mén)控信號(hào)EN由I跳變?yōu)镺 ;
[0029]T4時(shí)刻，隨著時(shí)鐘信號(hào)CLK由I跳變?yōu)?，門(mén)控信號(hào)EN被鎖存，得到鎖存后的門(mén)控信號(hào)EN_L由I跳變?yōu)?，于是門(mén)控時(shí)鐘信號(hào)GCLK變?yōu)榈碗娖?，D觸發(fā)器不工作，輸出信號(hào)OUT不發(fā)生改變，保持為I ;
[0030]T5時(shí)刻，輸入信號(hào)IN由I跳變?yōu)?，與輸出信號(hào)OUT不同，因此門(mén)控信號(hào)EN由O跳變?yōu)镮 ;
[0031]T6時(shí)刻，時(shí)鐘信號(hào)CLK由I跳變?yōu)?，鎖存后的門(mén)控信號(hào)EN_L由O跳變?yōu)镮 ;與時(shí)鐘信號(hào)CLK進(jìn)行與操作后，得到門(mén)控時(shí)鐘信號(hào)GCLK為0，此時(shí)D觸發(fā)器不工作，輸出信號(hào)不發(fā)生改變，保持為I ;
[0032]T7時(shí)刻，時(shí)鐘信號(hào)CLK由O跳變?yōu)?，此時(shí)門(mén)控時(shí)鐘信號(hào)GCLK由O跳變?yōu)?，D觸發(fā)器開(kāi)始工作，輸出信號(hào)OUT由I跳變?yōu)镺 ;輸出信號(hào)與輸入信號(hào)相同，門(mén)控信號(hào)EN由I跳變?yōu)镺 ;
[0033]T8時(shí)刻，隨著時(shí)鐘信號(hào)CLK由I跳變?yōu)?，門(mén)控信號(hào)EN被鎖存，得到鎖存后的門(mén)控信號(hào)EN_L由I跳變?yōu)?，于是門(mén)控時(shí)鐘信號(hào)GCLK變?yōu)榈碗娖?，D觸發(fā)器不工作，輸出信號(hào)OUT不發(fā)生改變，保持為O。
[0034]T5時(shí)刻至T8時(shí)刻除輸入輸出信號(hào)的狀態(tài)與Tl至T4時(shí)刻相反，其余信號(hào)狀態(tài)均與Tl至T4時(shí)刻相同。
[0035]從圖6的時(shí)序中可以看出，輸入信號(hào)IN在Tl至T5的3個(gè)時(shí)鐘周期內(nèi)為高電平，對(duì)應(yīng)的寄存器時(shí)鐘信號(hào)GCLK在T3至T4時(shí)刻內(nèi)為高電平，T4至T7時(shí)刻內(nèi)為低電平。即三個(gè)時(shí)鐘周期內(nèi)寄存器在第I個(gè)時(shí)鐘周期內(nèi)的GCLK上升沿開(kāi)始工作，只在GCLK保持為高電平的時(shí)間內(nèi)(T3至T4期間)處于工作狀態(tài)，其余時(shí)刻均處于非工作狀態(tài)，因此減少了翻轉(zhuǎn)次數(shù)，降低了電路功耗。
[0036]以上所述僅為本發(fā)明的實(shí)施例，并非限定本發(fā)明的專(zhuān)利保護(hù)范圍。還可以對(duì)上述各種模塊進(jìn)行附加地改進(jìn)，或者采用等同手段替換。例如:增加進(jìn)一步優(yōu)化的其他模塊，或通過(guò)常規(guī)的電路設(shè)計(jì)調(diào)整，用其它邏輯門(mén)電路替代在上述實(shí)施方式中采用的與門(mén)和異或邏輯電路等等?；诒景l(fā)明公開(kāi)的原理和教導(dǎo)所做的等效結(jié)構(gòu)變化都應(yīng)包含于本發(fā)明的范圍內(nèi)。
【主權(quán)項(xiàng)】
1.一種基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路，包括: 信號(hào)檢測(cè)模塊，設(shè)置為將輸出信號(hào)與輸入信號(hào)比較得到門(mén)控信號(hào)； 時(shí)鐘門(mén)控模塊，設(shè)置為通過(guò)門(mén)控信號(hào)控制時(shí)鐘信號(hào)是否有效，得到門(mén)控時(shí)鐘信號(hào)； 寄存器模塊，設(shè)置為在門(mén)控時(shí)鐘信號(hào)的跳變沿觸發(fā)得到所述輸出信號(hào)。
2.根據(jù)權(quán)利要求1所述的基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路，其中所述信號(hào)檢測(cè)模塊包括異或邏輯電路，輸入信號(hào)與輸出信號(hào)通過(guò)所述異或邏輯電路進(jìn)行比較。
3.根據(jù)權(quán)利要求1或2所述的基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路，其中所述時(shí)鐘門(mén)控模塊包括鎖存電路和與所述鎖存電路連接的與門(mén)邏輯電路。
4.根據(jù)權(quán)利要求1或2或3所述的基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路，其中所述寄存器模塊包括D觸發(fā)器，所述D觸發(fā)器配置為在門(mén)控時(shí)鐘信號(hào)的上升沿或下降沿觸發(fā)得到所述輸出信號(hào)。
【專(zhuān)利摘要】公開(kāi)了一種基于數(shù)據(jù)變化的低功耗門(mén)控時(shí)鐘電路，包括：信號(hào)檢測(cè)模塊，設(shè)置為將輸出信號(hào)與輸入信號(hào)比較得到門(mén)控信號(hào)；時(shí)鐘門(mén)控模塊，設(shè)置為通過(guò)門(mén)控信號(hào)來(lái)控制時(shí)鐘信號(hào)是否有效，得到門(mén)控時(shí)鐘信號(hào)；寄存器模塊，設(shè)置為在門(mén)控時(shí)鐘信號(hào)的跳變沿觸發(fā)得到所述輸出信號(hào)。該電路結(jié)構(gòu)可以根據(jù)輸入信號(hào)的變化情況來(lái)決定門(mén)控信號(hào)是否有效，使電路中暫時(shí)用不到的功能模塊處于非工作狀態(tài)，具有降低功耗、減小芯片面積的作用。
【IPC分類(lèi)】H03K5-22
【公開(kāi)號(hào)】CN104852712
【申請(qǐng)?zhí)枴緾N201510257425
【發(fā)明人】牛英山, 王渙
【申請(qǐng)人】中國(guó)電子科技集團(tuán)公司第四十七研究所
【公開(kāi)日】2015年8月19日
【申請(qǐng)日】2015年5月19日