…，R26。延 時(shí)器D中的數(shù)據(jù)比特％~D26滑動(dòng)存儲(chǔ)27比特信息。
[0026] 生成多項(xiàng)式查找表存儲(chǔ)所有碼率QC-LDPC碼生成矩陣中的循環(huán)矩陣生成多項(xiàng)式， 對(duì)于任一碼率，先依次存儲(chǔ)第0塊行中第a，a+1，…，t-1塊列對(duì)應(yīng)的生成多項(xiàng)式，再依次存 儲(chǔ)第1塊行中第a，a+1，…，t-1塊列對(duì)應(yīng)的生成多項(xiàng)式，依此類推，最后依次存儲(chǔ)第a-1塊 行中第a,a+1，…，t-1塊列對(duì)應(yīng)的生成多項(xiàng)式。
[0027] 本發(fā)明提供了一種基于共享存儲(chǔ)機(jī)制的QC-LDPC串行編碼方法，它兼容CDR標(biāo)準(zhǔn) 中四種碼率QC-LDPC碼，其編碼步驟描述如下：
[0028] 第1步，清零延時(shí)器D和移位寄存器H，…，R26，根據(jù)不同的碼率n，緩沖器Bj._ a 在第iXb+j-a個(gè)時(shí)鐘周期到來(lái)時(shí)從生成多項(xiàng)式查找表加載生成矩陣G第i塊行、第j塊列 的生成多項(xiàng)式gu，而在其它時(shí)刻保持不變；
[0029]第2步，當(dāng)?shù)趉個(gè)時(shí)鐘周期到來(lái)時(shí)，延時(shí)器D輸入信息比特ek (0彡k〈aXb)，緩沖器 B。，Bi，…，B26中的生成多項(xiàng)式分別通過(guò)b位二進(jìn)制乘法器M。，]^，…，M26與延時(shí)器D中的數(shù)據(jù) 比特D&Di，…，D26進(jìn)行標(biāo)量乘，b位二進(jìn)制乘法器M^ ]^，…，M26的乘積分別通過(guò)b位二進(jìn)制 加法器，…，A26與移位寄存器R。，％，…，R26的內(nèi)容相加，b位二進(jìn)制加法器，…，A2fi 的和被循環(huán)左移1位后的結(jié)果分別存入移位寄存器R〇, &，…，R26;
[0030] 第3步，以1為步長(zhǎng)遞增改變k的取值，重復(fù)第2步aXb次，直到整個(gè)信息向量s 輸入完畢；
[0031] 第4步，當(dāng)時(shí)鐘周期到來(lái)時(shí)，延時(shí)器D輸入填充比特0,緩沖器，…，B26中的生 成多項(xiàng)式分別通過(guò)b位二進(jìn)制乘法器凡，Mi，…，M26與延時(shí)器D中的數(shù)據(jù)比特D&Di，…，D26進(jìn) 行標(biāo)量乘，b位二進(jìn)制乘法器凡，]^，…，M26的乘積分別通過(guò)b位二進(jìn)制加法器A^Ai，…，A26 與移位寄存器R。，&，…，R26的內(nèi)容相加，b位二進(jìn)制加法器A。，Ai，…，A26的和被循環(huán)左移1 位后的結(jié)果分別存入移位寄存器&，&，…，R26;
[0032] 第5步，重復(fù)第4步27次，直到27個(gè)填充比特0輸入完畢，此時(shí)，移位寄存器 R。，Ri，…，R26存儲(chǔ)的分別是校驗(yàn)段pQ,Pi，…，p26，它們構(gòu)成了校驗(yàn)向量p= (pQ,Pi，…，p26)。
[0033] 從以上步驟不難看出，整個(gè)編碼過(guò)程共需aXb+27個(gè)時(shí)鐘周期，比現(xiàn)有的基于27 個(gè)SRAA-I電路的串行編碼方法多了 27個(gè)時(shí)鐘周期。對(duì)于⑶R標(biāo)準(zhǔn)采用的四種QC-LDPC碼， aXb有2304、3072、4608、6912四種可能。27比3父13小2~3個(gè)量級(jí)，可忽略不計(jì)。可見(jiàn)， 兩種編碼方法的速度基本相同。
[0034] ⑶R標(biāo)準(zhǔn)中QC-LDPC串行編碼的現(xiàn)有解決方案需要13824個(gè)寄存器、6912個(gè)二輸 入與門和6912個(gè)二輸入異或門，而本發(fā)明需要13851個(gè)寄存器、6912個(gè)二輸入與門和6912 個(gè)二輸入異或門。兩種編碼方法耗費(fèi)相同數(shù)量的與門和異或門，本發(fā)明多用了 27個(gè)寄存 器。27遠(yuǎn)小于13824,可忽略不計(jì)。可見(jiàn)，兩種編碼方法耗費(fèi)的寄存器也基本相同。
[0035] 綜上，兩種編碼方法有幾乎完全相同的編碼速度和邏輯資源耗費(fèi)。然而，本發(fā)明 具有兩個(gè)明顯優(yōu)勢(shì)，克服了CDR標(biāo)準(zhǔn)中QC-LDPC串行編碼的現(xiàn)有解決方案的缺點(diǎn)。在現(xiàn)有 解決方案中，移位寄存器在每個(gè)時(shí)鐘周期要么加載新的生成多項(xiàng)式，要么循環(huán)右移1位，單 個(gè)寄存器的存儲(chǔ)內(nèi)容不斷變化導(dǎo)致電路的功耗大，而本發(fā)明使用緩沖器加載循環(huán)矩陣的生 成多項(xiàng)式，無(wú)需循環(huán)移動(dòng)，其內(nèi)容每b個(gè)時(shí)鐘周期變化一次，極大地降低了功率消耗。這是 本發(fā)明的第一個(gè)優(yōu)點(diǎn)。第二個(gè)優(yōu)點(diǎn)是采用共享存儲(chǔ)機(jī)制，使用單一ROM和同一數(shù)據(jù)總線實(shí) 現(xiàn)生成多項(xiàng)式查找表，克服了現(xiàn)有解決方案中多個(gè)ROM帶來(lái)的浪費(fèi)多、存儲(chǔ)器大、成本高缺 點(diǎn)，大大簡(jiǎn)化了生成多項(xiàng)式查找表的設(shè)計(jì)結(jié)構(gòu)，最大程度地節(jié)約了存儲(chǔ)空間，降低了造價(jià)。
[0036] 簡(jiǎn)言之，對(duì)于⑶R標(biāo)準(zhǔn)中四種QC-LDPC碼的串行編碼，與現(xiàn)有解決方案相比，本發(fā) 明基本上保持了相同的編碼速度和邏輯資源耗費(fèi)，具有功耗小、結(jié)構(gòu)簡(jiǎn)單、存儲(chǔ)器消耗少、 成本低等優(yōu)點(diǎn)。
[0037] 以上所述，僅為本發(fā)明的【具體實(shí)施方式】之一，但本發(fā)明的保護(hù)范圍并不局限于此， 任何熟悉本領(lǐng)域的技術(shù)人員在本發(fā)明所揭露的技術(shù)范圍內(nèi)，可不經(jīng)過(guò)創(chuàng)造性勞動(dòng)想到的變 化或替換，都應(yīng)涵蓋在本發(fā)明的保護(hù)范圍之內(nèi)。因此，本發(fā)明的保護(hù)范圍應(yīng)該以權(quán)利要求書(shū) 所限定的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1. 一種共享存儲(chǔ)機(jī)制的CDR中準(zhǔn)循環(huán)LDPC串行編碼器，CDR是中國(guó)數(shù)字廣播的英文簡(jiǎn) 稱，英文全稱是China Digital Radio,準(zhǔn)循環(huán)LDPC碼的生成矩陣G分為a塊行和t塊列， 后c塊列對(duì)應(yīng)的部分生成矩陣是由aXc個(gè)bXb階循環(huán)矩陣Gu構(gòu)成的陣列，g u是循環(huán) 矩陣Gi;j的生成多項(xiàng)式，其中，t = a+c，a、b、c、i、j和t均為非負(fù)整數(shù)，0彡i〈a，a彡j〈t， ⑶R標(biāo)準(zhǔn)采用了四種不同碼率n的準(zhǔn)循環(huán)LDPC碼，n分別是1/4、1/3、1/2、3/4,對(duì)于這四 種不同碼率準(zhǔn)循環(huán)LDPC碼，均有t = 36和b = 256,四種不同碼率對(duì)應(yīng)的參數(shù)a分別是9、 12、18、27，四種不同碼率對(duì)應(yīng)的參數(shù)〇分別是27、24、18、9，生成矩陣6對(duì)應(yīng)碼字 ￥=(8，？）， G的前a塊列對(duì)應(yīng)的是信息向量s = Gci, ei，…，，后c塊列對(duì)應(yīng)的是校驗(yàn)向量p，以b 比特為一段，校驗(yàn)向量P被等分為c段，即P = (Ptl, P1，…，P26)，其特征在于，所述編碼器包 括以下部件： 生成多項(xiàng)式查找表，用于存儲(chǔ)所有生成矩陣G中循環(huán)矩陣的生成多項(xiàng)式； 延時(shí)器D，其數(shù)據(jù)比特Dtl, D1，…，D26滑動(dòng)存儲(chǔ)27比特信息； 緩沖器Btl, B1，…，B26，分別緩存生成矩陣G第a, a+1，…，t-1塊列中循環(huán)矩陣的生成多 項(xiàng)式； b位二進(jìn)制乘法器IM1，…，M26，分別對(duì)數(shù)據(jù)比特ID 1，…，D26和緩沖器B ，…，B26中 的生成多項(xiàng)式進(jìn)行標(biāo)量乘； b位二進(jìn)制加法器Atl, A1，…，A26，分別對(duì)b位二進(jìn)制乘法器Mtl, M1，…，M26的乘積和移位 寄存器R。，R1，…，R26的內(nèi)容進(jìn)行模2加； 移位寄存器Rtl, R1，…，R26，分別存儲(chǔ)b位二進(jìn)制加法器Atl, A1，…，A26的和被循環(huán)左移1 位后的結(jié)果以及最終的校驗(yàn)段Pt), P1,…，Pa；。2. 根據(jù)權(quán)利要求1所述的一種共享存儲(chǔ)機(jī)制的CDR中準(zhǔn)循環(huán)LDPC串行編碼器，其特 征在于，所述生成多項(xiàng)式查找表存儲(chǔ)所有碼率準(zhǔn)循環(huán)LDPC碼生成矩陣中的循環(huán)矩陣生成 多項(xiàng)式，對(duì)于任一碼率，先依次存儲(chǔ)第〇塊行中第a, a+1，…，t-1塊列對(duì)應(yīng)的生成多項(xiàng)式，再 依次存儲(chǔ)第1塊行中第a，a+1，…，t-1塊列對(duì)應(yīng)的生成多項(xiàng)式，依此類推，最后依次存儲(chǔ)第 a_l塊行中第a, a+1，…，t-1塊列對(duì)應(yīng)的生成多項(xiàng)式。3. 根據(jù)權(quán)利要求1所述的一種共享存儲(chǔ)機(jī)制的CDR中準(zhǔn)循環(huán)LDPC串行編碼器，其特征 在于，所述緩沖器Btl, B1，…，B26共享生成多項(xiàng)式查找表，分時(shí)從中讀取生成多項(xiàng)式，緩沖器 Bj_ a?據(jù)不同的碼率n，在第iXb+j-a個(gè)時(shí)鐘周期到來(lái)時(shí)從生成多項(xiàng)式查找表加載生成矩 陣G第i塊行、第j塊列的生成多項(xiàng)式gu，而在其它時(shí)刻保持不變。4. 一種共享存儲(chǔ)機(jī)制的CDR中準(zhǔn)循環(huán)LDPC串行編碼方法，CDR是中國(guó)數(shù)字廣播的英文 簡(jiǎn)稱，英文全稱是China Digital Radio,準(zhǔn)循環(huán)LDPC碼的生成矩陣G分為a塊行和t塊 列，后c塊列對(duì)應(yīng)的部分生成矩陣是由aXc個(gè)bXb階循環(huán)矩陣Gy構(gòu)成的陣列，gy是循環(huán) 矩陣G i;j的生成多項(xiàng)式，其中，t = a+c，a、b、c、i、j和t均為非負(fù)整數(shù)，0彡i〈a，a彡j〈t， ⑶R標(biāo)準(zhǔn)采用了四種不同碼率n的準(zhǔn)循環(huán)LDPC碼，n分別是1/4、1/3、1/2、3/4,對(duì)于這四 種不同碼率準(zhǔn)循環(huán)LDPC碼，均有t = 36和b = 256,四種不同碼率對(duì)應(yīng)的參數(shù)a分別是9、 12、18、27，四種不同碼率對(duì)應(yīng)的參數(shù)〇分別是27、24、18、9，生成矩陣6對(duì)應(yīng)碼字 ￥=(8，？）， G的前a塊列對(duì)應(yīng)的是信息向量s = Gci, ei，…，，后c塊列對(duì)應(yīng)的是校驗(yàn)向量p，以b 比特為一段，校驗(yàn)向量P被等分為c段，即p = (Pci,P1，…，p26)，其特征在于，所述編碼方法 包括以下步驟： 第1步，清零延時(shí)器D和移位寄存器Rtl, R1，…，R26，根據(jù)不同的碼率n，緩沖器Bj_a在第 i Xb+j-a個(gè)時(shí)鐘周期到來(lái)時(shí)從生成多項(xiàng)式查找表加載生成矩陣G第i塊行、第j塊列的生 成多項(xiàng)式gu，而在其它時(shí)刻保持不變； 第2步，當(dāng)?shù)趉個(gè)時(shí)鐘周期到來(lái)時(shí)，延時(shí)器D輸入信息比特ek，緩沖器Btl, B1，…，B26中的 生成多項(xiàng)式分別通過(guò)b位二進(jìn)制乘法器Mtl, M1，…，M26與延時(shí)器D中的數(shù)據(jù)比特D m D1，…，D26 進(jìn)行標(biāo)量乘，b位二進(jìn)制乘法器Mtl, M1，…，M26的乘積分別通過(guò)b位二進(jìn)制加法器Atl, A1，…，A26 與移位寄存器R。，R1，…，R26的內(nèi)容相加，b位二進(jìn)制加法器A。，A1，…，A 26的和被循環(huán)左移1 位后的結(jié)果分別存入移位寄存器Rtl, R1，…，R26，其中，O彡KaXb ; 第3步，以1為步長(zhǎng)遞增改變k的取值，重復(fù)第2步aXb次，直到整個(gè)信息向量s輸入 完畢； 第4步，當(dāng)時(shí)鐘周期到來(lái)時(shí)，延時(shí)器D輸入填充比特0,緩沖器Btl, B1，…，B26中的生成多 項(xiàng)式分別通過(guò)b位二進(jìn)制乘法器Mtl, M1，…，M26與延時(shí)器D中的數(shù)據(jù)比特D & D1，…，D26進(jìn)行 標(biāo)量乘，b位二進(jìn)制乘法器Mtl, M1，…，M26的乘積分別通過(guò)b位二進(jìn)制加法器A & A1，…，A26與 移位寄存器R。，R1，…，R26的內(nèi)容相加，b位二進(jìn)制加法器A。，A 1，…，A26的和被循環(huán)左移1位 后的結(jié)果分別存入移位寄存器R〇, R1，…，R26; 第5步，重復(fù)第4步27次，直到27個(gè)填充比特0輸入完畢，此時(shí)，移位寄存器Rtl, R1，… ，Rai存儲(chǔ)的分別是校驗(yàn)段P (I，Pi，…，P26,它們構(gòu)成了校驗(yàn)向量P = (Pci，Pi，…，Pa;)。
【專利摘要】本發(fā)明提供了一種基于共享存儲(chǔ)機(jī)制的CDR中準(zhǔn)循環(huán)LDPC串行編碼器，該編碼器包括1個(gè)預(yù)先存儲(chǔ)所有碼率生成矩陣中循環(huán)矩陣生成多項(xiàng)式的生成多項(xiàng)式查找表、1個(gè)滑動(dòng)存儲(chǔ)信息比特的27位延時(shí)器、27個(gè)緩存生成多項(xiàng)式的256位緩沖器、27個(gè)對(duì)信息比特和生成多項(xiàng)式進(jìn)行標(biāo)量乘的256位二進(jìn)制乘法器、27個(gè)對(duì)乘積和移位寄存器內(nèi)容進(jìn)行模2加的256位二進(jìn)制加法器、27個(gè)存儲(chǔ)被循環(huán)左移1位的和的256位移位寄存器。最終，校驗(yàn)數(shù)據(jù)包含于27個(gè)移位寄存器中。本發(fā)明提供的串行編碼器兼容CDR系統(tǒng)中所有碼率的準(zhǔn)循環(huán)LDPC碼，具有功耗小、結(jié)構(gòu)簡(jiǎn)單、存儲(chǔ)器消耗少、成本低等優(yōu)點(diǎn)。
【IPC分類】H03M13/11
【公開(kāi)號(hào)】CN104980163
【申請(qǐng)?zhí)枴緾N201510346081
【發(fā)明人】張鵬
【申請(qǐng)人】榮成市鼎通電子信息科技有限公司
【公開(kāi)日】2015年10月14日
【申請(qǐng)日】2015年6月20日