具有簡單連接結(jié)構(gòu)的復雜走線pcb及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子技術(shù)領(lǐng)域的印制電路板(PCB)的制備方法，具體地，涉及一種具有簡單連接結(jié)構(gòu)的復雜走線PCB及其制備方法，該復雜走線PCB及其制備方法，降低了復雜走線PCB設(shè)計難度及成本。
【背景技術(shù)】
[0002]PCB (Printed Circuit Board)，中文名稱為印制電路板，又稱印刷線路板，是重要的電子部件，是電子元器件的支撐體，是電子元器件電氣連接的載體。在所有電子產(chǎn)品中幾乎都要制作PCB，應(yīng)用范圍非常廣泛。
[0003]當今，不論是民用還是軍工領(lǐng)域，信息技術(shù)已進入大數(shù)據(jù)時代，這就對信息處理技術(shù)、存儲技術(shù)的要求不斷提高。大數(shù)據(jù)量、復雜邏輯的信息處理需要更快的硬件平臺來實現(xiàn)，集成度更高、處理速度更快的數(shù)字集成電路芯片的被應(yīng)用在電路設(shè)計中，與之伴隨的便是更為復雜的、要求更高的PCB設(shè)計。
[0004]大規(guī)模、超大規(guī)模集成電路芯片的使用，信息處理能力強大的電路設(shè)計，使得PCB的設(shè)計工作變的更加復雜。受結(jié)構(gòu)要求、空間限制、走線量大等因素的制約，不得不增加PCB的層數(shù)，來實現(xiàn)走線布通。
[0005]所以在復雜電子產(chǎn)品中，PCB通常需要設(shè)計為4-8層，甚至10層以上才能滿足要求。眾所周知，PCB的價格隨層數(shù)的增加呈指數(shù)性增長，增加PCB層數(shù)，帶來的后果是加工PCB成本的飆升。
[0006]目前沒有發(fā)現(xiàn)同本發(fā)明類似技術(shù)的說明或報道，也尚未收集到國內(nèi)外類似的資料。

【發(fā)明內(nèi)容】

[0007]針對現(xiàn)有技術(shù)中存在的上述不足，本發(fā)明的目的是提供一種具有簡單連接結(jié)構(gòu)的復雜走線PCB及其制備方法，可以在有限層數(shù)內(nèi)提高復雜走線PCB的布通率，有效地減少PCB層數(shù)，降低PCB的設(shè)計難度、工作量以及加工成本。
[0008]為實現(xiàn)上述目的，本發(fā)明是通過以下技術(shù)方案實現(xiàn)的。
[0009]根據(jù)本發(fā)明的一個方面，提供了一種具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法，包括如下步驟:
[0010]在設(shè)計PCB復雜走線處設(shè)置可編程邏輯器件，通過可編程邏輯器件腳間任意內(nèi)部互聯(lián)特性，實現(xiàn)相鄰芯片之間的互連線。
[0011]優(yōu)選地，設(shè)計PCB復雜走線處設(shè)有多片芯片，相鄰的芯片之間均設(shè)置有可編程邏輯器件。
[0012]優(yōu)選地，所述可編程邏輯器件采用PLD或FPGA。
[0013]根據(jù)本發(fā)明的另一個方面，提供了一種利用上述具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法制備得到的具有簡單連接結(jié)構(gòu)的復雜走線PCB，包括多片芯片以及設(shè)置于相鄰芯片之間的可編程邏輯器件；其中，相鄰芯片之間的一片芯片的引腳通過連線與可編程邏輯器件上的其中一個任意引腳連接，可編程邏輯器件上的另外一個任意引腳通過連線與另一片芯片的引腳連接，進而實現(xiàn)相鄰芯片之間的互連線。
[0014]優(yōu)選地，所述可編程邏輯器件采用PLD或FPGA。
[0015]與現(xiàn)有技術(shù)相比，本發(fā)明具有如下有益效果:
[0016]1、在復雜的走線區(qū)域或者兩個互連線很多的芯片之間加入一片可編程邏輯器件(PLD或者FPGA)，利用可編程器件管腳間任意內(nèi)部互連的特點，輕松簡化PCB設(shè)計，減少PCB的層數(shù)，降低PCB的設(shè)計難度及工作量；
[0017]2、可編程邏輯器件在當今電子設(shè)計應(yīng)用越來越廣泛，小規(guī)模的可編程邏輯器件的價格遠比PCB層數(shù)增加帶來的附加成本要便宜的多，采用本發(fā)明提供的方法制備得到的PCB，在10數(shù)量夠用的情況下，對可編程邏輯器件的邏輯資源幾乎沒有要求，大大降低了PCB的加工成本。
【附圖說明】
[0018]通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發(fā)明的其它特征、目的和優(yōu)點將會變得更明顯:
[0019]圖1為某電路中兩芯片的連線示意圖；
[0020]圖2為使用本發(fā)明提供的方法后的芯片連線示意圖；
[0021]圖3為本發(fā)明提供的具有簡單連接結(jié)構(gòu)的復雜走線PCB結(jié)構(gòu)示意圖。
【具體實施方式】
[0022]下面對本發(fā)明的實施例作詳細說明:本實施例在以本發(fā)明技術(shù)方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程。應(yīng)當指出的是，對本領(lǐng)域的普通技術(shù)人員來說，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進，這些都屬于本發(fā)明的保護范圍。
[0023]實施例
[0024]本實施例提供了一種具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法，包括如下步驟:
[0025]在設(shè)計PCB復雜走線處設(shè)置可編程邏輯器件，通過可編程邏輯器件腳間任意內(nèi)部互聯(lián)特性，實現(xiàn)相鄰芯片之間的互連線。
[0026]進一步地，設(shè)計PCB復雜走線處設(shè)有多片芯片，相鄰的芯片之間均設(shè)置有可編程邏輯器件。
[0027]進一步地，所述可編程邏輯器件采用PLD或FPGA。
[0028]利用本實施例提供的具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法制備得到的具有簡單連接結(jié)構(gòu)的復雜走線PCB，包括多片芯片以及設(shè)置于相鄰芯片之間的可編程邏輯器件；其中，相鄰芯片之間的一片芯片的引腳通過連線與可編程邏輯器件上的其中一個任意引腳連接，可編程邏輯器件上的另外一個任意引腳通過連線與另一片芯片的引腳連接，進而實現(xiàn)相鄰芯片之間的互連線。
[0029]進一步地，所述可編程邏輯器件采用PLD或FPGA。
[0030]下面結(jié)合附圖進一步描述本實施例的有益效果。
[0031]圖1和圖2以兩片待相互連接的芯片為例來說明本實施例的應(yīng)用過程，從圖1中可以看出兩個芯片之間的兩類總線(分別用實線和虛線表示)連接互相交錯，設(shè)計PCB時很難在同一走線層上布開。而使用了本實施例提供的方法，增加一片可編程邏輯器件后嗎，走線明顯近平行，設(shè)計PCB時非常容易在同一走線層上布開。
[0032]本實施例的實現(xiàn)原理為:在復雜的走線區(qū)域，或者兩個互連線很多的芯片之間加入一片可編程邏輯器件(PLD或者FPGA)，利用可編程器件管腳間任意內(nèi)部互連的特點，輕松簡化PCB設(shè)計，減少PCB的層數(shù)?？删幊踢壿嬈骷诋斀耠娮釉O(shè)計應(yīng)用越來越廣泛，小規(guī)模的可編程邏輯器件只要幾十元，遠比相比PCB層數(shù)增加帶來的附加成本要便宜的多。對于本方法的實現(xiàn)，在10數(shù)量夠用的情況下，對可編程邏輯器件的邏輯資源幾乎沒有要求，可以用最廉價的。
[0033]本實施例在設(shè)計電路板復雜走線處放置一片可編程邏輯器件，便于減少PCB層數(shù)，容易布線，它可以在有限層數(shù)內(nèi)提高復雜走線PCB的布通率，有效地減少PCB層數(shù)，降低PCB設(shè)計的難度和工作量。
[0034]以上對本發(fā)明的具體實施例進行了描述。需要理解的是，本發(fā)明并不局限于上述特定實施方式，本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響本發(fā)明的實質(zhì)內(nèi)容。
【主權(quán)項】
1.一種具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法，其特征在于，包括如下步驟: 在設(shè)計PCB復雜走線處設(shè)置可編程邏輯器件，通過可編程邏輯器件腳間任意內(nèi)部互聯(lián)特性，實現(xiàn)相鄰芯片之間的互連線。2.根據(jù)權(quán)利要求1所述的具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法，其特征在于，設(shè)計PCB復雜走線處設(shè)有多片芯片，相鄰的芯片之間均設(shè)置有可編程邏輯器件。3.根據(jù)權(quán)利要求1或2所述的具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法，其特征在于，所述可編程邏輯器件采用PLD或FPGA。4.一種具有簡單連接結(jié)構(gòu)的復雜走線PCB，其特征在于，包括多片芯片以及設(shè)置于相鄰芯片之間的可編程邏輯器件；其中，相鄰芯片之間的一片芯片的引腳通過連線與可編程邏輯器件上的其中一個任意引腳連接，可編程邏輯器件上的另外一個任意引腳通過連線與另一片芯片的引腳連接，進而實現(xiàn)相鄰芯片之間的互連線。5.根據(jù)權(quán)利要求4所述的具有簡單連接結(jié)構(gòu)的復雜走線PCB，其特征在于，所述可編程邏輯器件采用PLD或FPGA。
【專利摘要】本發(fā)明提供了一種具有簡單連接結(jié)構(gòu)的復雜走線PCB制備方法，包括如下步驟：在設(shè)計PCB復雜走線處設(shè)置可編程邏輯器件，通過可編程邏輯器件腳間任意內(nèi)部互聯(lián)特性，實現(xiàn)相鄰芯片之間的互連線。同時提供了一種具有簡單連接結(jié)構(gòu)的復雜走線PCB，包括多片芯片以及設(shè)置于相鄰芯片之間的可編程邏輯器件；相鄰芯片之間的一片芯片的引腳通過連線與可編程邏輯器件上的其中一個任意引腳連接，可編程邏輯器件上的另外一個任意引腳通過連線與另一片芯片的引腳連接。本發(fā)明可以在有限層數(shù)內(nèi)提高復雜走線PCB的布通率，有效地減少PCB層數(shù)，降低PCB設(shè)計的難度和工作量。
【IPC分類】H05K3/00
【公開號】CN105263264
【申請?zhí)枴緾N201510647001
【發(fā)明人】楊波, 曹熙卿, 趙小星, 劉浩偉
【申請人】上海新躍儀表廠
【公開日】2016年1月20日
【申請日】2015年10月8日