一種提高高速差分信號的繞線方法
【技術領域】
[0001]本發(fā)明涉及信號完整性領域，具體涉及一種提高高速差分信號的繞線方法。
【背景技術】
[0002]在服務器產(chǎn)品設計中，信號的頻率在逐步提高。在高速傳輸條件下，信號質量問題將愈加凸顯，如何保證高速信號完整準確的傳輸已經(jīng)是擺在研發(fā)人員面前最為棘手的問題，尤其是在產(chǎn)品小型化趨勢下的今天。在保證功能需求的前提下，元器件擺放要充分利用板卡空間，互連傳輸線的路徑不能做到最優(yōu)，此時帶來的差分信號傳輸問題也愈發(fā)嚴重。
[0003]元器件擺放位置受限引起高速信號路徑彎曲度較大，位于差分走線內側的傳輸線比外側的短，根據(jù)差分信號的等長要求，短的傳輸線需按照3W2S的規(guī)則補償，當P/N skew較大時，需要補償?shù)?W2S個數(shù)較多，連續(xù)多個3W2S將引起差分信號耦合度降低，P/N在3W2S處受到的串擾強度差異加大，進一步增大了差分信號的不對稱性。
[0004]為減少高速差分信號不對稱性，抑制EMI，提高差分信號耦合度的繞線方法是必要的。
【發(fā)明內容】
[0005]本發(fā)明的技術任務是針對以上不足，提供一種提高高速差分信號的繞線方法，來解決高速差分信號不對稱性、信號質量差的問題。
[0006]本發(fā)明的技術任務是按以下方式實現(xiàn)的:
一種提高高速差分信號的繞線方法，所述差分線包括第一線和第二線，第一線和第二線均從PICE信號的BGA芯片的引腳端引出，第一線水平穿過PCB板，第二線與第一線之間形成凸起，且所述凸起平行于第一線，第二線與第一線的最短距離為St，第二線凸起與第一線的距離為S2，第二線凸起部分的長度為S1，第二線凹陷部分的長度為S3，St、Sl、S2、S3之間的關系滿足:S2=St+10，Sl=30，S3=70o
[0007]本發(fā)明的一種提高高速差分信號的繞線方法與現(xiàn)有技術相比具有以下優(yōu)點:較傳統(tǒng)的3W2S能有效提高高速差分信號耦合度，減少高速差分信號的不對稱性，抑制EMI，改善信號質量，增強產(chǎn)品的可靠性和穩(wěn)定性。
【附圖說明】
[0008]下面結合附圖對本發(fā)明進一步說明。
[0009]附圖1為實施例中3W2S繞等長參數(shù)示意圖；
附圖2為實施例中3W2S繞等長仿真波形示意圖；
附圖3為實施例中繞等長參數(shù)示意圖；
附圖4為實施例中繞等長參數(shù)仿真波形示意圖；
附圖5為實施例中打板實測波形示意圖。【具體實施方式】
[0010]
參照說明書附圖和具體實施例對本發(fā)明的一種提高高速差分信號的繞線方法作以下詳細地說明。
[0011]實施例:
本發(fā)明的一種提高高速差分信號的繞線方法，差分線包括第一線和第二線，第一線和第二線均從PICE信號的BGA芯片的引腳端引出，第一線水平穿過PCB板，第二線與第一線之間形成凸起，且所述凸起平行于第一線，第二線與第一線的最短距離為St，第二線凸起與第一線的距離為S2，第二線凸起部分的長度為S1，第二線凹陷部分的長度為S3，St、Sl、S2、S3 之間的關系滿足:S2=St+10 mil，Sl=30 mil，S3=70 mil。
[0012]針對P/N信號skew較大，3W2S個數(shù)較多的問題，進行如下分析試驗:
1)、針對當前的設計，首先完成高速線空間布局；
2)、在PCIE信號的BGA芯片出pin端按照3W2S繞等長，其仿真波形如附圖2所示；
3)、在相同區(qū)域按照本發(fā)明的繞線方法繞等長，其仿真波形如附圖4所示；
3)、進行信號眼圖測試，其打板實測波形如附圖5所示；
綜上所述，采用新的繞等長方法，可以有效提高高速差分信號耦合度，減少高速差分信號的不對稱性，抑制EMI，改善信號質量。
[0013]通過上面【具體實施方式】，所述技術領域的技術人員可容易的實現(xiàn)本發(fā)明。但是應當理解，本發(fā)明并不限于上述的【具體實施方式】。在公開的實施方式的基礎上，所述技術領域的技術人員可任意組合不同的技術特征，從而實現(xiàn)不同的技術方案。除說明書所述的技術特征外，均為本專業(yè)技術人員的已知技術。
【主權項】
1.一種提高高速差分信號的繞線方法，其特征在于所述差分線包括第一線和第二線，第一線和第二線均從PICE信號的BGA芯片的引腳端引出，第一線水平穿過PCB板，第二線與第一線之間形成凸起，且所述凸起平行于第一線，第二線與第一線的最短距離為St，第二線凸起與第一線的距離為S2，第二線凸起部分的長度為S1，第二線凹陷部分的長度為S3，St、S1、S2、S3 之間的關系滿足:S2=St+10 mil，Sl=30 mil，S3=70 mil。
【專利摘要】本發(fā)明公開了一種提高高速差分信號的繞線方法，屬于信號完整性領域，要解決的技術問題為高速差分信號不對稱性、信號質量差，采用的技術方案為差分線包括第一線和第二線，第一線和第二線均從PICE信號的BGA芯片的引腳端引出，第一線水平穿過PCB板，第二線與第一線之間形成凸起，且所述凸起平行于第一線，第二線與第一線的最短距離為St，第二線凸起與第一線的距離為S2，第二線凸起部分的長度為S1，第二線凹陷部分的長度為S3，St、S1、S2、S3之間的關系滿足：S2=St+10mil，S1=30mil，S3=70mil。
【IPC分類】H05K1/02
【公開號】CN105338732
【申請?zhí)枴緾N201510909193
【發(fā)明人】郭大峰, 孫龍
【申請人】浪潮電子信息產(chǎn)業(yè)股份有限公司
【公開日】2016年2月17日
【申請日】2015年12月9日