一種增益連續(xù)可調(diào)的可變增益放大器的制造方法
【技術領域】
[0001] 本發(fā)明設及集成電路設計領域，尤其設及一種開關電容可變增益放大器，其具有 增益連續(xù)可調(diào)、全片上集成W及消耗娃片面積小等優(yōu)點。
【背景技術】
[0002] 在微弱信號（如生物電信號檢測、電流檢測W及慣性傳感器等）檢測領域，通常采 用多級放大器對微弱的被測信號進行放大，并且具備增益可調(diào)節(jié)和帶寬可調(diào)節(jié)的功能，W 適應不同頻率和幅度范圍的檢測要求，如圖1所示。其中增益可調(diào)節(jié)的功能，一般采用可變 增益放大器（Vari油IeGainAmplifier,VGA)來實現(xiàn)；帶寬可調(diào)節(jié)的功能，一般采用低通濾 波器實現(xiàn)。在傳統(tǒng)的VGA實現(xiàn)電路中，通常用數(shù)字編程的方式實現(xiàn)，如圖2所示，如果放大 器的增益為無窮大，那么VGA的增益表達式可表示為Rp/Rp，其中Rp為輸入電阻，反饋電阻Rp =Si*Rfi+S2*Rf2+...+S(ni)*Rf(ni)+Rfn，如果Si斷開，則Si= 1，反之Si= 0(i= 1，2...N-1)。 通過控制開關SI~S(N-I)可W控制反饋電阻Rp的大小，從而控制VGA的增益。
[0003] 運種結(jié)構的缺點在于，只能調(diào)節(jié)離散、有限的增益值，如果要增加增益值的個數(shù)， 必須要增加控制開關的數(shù)量。然而，實際的控制開關的導通電阻不是0,而且不完全相等， 將會導致放大器OP兩邊的反饋電阻大小不相等，即失配。如果控制開關的數(shù)量增加，反饋 電阻的失配將更加嚴重。電阻失配帶來的問題是VGA的共模抑制比下降、線性度降低。同 時，由于Rp對OP的負載效應，為了保證RP不會降低OP本身的開環(huán)增益，RP要大于OP的輸 出電阻。因此Rp的數(shù)值通常都在MQ量級，在集成電路應用中，尤其在多通道檢測電路中， 如果每個通道都需要一個VGA,將會占用大量的忍片面積。

【發(fā)明內(nèi)容】

[0004] 本發(fā)明提供一種增益連續(xù)可調(diào)的可變增益放大器，它采用開關電容電路作為放大 器的負載，通過一個阻控振蕩器巧esistorControlledOscillator,RC0)產(chǎn)生頻率連續(xù)可 調(diào)的方波信號，對開關電容負載進行控制，實現(xiàn)VGA增益的連續(xù)調(diào)節(jié)。 陽0化]根據(jù)本發(fā)明，其提供了一種增益連續(xù)可調(diào)的可變增益放大器，包括：
[0006] 運算跨導放大器，用于將輸入信號轉(zhuǎn)換為電流信號；
[0007] 開關電容負載，連接在所述運算跨導放大器的輸出端，用于將所述運算跨導放大 器輸出的電流信號轉(zhuǎn)換為電壓信號并放大，其中，所述電壓信號的放大倍數(shù)取決于所述開 關電容負載的等效阻抗；
[0008] 阻控振蕩器，用于產(chǎn)生控制所述開關電容負載等效阻抗大小的控制時鐘信號；所 述控制時鐘信號可通過連接至所述阻控振蕩器的片外可調(diào)電阻進行調(diào)節(jié)。
[0009] 本發(fā)明公開的開關電容可變增益放大器（VGA)電路，僅用一個片外可調(diào)電阻即可 實現(xiàn)對阻控振蕩器的頻率調(diào)節(jié)，阻控振蕩器對開關電容負載進行調(diào)節(jié)，即可實現(xiàn)對VGA增 益的連續(xù)調(diào)節(jié)功能。同時VGA電路中不包含大電阻和大電容，節(jié)省了VGA電路的娃片面積。
【附圖說明】
[0010] 圖1是微弱信號檢測通路的多級放大結(jié)構示意圖； W11] 圖2是傳統(tǒng)的可變增益放大器（VGA)電路結(jié)構示意圖；
[0012] 圖3是本發(fā)明的開關電容VGA電路結(jié)構示意圖；
[0013] 圖4是圖3中開關電容負載201電路結(jié)構示意圖；
[0014] 圖5是圖4中非交疊時鐘發(fā)生器的輸入輸出特性示意圖；
[0015] 圖6是圖3中阻控振蕩器202的電路結(jié)構示意圖；
[0016] 圖7是圖6所示電路的關鍵結(jié)點的波形示意圖；
[0017] 圖8是圖6中固定延時電路420的電路結(jié)構示意圖；
[0018] 圖9是本發(fā)明的開關電容VGA電路的增益與片外可調(diào)電阻的仿真曲線示意圖；
[0019] 圖10是本發(fā)明的開關電容VGA電路的傳遞函數(shù)與片外可調(diào)電阻的仿真曲線示意 圖。
【具體實施方式】
[0020] 為使本發(fā)明的目的、技術方案和優(yōu)點更加清楚明白，W下結(jié)合具體實施例，并參照 附圖，對本發(fā)明作進一步的詳細說明。
[0021] 如圖3所示，本發(fā)明提出了一種增益連續(xù)可調(diào)的可變增益放大器（VGA)200,其包 括一個運算跨導放大器（OperationalTransconductanceAmplifier, 0TA)，一個開關電容 負載201和一個阻控振蕩器202。
[0022] 運算跨導放大器，用于將輸入電壓信號（Vip與VIW電壓之差）轉(zhuǎn)化為電流信號。運 算跨導放大器的特點是自身的輸出阻抗很大，理想情況是無窮大。
[0023] 開關電容負載，放置于運算跨導放大器的輸出端，用于將運算跨導放大器的輸出 電流信號轉(zhuǎn)換為電壓信號。開關電容負載的等效阻抗遠小于運算跨導放大器自身的輸出阻 抗，于是運算跨導放大器的輸出電流將全部流向開關電容負載。因此將開關電容負載置于 運算跨導放大器的輸出端，即可實現(xiàn)將輸入電壓信號（Vip與VIW電壓之差）進行放大，變?yōu)?輸出電壓信號（Vw與Vw之差）。同時，開關電容負載的等效阻抗與控制時鐘的頻率（fJ 成反比關系，即可W通過控制時鐘的大小調(diào)節(jié)開關電容負載的等效阻抗，進而調(diào)節(jié)運算跨 導放大器的輸出電壓與輸入電壓之間的放大倍數(shù)。
[0024]阻控振蕩器，用于產(chǎn)生所述開關電容負載的控制時鐘信號，其特點在于通過一片 外可調(diào)電阻即可W調(diào)整輸出的時鐘信號頻率。
[00巧]綜上所述，通過運算跨導放大器、開關電容負載W及阻控振蕩器的聯(lián)合作用，即可W實現(xiàn)通過一片外可調(diào)電阻實現(xiàn)可變增益放大器的增益連續(xù)可調(diào)的功能。
[00%] 運算跨導放大器OTA的反相輸出端、開關電容負載201的第一輸入端Nl相連，作 為VGA的反相輸出端V。,。OTA的同相輸出端、開關電容負載201的第二輸入端N2相連，作 為VGA的同相輸出端Vw。阻控振蕩器202的第一輸出端N。與片外可調(diào)電阻R的一端相 連，阻控振蕩器202的輸入端Vref與片上基準電壓源的輸出端VB加連，阻控振蕩器202的 第二輸出端clk_sc與開關電容負載201的第S輸入端clk_in相連。片外可調(diào)電阻Rusc的 另一端接地。OTA的同相輸入端和反相輸入端分別作為VGA的同相輸入端Vip和反相輸入 端ViN。
[0027] 如圖3所示，所述開關電容負載201包括一個非交疊時鐘發(fā)生器301，兩個開關 (Sw，S^), -個電容C。。非交疊時鐘發(fā)生器301的輸入端作為開關電容負載201的第S輸 入端clk_in，用于接收阻控振蕩器輸出的控制時鐘信號。非交疊時鐘發(fā)生器301的輸出端 C化與第一開關（Sw)的控制端地1相連。非交疊時鐘發(fā)生器301的輸出端clk_b與第二 開關（SJ的控制端地2相連。第一開關（Sw)的一端作為開關電容負載201的第一輸入端 NI,用于接收運算跨導放大器OTA反相輸出端輸出的電流信號，第二開關（SJ的一端作為 開關電容負載201的第二輸入端N2,用于接收運算跨導放大器OTA同相輸出端輸出的電流 信號。第一開關（Sw)的另一端、第二開關（SJ的另一端與第一電容（C。）的上極板相連。 第一電容（C。）的下極板接地。
[0028] 所述非交疊時鐘發(fā)生器301具有如下輸入輸出特性：非交疊時鐘發(fā)生器301的輸 入信號dk_in和兩個輸出信號C化和dk_b均為方波信號，并且頻率相同。所述C化信號 與所述dk_in信號同相，所述dk_b信號與所述dk_in信號反相。所述C化信號的上升 沿比所述dk_b信號的下降沿延遲Td的時間間隔，所述C化_b信號的上升沿比C化信號的 下降沿延遲Td的時間間隔，如圖5所示。所述時間間隔Td的作用是保證第一開關（Sw)和 第二開關（SJ不能同時導通。Td的大小設計的比第一開關（Sw)和第二開關（SJ與第一 電容（C。）的時間常數(shù)大兩倍W上。
[0029] 如圖4所示，所述阻控振蕩器202由一個阻控延時電路410、固定延時電路420和 一個D觸發(fā)器430組成。阻控延時電路410由一個運算放大器（OP)，一個比較器411，3個 PMOS管（PM1，PM2,PM3)，2 個NMOS管（NM1，NM2)，一個電容（Cdsc)組成。
[0030] 所述阻控振蕩器202的連接關系為：運算放大器OP的同相輸入端與比較器的反 相輸入端相連，并作為阻控振蕩器202的VfW輸入端。運算放大器OP的反相輸入端與第一 NMOS管（醒1)的源極相連，并作為阻控振蕩器202的第一輸出端Nc。運算放大器OP的輸 出端與第一NMOS管（NMl)的柵極相連。第一PMOS管（PMl)的柵極和漏極、第一NMOS管 (醒1)的漏極、與第二PMOS管（PM2)的柵極相連。第二PMOS管（PM2)的漏極與第SPMOS 管（PM^的源極相連。第^PMOS管（PM^的漏極、第二NMOS管（MG)的漏極、第二電容 Ccsc的上極板與比較器411的反相輸入端相連。比較器411的輸出端Vc。。與固定延時電路 420的輸入端Vdi相連。固定延時電路420的輸出端VD2、第二PMOS管（PM2)的柵極與第S PMOS管（PM3)的柵極與D觸發(fā)器430的時鐘輸入端C化相連。D觸發(fā)器430的數(shù)據(jù)輸入端 D與反相輸出端郵相連。D觸發(fā)器430的同相輸出端Q作為阻控振蕩器202的第二輸出端 clk_sc，用于輸出占空比為50%的方波信號，即控制時鐘信號。
[0031] 如圖8所示，所述固定延時電路420由n個相同的反相器級聯(lián)組成，n為偶數(shù)。第 一反相器（Invl)的輸入端作為固定延時電路420輸入端Vdi,第一反相器（Invl)的輸出端 與第二反相器（Inv2)的輸入端相連，第二反相器（Inv2)的輸出端與第S反相器（Inv3)的 輸入端相連。W此類推，直到第n反相器（Invn)。第n反相器（Invn)的輸出端作為固定延 時電路420輸出端Vd2。所述固定延時電路420的延時是反相器延時的n倍。
[0032] 如圖3所示，本發(fā)明中所述OTA是一種輸出阻抗較高的放大器，并具備較為恒定的 跨導值，其輸出電阻和跨導值分別為R。。,和Gm。開關電容負載201的輸入端口Nl和N2兩 端的等效電阻