壓閾值兩者而激活驅動器10。
[0028]在一些示例中，輸出驅動器2可以包括驅動器10，所述驅動器10可以被配置成基于控制信號生成輸出信號。例如，驅動器10可以響應于接收到來自反饋邏輯8的控制信號而生成用于在輸出14處輸出的輸出信號。
[0029]在一些示例中，驅動器10可以具有與驅動器6不同的性質。作為一個示例，驅動器10可以被配置成切換比驅動器6更大量的電流。作為另一個示例，驅動器6可以具有比驅動器10更快的轉換速率。作為另一個示例，驅動器10可以具有不同于驅動器6的尺寸。
[0030]如前面討論的，響應于在輸入12處接收到輸入信號，輸出驅動器2可以在輸出14處生成輸出信號。在一些示例中，輸出驅動器2可以被配置成生成遵從一個或多個要求(諸如轉換速率要求、傳播延遲要求和一個或多個DC要求中的一個或多個)的輸出信號。
[0031]按照本公開的一個或多個技術，驅動器6和驅動器10可以在輸出14處共同生成遵從所述要求中的一個或多個的輸出信號。例如，驅動器6可以用來滿足轉換速率要求并且可以基于輸入信號被控制，并且驅動器10可以用來滿足一個或多個DC要求并且可以基于輸入信號和輸出信號兩者被控制。
[0032]在操作中，驅動器6和反饋邏輯8可以經由輸入12接收輸入信號。響應于確定輸入信號的電壓電平滿足輸入電壓閾值，驅動器6可以激活并開始生成輸出信號。在一些不例中，輸入信號可以是二進制信號，并且驅動器6可以在二進制信號翻轉(S卩，從“O”切換到“ I”并且反之亦然)時確定輸入信號的電壓電平滿足閾值。
[0033]在任何情況下，反饋邏輯8可以基于輸入信號和輸入信號兩者選擇性地激活驅動器10。例如，反饋邏輯8可以響應于確定輸入信號的電壓電平滿足輸入電壓閾值并且輸出信號的電壓電平滿足一個或多個輸出電壓閾值而翻轉激活驅動器10。
[0034]作為一個示例，反饋邏輯8可以在輸出信號的電壓電平大于第一輸出電壓閾值(例如，期望電平的80%)的情況下激活驅動器10。換言之，驅動器6可以生成輸出信號直到輸出信號的電壓電平越過第一輸出電壓閾值為止，此時驅動器6和驅動器10可以共同生成輸出信號直到輸入信號不再滿足輸入電壓閾值為止。以這種方式，驅動器6可以用來滿足轉換速率要求，驅動器10可以用來滿足一個或多個DC要求，而驅動器6和驅動器8的組合可以用來滿足傳播延遲要求。
[0035]作為另一個示例，反饋邏輯8可以在輸出信號的電壓電平小于第二輸出電壓閾值(例如，期望電平的20%)的情況下激活驅動器10。換言之，驅動器6和驅動器10可以共同生成輸出信號直到輸出信號的電壓電平越過第二輸出電壓閾值為止，此時驅動器10可以去激活并且驅動器6可以生成輸出信號直到輸入信號不再滿足輸入電壓閾值為止。以這種方式，驅動器6可以用來滿足轉換速率要求，驅動器10可以用來滿足一個或多個DC要求，而驅動器6和驅動器8的組合可以用來滿足傳播延遲要求。
[0036]作為又另一個示例，反饋邏輯8可以在輸出信號的電壓電平大于第一輸出電壓閾值的情況下并且在輸出信號的電壓電平小于第二輸出電壓閾值的情況下激活驅動器10。換言之，驅動器6和驅動器10可以共同生成輸出信號直到輸出信號的電壓電平越過第二輸出電壓閾值為止，此時驅動器10可以去激活并且驅動器6可以生成輸出信號直到輸出信號的電壓電平越過第一輸出電壓閾值，此時驅動器6和驅動器10可以再次共同生成輸出信號直到輸入信號不再滿足輸入電壓閾值為止。以這種方式，驅動器6可以用來滿足轉換速率要求，驅動器10可以用來滿足一個或多個DC要求，而驅動器6和驅動器8的組合可以用來滿足傳播延遲要求。
[0037]圖2是圖示按照本公開的一個或多個示例的被包括在圖1的輸出驅動器中的驅動器的進一步細節(jié)的示意性和概念圖。如圖2中圖示的，輸出驅動器2A可以包括預驅動器4、驅動器6、反饋邏輯8A-8B和驅動器10。
[0038]在一些示例中，輸出驅動器2A可以包括預驅動器4，所述預驅動器4可以被配置成接收輸入信號、執(zhí)行一個或多個操作以調理輸入信號以及將經調理的信號輸出到輸出驅動器2A的一個或多個組件。例如，預驅動器4可以執(zhí)行電平移位以將輸入信號的電壓范圍轉換成驅動器6和/或驅動器10的一個或多個晶體管的電壓范圍。除了調理輸入信號之夕卜，預驅動器4可以被配置成基于輸入信號生成一個或多個控制信號32A-32B (統(tǒng)稱為“控制信號32”)。例如，響應于確定輸入信號的電壓電平從低轉變到高，預驅動器4可以輸出控制信號32中的一個或多個以使得一個或多個驅動器激活(在輸出驅動器2A反相的情況下為一個或多個下拉驅動器，或者在輸出驅動器2A非反相的情況下為一個或多個上拉驅動器)。類似地，響應于確定輸入信號的電壓電平從高轉變到低，預驅動器4可以輸出控制信號32中的一個或多個以使得一個或多個驅動器激活(在輸出驅動器2A非反相的情況下為一個或多個下拉驅動器，或者在輸出驅動器2A反相的情況下為一個或多個上拉驅動器)。
[0039]在一些示例中，輸出驅動器2A可以包括驅動器6A，所述驅動器6A可以被配置成執(zhí)行類似于圖1的驅動器6的操作。例如，驅動器6A可以被配置成基于控制信號生成輸出信號。在一些示例中，驅動器6A可以使用推配置、拉配置和/或推-拉配置生成輸出信號。如圖2中圖示的，驅動器6A是推-拉配置，其包括被配置成上拉輸出14處的輸出信號的電壓電平(例如，到VDD)的驅動器20和電阻器22以及被配置成下拉輸出14處的輸出信號的電壓電平(例如，到地)的電阻器24和驅動器26。如前面討論的，在驅動器20和驅動器26的路徑中分別包括電阻器22和電阻器24可以控制驅動器20和驅動器26的轉換速率以使得驅動器20和驅動器26在線性區(qū)中操作。
[0040]雖然在圖2中分別被圖示為PMOS晶體管和NMOS晶體管，但是驅動器20和驅動器26可以是能夠切換電流的任何器件。例如，驅動器20和/或驅動器26可以包括一個或多個PMOS晶體管、一個或多個NMOS晶體管、一個或多個雙極結型晶體管等等。預驅動器4可以被配置為使得輸出驅動器2A執(zhí)行相同的操作而不管驅動器20和驅動器26中包括的開關器件的類型。
[0041 ] 在一些示例中，輸出驅動器2A可以包括驅動器10A，所述驅動器1A可以被配置成執(zhí)行類似于圖1的驅動器10的操作。例如，驅動器1A可以被配置成基于控制信號生成輸出信號。在一些示例中，驅動器1A可以使用推配置、拉配置和/或推-拉配置生成輸出信號。如圖2中圖示的，驅動器1A是推-拉配置，其包括被配置成上拉輸出14處的輸出信號的電壓電平(例如，到VDD)的PMOS驅動器28以及被配置成下拉輸出14處的輸出信號的電壓電平(例如，到地)的NMOS驅動器30。
[0042]雖然在圖2中分別被圖示為PMOS晶體管和NMOS晶體管，但是驅動器28和驅動器
28可以是能夠切換電流的任何器件。例如，驅動器28和/或28可以包括一個或多個PMOS晶體管、一個或多個NMOS晶體管、一個或多個雙極結型晶體管等等。反饋邏輯8A-8B可以被配置為使得輸出驅動器2A執(zhí)行相同的操作而不管驅動器28和驅動器26中包括的開關器件的類型。
[0043]在一些示例中，輸出驅動器2A可以包括反饋邏輯8A-8B，所述反饋邏輯8A-8B可以被配置成執(zhí)行類似于圖1的反饋邏輯8的操作。例如，反饋邏輯8A-8B中的每一個可以被配置成基于一個或多個信號(諸如輸出14處的輸出信號和控制信號32中的一個或多個)生成控制信號。作為一個示例，反饋邏輯8A可以基于控制信號32A和輸出信號生成控制信號34A。作為另一個示例，反饋邏輯Sb可以基于控制信號32B和輸出信號生成控制信號34B。
[0044]按照本公開的一個或多個技術，驅動器6A和驅動器1A可以在輸出14處共同生成遵從更多設計要求之一的輸出信號。在以下示例中，輸出驅動器2A被描述為非反相驅動器，其中輸出14處的輸出信號的電壓電平當輸入信號對應于邏輯高(例如，“I”)電平時可以被拉高，并且當輸入信號對應于邏輯低(例如，“O”)電平時可以被拉低。然而，本公開的技術在輸出驅動器2A為反相配置時同樣適用，在所述反相配置中輸出14處的輸出信號的電壓電平當輸入信號對應于邏輯低(例如，“O”)電平時可以被拉高，并且當輸入信號對應于邏輯高(例如，“I”)電平時可以被拉低。
[0045]在操作中，輸入12處的輸入信號的電壓電平最初可以為高，并且輸出驅動器2A可以拉高輸出14處的輸出信號的電壓電平。例如，驅動器20和驅動器28之一或兩者可以拉動預驅動器4，可以將輸出14處的輸出信號的電壓電平拉高到VDD (S卩，響應于控制信號32A和/或控制信號34A)。
[0046]在任何情況下，當輸入信號的電壓電平從高轉變到低時，輸出驅動器2A可以拉低輸出14處的輸出信號的電壓電平。例如，響應于確定輸入信號的電壓電平小于輸入電壓閾值，預驅動器4可以輸出控制信號32B到驅動器26和反饋邏輯SB。響應于接收到控制信號32B，驅動器26可以激活并且開始拉低輸出信號的電壓電平，并且反饋邏輯SB可以確定是否激活驅動器30 (例如，是否輸出控制信號34B)。例如，反饋邏輯SB可以響應于確定輸出信號的電壓電平大于第一輸出電壓閾值而激活驅動器30。換言之，響應于接收到控制信號32B (S卩，確定輸入信號的電壓電平滿足輸入電壓閾