一種延時(shí)電路的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及模擬電路領(lǐng)域，具體是一種延時(shí)電路。
【背景技術(shù)】
[0002]在工業(yè)生產(chǎn)中，設(shè)備之間的配合非常重要，設(shè)備間通過延遲啟動以相互配合工作的情況非常普遍，目前延時(shí)控制電路被廣泛運(yùn)用于各種領(lǐng)域，實(shí)現(xiàn)延時(shí)控制的方式也是各種各樣，其中，很多延時(shí)控制電路實(shí)現(xiàn)方式復(fù)雜，所需電子元件多且貴，對于一個(gè)延時(shí)控制電路而言，如何精確控制延時(shí)時(shí)間，是該種電路的精髓，而且如何提高延時(shí)時(shí)間也是行業(yè)內(nèi)關(guān)注的重點(diǎn)，本實(shí)用新型旨在提供一種電路簡單、電子元件少、長延時(shí)且能精確控制延時(shí)時(shí)間的延時(shí)電路。
【實(shí)用新型內(nèi)容】
[0003]本實(shí)用新型的目的在于提供一種長延時(shí)的延時(shí)電路，以解決上述【背景技術(shù)】中提出的問題。
[0004]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供如下技術(shù)方案:
[0005]一種延時(shí)電路，包括芯片U1、芯片U2、電容C、電阻R、電容Cl、三極管VTl和電容C2，所述芯片Ul引腳4分別連接芯片Ul引腳8、電阻R4、電源VCC、電阻R7、芯片U2引腳4和電阻R1，芯片Ul引腳2分別連接電阻R4另一端、電容C2和電阻R5，電容C2連接輸入端Vi，所述芯片Ul引腳3連接輸出端Vo，芯片Ul引腳I分別連接電阻R5另一端、電阻R、電容C3、芯片U2引腳13、電阻R3和電阻R2并接地，芯片Ul引腳5連接接地電容Cl，芯片Ul引腳6分別連接三極管VTl集電極、電容C和芯片U2引腳1，芯片Ul引腳7分別連接電阻R7另一端和三極管VTl基極，三極管VTl發(fā)射極分別連接電容C另一端、電阻R另一端、電容C3另一端和電阻R7，電阻R7另一端連接芯片U2引腳2，芯片U2引腳8連接電阻R3另一端，芯片U2引腳3連接電阻R8，電阻R8另一端分別連接電阻Rl另一端和電阻R2另一端。
[0006]作為本實(shí)用新型進(jìn)一步的方案:所述芯片Ul型號為NE555。
[0007]作為本實(shí)用新型進(jìn)一步的方案:所述芯片U2型號為MC4573。
[0008]作為本實(shí)用新型再進(jìn)一步的方案:所述電源VCC電壓為6V。
[0009]與現(xiàn)有技術(shù)相比，本實(shí)用新型的有益效果是:本實(shí)用新型延時(shí)電路結(jié)構(gòu)簡單，使用電子元件少，造價(jià)低廉，包括芯片Ul和由芯片U2組成的積分電路，用于很長延時(shí)的場合，且控制精度高。
【附圖說明】
[0010]圖1為延時(shí)電路的電路圖。
【具體實(shí)施方式】
[0011 ] 下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例。基于本實(shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0012]請參閱圖1，本實(shí)用新型實(shí)施例中，一種延時(shí)電路，包括芯片Ul、芯片U2、電容C、電阻R、電容Cl、三極管VTl和電容C2，芯片Ul引腳4分別連接芯片Ul引腳8、電阻R4、電源VCC,電阻R7、芯片U2引腳4和電阻R1，芯片Ul引腳2分別連接電阻R4另一端、電容C2和電阻R5，電容C2連接輸入端Vi，芯片Ul引腳3連接輸出端Vo，芯片Ul引腳I分別連接電阻R5另一端、電阻R、電容C3、芯片U2引腳13、電阻R3和電阻R2并接地，芯片Ul引腳5連接接地電容Cl，芯片Ul引腳6分別連接三極管VTl集電極、電容C和芯片U2引腳1，芯片Ul引腳7分別連接電阻R7另一端和三極管VTl基極，三極管VTl發(fā)射極分別連接電容C另一端、電阻R另一端、電容C3另一端和電阻R7，電阻R7另一端連接芯片U2引腳2，芯片U2引腳8連接電阻R3另一端，芯片U2引腳3連接電阻R8，電阻R8另一端分別連接電阻Rl另一端和電阻R2另一端。
[0013]芯片Ul型號為NE555。
[0014]芯片U2型號為MC4573。
[0015]電源VCC電壓為6V。
[0016]本實(shí)用新型的工作原理是:請參閱圖1，延時(shí)電路包括芯片Ul和由芯片U2組成的積分電路，用于很長延時(shí)的場合，且精度高。
[0017]當(dāng)外觸發(fā)信號加至芯片Ul引腳2時(shí)，電路置位，芯片Ul引腳3輸出高電平，由于芯片Ul放電端(7腳)開路，電容C和電阻R及芯片U2組成的積分器開始積分，電容C上的充電電壓呈線性上升，延時(shí)精度高，芯片Ul引腳6電平為2/3閥值電壓，芯片U2的積分時(shí)間常數(shù)為100RC，因而使延時(shí)得以延長，當(dāng)電容C上的充電電壓超過芯片Ul引腳6的閥值電平的2/3時(shí)，芯片Ul復(fù)位，輸出端Vo呈低電平，計(jì)時(shí)結(jié)束。
【主權(quán)項(xiàng)】
1.一種延時(shí)電路，包括芯片U1、芯片U2、電容C、電阻R、電容Cl、三極管VTl和電容C2，其特征在于，所述芯片Ul引腳4分別連接芯片Ul引腳8、電阻R4、電源VCC、電阻R7、芯片U2引腳4和電阻R1，芯片Ul引腳2分別連接電阻R4另一端、電容C2和電阻R5，電容C2連接輸入端Vi，所述芯片Ul引腳3連接輸出端Vo，芯片Ul引腳I分別連接電阻R5另一端、電阻R、電容C3、芯片U2引腳13、電阻R3和電阻R2并接地，芯片Ul引腳5連接接地電容Cl，芯片Ul引腳6分別連接三極管VTl集電極、電容C和芯片U2引腳I，芯片Ul引腳7分別連接電阻R7另一端和三極管VTl基極，三極管VTl發(fā)射極分別連接電容C另一端、電阻R另一端、電容C3另一端和電阻R7，電阻R7另一端連接芯片U2引腳2，芯片U2引腳8連接電阻R3另一端，芯片U2引腳3連接電阻R8，電阻R8另一端分別連接電阻Rl另一端和電阻R2另一端。
2.根據(jù)權(quán)利要求1所述的延時(shí)電路，其特征在于，所述芯片Ul型號為NE555。
3.根據(jù)權(quán)利要求1所述的延時(shí)電路，其特征在于，所述芯片U2型號為MC4573。
4.根據(jù)權(quán)利要求1所述的延時(shí)電路，其特征在于，所述電源VCC電壓為6V。
【專利摘要】本實(shí)用新型公開了一種延時(shí)電路，包括芯片U1、芯片U2、電容C、電阻R、電容C1、三極管VT1和電容C2，芯片U1引腳4分別連接芯片U1引腳8、電阻R4、電源VCC、電阻R7、芯片U2引腳4和電阻R1，芯片U1引腳2分別連接電阻R4另一端、電容C2和電阻R5，電容C2連接輸入端Vi，芯片U1引腳3連接輸出端Vo。本實(shí)用新型延時(shí)電路結(jié)構(gòu)簡單，使用電子元件少，造價(jià)低廉，包括芯片U1和由芯片U2組成的積分電路，用于很長延時(shí)的場合，且控制精度高。
【IPC分類】H03K17-28
【公開號】CN204559533
【申請?zhí)枴緾N201520257507
【發(fā)明人】李俊
【申請人】李俊
【公開日】2015年8月12日
【申請日】2015年4月24日