專利名稱：單級數(shù)據(jù)管理交換機(jī)的體系結(jié)構(gòu)的制作方法
背景技術(shù)：
電信信道通常攜帶來自多個(gè)信息源的多路復(fù)用通信業(yè)務(wù)。例如，一個(gè)線路速率為2.488Gb/s的同步光纖網(wǎng)同步傳輸信號-48信道攜帶48個(gè)速率為51.84Mb/s的同步光纖網(wǎng)同步傳輸信號-1信道，這些信道以逐個(gè)字節(jié)為基礎(chǔ)實(shí)現(xiàn)時(shí)間多路復(fù)用。也就是說，該信道攜帶字節(jié)1.1，2.1，3.1，...，48.1，1.2，2.2，3.2，...，48.2，1.3，2.3，3.3，...其中n.m表示子信道n的字節(jié)m。同步光纖網(wǎng)的詳細(xì)格式可以參見Ming-Chwan Chow編寫的UnderstandingSONET/SDH(了解同步光纖網(wǎng)/同步數(shù)字系列)一文，刊登在AndanPub 1995年出版的《標(biāo)準(zhǔn)和應(yīng)用》一書，書號為ISBN 0965044823。還可以參見美國國家標(biāo)準(zhǔn)學(xué)會標(biāo)準(zhǔn)T1.105-1995。
一個(gè)同步傳輸信號-1同步光纖網(wǎng)幀是一個(gè)有810個(gè)字節(jié)的重復(fù)結(jié)構(gòu)，這些字節(jié)被排列成9行，每行90列。幀結(jié)構(gòu)的傳輸順序以行為主。也就是說，首先將行0里的所有90個(gè)字節(jié)發(fā)送完，然后發(fā)送行1里的所有90個(gè)字節(jié)，并且依此類推。在更高多路復(fù)用率的情況下，同步傳輸信號-1幀的每個(gè)字節(jié)由多個(gè)字節(jié)替代，從多個(gè)多路復(fù)用源中的每一個(gè)多路復(fù)用源里選取一個(gè)字節(jié)。例如，在發(fā)送同步傳輸信號-48幀時(shí)，在每個(gè)列間隔期間發(fā)送48個(gè)字節(jié)，即從48個(gè)同步傳輸信號-1子幀中的每一個(gè)子幀中選取一個(gè)字節(jié)。在這種情況下，發(fā)送順序是將一列里的所有48個(gè)子幀字節(jié)發(fā)送完后再移到下一列，并且將一行里的所有列發(fā)送完后再移到下一行。
數(shù)字交叉連接是一個(gè)網(wǎng)絡(luò)單元，該單元可以接納多個(gè)多路復(fù)用數(shù)據(jù)信道(例如，72個(gè)同步傳輸信號-48信道)，并且生成多個(gè)多路復(fù)用輸出信道，其中每個(gè)輸出信道包含所有輸入端口的子信道的仲裁集。例如，同步傳輸信號-48輸出信道中的一個(gè)輸出信道可能包含來自不同輸入信道里的同步傳輸信號-1信道，而這些不同的輸入信道與它們原來輸入的順序不同。


圖1所表示的是數(shù)字交叉連接工作的一個(gè)例子。圖中所示的連接30帶有兩個(gè)輸入端口和兩個(gè)輸出端口。其中每個(gè)端口包含4個(gè)時(shí)隙。輸入端口1(上部輸入端口)在它的4個(gè)時(shí)隙中包含子信道A、B、C、和D，而輸入端口2(下部輸入端口)在它的4個(gè)時(shí)隙中包含子信道E、F、G、和H。每個(gè)輸出端口的每個(gè)時(shí)隙可以選擇任何輸入端口的任何時(shí)隙。例如，輸出端口1(上部輸出端口)包含來自2.4、1.4、2.2和1.1的子信道H、D、F、和A，在這里x.y表示端口x和時(shí)隙y。輸入時(shí)隙必須能夠在空間和時(shí)間上進(jìn)行轉(zhuǎn)換。例如，輸出端口1的第一個(gè)時(shí)隙必須及時(shí)地從時(shí)隙4轉(zhuǎn)換到時(shí)隙1，并且在空間上從端口2轉(zhuǎn)換到端口1。另外，有一些時(shí)隙可以重復(fù)(多點(diǎn)播送)，而另一些時(shí)隙可以丟失。例如，子信道A在輸出時(shí)隙1.4和2.2出現(xiàn)，而子信道G丟失，即不在任何輸出時(shí)隙出現(xiàn)。
數(shù)字交叉連接可以通過直接方式實(shí)現(xiàn)，方法是多路復(fù)用每個(gè)輸入端口，用一個(gè)空分交換機(jī)轉(zhuǎn)換所有輸入端口的所有時(shí)隙，然后多路復(fù)用每個(gè)輸出端口。這種方法如圖2所示。輸入端口1的4個(gè)時(shí)隙在多路分解器32進(jìn)行多路分解，即每個(gè)時(shí)隙駐留在單獨(dú)的線路上。然后所有這些多路復(fù)用線路通過空分交換機(jī)34轉(zhuǎn)換到適當(dāng)?shù)妮敵鰰r(shí)隙。最后，多路復(fù)用器36的一個(gè)集將每個(gè)輸出信道的時(shí)隙多路復(fù)用到每個(gè)輸出端口。例如，這種方法應(yīng)用于美國專利3,735,049號和4,967,405號說明的系統(tǒng)中。
如圖2所示的這種數(shù)字交叉連接的空分交換機(jī)體系結(jié)構(gòu)的優(yōu)點(diǎn)是從概念上講比較簡單，并且提供嚴(yán)格的無阻塞仲裁式單一和多路通信業(yè)務(wù)。但是，它使用了空分交換機(jī)，其體積太大，不能經(jīng)濟(jì)地應(yīng)用于大型交叉連接中。例如，一個(gè)包含72個(gè)端口(R＝72)和48個(gè)時(shí)隙(T＝48)的數(shù)字式交叉連接需要一個(gè)RT×RT(3456×3456)空分交換機(jī)，有R2T2＝11,934,936個(gè)交叉點(diǎn)。更進(jìn)一步說，這個(gè)大型交換機(jī)的工作頻率很低，只有當(dāng)接收到T個(gè)字節(jié)后才需要用它來轉(zhuǎn)換新一組輸入時(shí)隙。因此，它的工作頻率為字節(jié)率的T分之一。
通過使用一個(gè)三級時(shí)間-空間-時(shí)間(T-S-T)交換機(jī)可以實(shí)現(xiàn)一個(gè)更加經(jīng)濟(jì)的數(shù)字交叉連接，如圖-3所示。圖中將每個(gè)輸入端口輸入到時(shí)隙交換器(TSI)38。時(shí)隙交換器通過交換時(shí)隙的存儲單元及時(shí)轉(zhuǎn)換多路復(fù)用輸入數(shù)據(jù)流。例如，要將時(shí)隙i轉(zhuǎn)換成時(shí)隙j，則將時(shí)隙i延遲T+j-i字節(jié)倍。然后從輸入時(shí)隙交換器輸出的多路復(fù)用數(shù)據(jù)流用R×R空分交換機(jī)40進(jìn)行轉(zhuǎn)換，重新組合在每個(gè)時(shí)隙上。該空分交換機(jī)的輸出同樣通過一組輸出時(shí)隙交換器42進(jìn)行及時(shí)轉(zhuǎn)換。例如，這種時(shí)間-空間-時(shí)間體系結(jié)構(gòu)應(yīng)用于美國專利3,736,381號和3,927,267號說明的系統(tǒng)中。
圖4所表示的是按照圖2中的配置組成的時(shí)間-空間-時(shí)間數(shù)字交叉連接進(jìn)行工作的一個(gè)例子。在該連接中，輸入端口1的時(shí)隙交換器不改變其輸入時(shí)隙的存儲單元。但是，端口2的輸入時(shí)隙交換器將其時(shí)隙的順序從E、F、G、H改變成-、F、H、E。在這里將E丟失，因?yàn)樗鼪]有被任何輸出端口使用?？辗纸粨Q機(jī)接收這兩個(gè)輸入時(shí)隙交換器的輸出并且對它們進(jìn)行轉(zhuǎn)換，在不改變時(shí)隙的基礎(chǔ)上建立數(shù)據(jù)流A、F、H、D和A、B、C、E。應(yīng)該注意的是，這涉及到采用多站點(diǎn)傳輸方式將時(shí)隙A傳送到所有兩個(gè)輸出。最后，輸出時(shí)隙交換器將這些數(shù)據(jù)流的順序重新組合，提供輸出數(shù)據(jù)流H、D、F、A和E、A、B、C。
一個(gè)三級時(shí)間-空間-時(shí)間數(shù)字交叉連接在邏輯上相當(dāng)于一個(gè)3級Clos網(wǎng)絡(luò)，有RT×T個(gè)輸入級，TR×R個(gè)中間級和RT×T個(gè)輸出級。要在這樣一個(gè)交換機(jī)上將輸入時(shí)隙的配置發(fā)送到輸出時(shí)隙，在每個(gè)連接上必須配備一個(gè)中間級時(shí)隙。對該路徑選擇的詳細(xì)說明見Clos，Charles編寫的“對無阻塞交換網(wǎng)絡(luò)的研究”一文，刊登在1953年3月份的《貝爾系統(tǒng)技術(shù)期刊》第406-424頁，和V.E.Benes編寫的“論可重排的三級連接網(wǎng)絡(luò)”一文，刊登在1962年9月份的《貝爾系統(tǒng)技術(shù)期刊》第XLI卷第5號第1481-1492。
發(fā)明概述數(shù)據(jù)交叉連接，包括數(shù)據(jù)管理交換機(jī)，通常具有一些不利因素。首先，如圖2所示，實(shí)現(xiàn)完全的多路分解的數(shù)據(jù)管理交換機(jī)的尺寸通常會以平方的關(guān)系增長，以時(shí)隙的個(gè)數(shù)乘以端口的個(gè)數(shù)。例如，在簡單的多路分解/多路復(fù)用結(jié)構(gòu)中，多路復(fù)用輸入通信通過多路分解被分離到它的組分時(shí)隙里。對于同步傳輸信號-48通信，必須將與48個(gè)時(shí)隙相對應(yīng)的48個(gè)單個(gè)的字節(jié)寬度的總線輸入到交換機(jī)。因此，如果端口的數(shù)量是72個(gè)，則必須采用3456個(gè)字節(jié)寬度的總線與交換機(jī)的輸入端口連接。其后果是，對于有些交換機(jī)的結(jié)構(gòu)來說，由于尺寸方面的要求而無法實(shí)現(xiàn)。
采用多級交換機(jī)體系結(jié)構(gòu)，如圖3和圖4所示，配置尺寸問題就不是那么尖銳了。但是，由于輸入-輸出連接的重新組合，從而產(chǎn)生較長的等待時(shí)間，即毫秒級的等待時(shí)間。輸入-輸出連接是輸入時(shí)隙和輸出時(shí)隙之間的結(jié)合，它在空間和時(shí)間方面確定了通過交換機(jī)的數(shù)據(jù)通路。這種輸入-輸出連接可以包括輸入-輸出交換和多點(diǎn)播送連接。這種等待的根源通常產(chǎn)生于復(fù)雜的調(diào)度計(jì)算，因?yàn)槎嗉壗徊孢B接使用這種復(fù)雜的調(diào)度計(jì)算以便重新組合配置這些連接。這種計(jì)算通常涉及到選擇一個(gè)中間級時(shí)隙，以便將來自一個(gè)特定輸入時(shí)隙的呼叫發(fā)送到一個(gè)特定輸出時(shí)隙。
本發(fā)明的具體實(shí)施方案提供一個(gè)交換機(jī)，該交換機(jī)能夠在時(shí)域和空域兩個(gè)方面將多路復(fù)用通信的數(shù)據(jù)流進(jìn)行交換。這種實(shí)施方案采用分布式多路分解結(jié)構(gòu)格式，以便在縮小配置尺寸的條件下實(shí)現(xiàn)任何輸入時(shí)隙到任何輸出時(shí)隙之間的交換。更進(jìn)一步說，這種具體實(shí)施方案還可以使由于輸入-輸出連接的重新組合而產(chǎn)生的等待時(shí)間縮短到納秒級。
本發(fā)明的具體實(shí)施方案包括多個(gè)用于接收從外部輸入鏈路來的數(shù)據(jù)的輸入端口，和多個(gè)用于將數(shù)據(jù)發(fā)送到外部輸出端口鏈路的輸出端口。分布式多路分解交換機(jī)結(jié)構(gòu)包括多個(gè)中間存儲器組件，它們連接到每個(gè)輸入端口。每個(gè)中間存儲器組件存儲從一個(gè)輸入端口來的輸入數(shù)據(jù)，并且提供該輸入端口與輸出端口的一個(gè)子設(shè)備之間的接口。輸出端口的這個(gè)子設(shè)備可以包含多個(gè)輸出端口?？删幊绦虻倪x擇存儲器可以將從中間存儲器組件里選擇的數(shù)據(jù)傳送到輸出端口。
每個(gè)中間存儲器組件可以包含P個(gè)讀出端口，使R/P中間存儲器組件與每個(gè)輸入端口連接。按照本發(fā)明的一個(gè)具體實(shí)施方案，P可以等于8個(gè)端口。
每個(gè)中間存儲器組件可以包含2N個(gè)存儲單元，其中N代表在一個(gè)多路復(fù)用周期中多路復(fù)用間隔的數(shù)目。按照本發(fā)明的一個(gè)具體實(shí)施方案，N等于48個(gè)多路復(fù)用間隔。對于每個(gè)中間存儲器組件，2N個(gè)存儲單元的第一個(gè)部分存儲一個(gè)N同步傳輸信號-1幀里一個(gè)當(dāng)前列，而2N個(gè)存儲單元的第二個(gè)部分存儲一個(gè)N同步傳輸信號-1幀里的一個(gè)先前列。第二個(gè)部分可以作為N個(gè)同步傳輸信號-1時(shí)隙進(jìn)行訪問。
按照本發(fā)明進(jìn)一步的具體實(shí)施方案，每個(gè)中間存儲器組件可以包含N個(gè)存儲單元，其中N代表在一個(gè)多路復(fù)用周期中多路復(fù)用間隔的數(shù)目。按照本發(fā)明的一個(gè)具體實(shí)施方案，N等于48個(gè)多路復(fù)用間隔。由于這種中間存儲器組件的讀出和寫入都是訪問相同的存儲單元，每個(gè)輸出端口連接有延遲存儲器。當(dāng)輸出端口要從選定的中間存儲器組件中讀取當(dāng)前的數(shù)據(jù)時(shí)，輸出端口從延遲存儲器中讀取。當(dāng)輸出端口要從選定的中間存儲器組件讀取以前的數(shù)據(jù)時(shí)，輸出端口從選定的中間存儲器組件中讀取。
可編程序的選擇存儲器提供一個(gè)地址信號，以便從一個(gè)中間存儲器組件中選擇數(shù)據(jù)，并且提供一個(gè)啟動信號，以便啟動來自所述多個(gè)中間存儲器組件中的一個(gè)中間存儲器組件的輸出，這些中間存儲器組件與不同的輸入端口相連接。按照本發(fā)明的一個(gè)具體實(shí)施方案，選擇存儲器包含多個(gè)選擇存儲器組件，其中每一個(gè)都和一個(gè)輸出端口相聯(lián)。
本發(fā)明進(jìn)一步的具體實(shí)施方案通過采用一個(gè)被稱作“多泵激”的方法使交換機(jī)配置的尺寸進(jìn)一步縮小。采用多泵激設(shè)計(jì)后，中間存儲器組件的每個(gè)讀出端口與多個(gè)輸出端口相連接，這些輸出端口可以被連續(xù)地啟動。在本發(fā)明的一個(gè)具體實(shí)施方案中，兩個(gè)或多個(gè)輸出端口與一個(gè)中間存儲器組件里的P個(gè)讀出端口中的每一個(gè)都連接?？梢栽趩蝹€(gè)時(shí)鐘周期從兩個(gè)或多個(gè)輸出端口讀取該中間存儲器組件的數(shù)據(jù)，從而減少了每個(gè)輸入端口的中間存儲器組件的個(gè)數(shù)。
中間存儲器組件可以是一個(gè)多路分解寄存器堆。按照本發(fā)明的一個(gè)具體實(shí)施方案，多路分解寄存器堆可以包括一個(gè)單元陣列，包含至少N個(gè)存儲單元，用于存儲來自輸入時(shí)隙的數(shù)據(jù)，和一個(gè)寫入選擇器。該寫入選擇器與單元陣列連接，使來自多個(gè)輸入時(shí)隙中的一個(gè)輸入時(shí)隙里的數(shù)據(jù)能夠?qū)懭氲絾卧嚵兄械囊粋€(gè)存儲單元。多路分解寄存器堆可以進(jìn)一步包含多個(gè)讀取解碼器，與單元陣列連接，使每個(gè)讀取解碼器與一個(gè)選擇存儲器組件結(jié)合。每個(gè)讀取解碼器從選擇存儲器接收一個(gè)地址信號，并且利用這個(gè)地址信號從單元陣列里的一個(gè)存儲單元選擇數(shù)據(jù)以便讀到一個(gè)輸出端口。多路分解寄存器堆可以進(jìn)一步包含一個(gè)比較器，它接收來自選擇存儲器組件里的啟動信號，并且將該啟動信號與輸入端口的標(biāo)識符相比較。如果該啟動信號與輸入端口的標(biāo)識符相符合，比較器啟動，將選定的數(shù)據(jù)從單元陣列發(fā)送到輸出端口。
多路分解寄存器堆的單元陣列的具體實(shí)施方案包含一個(gè)讀取電路，至少有一個(gè)存儲單元和至少有一個(gè)寫入電路。寫入電路將來自輸入端口的數(shù)據(jù)發(fā)送到存儲單元，同時(shí)讀取電路將存儲單元里的數(shù)值送到輸出端口。單元陣列可以包含兩個(gè)或多個(gè)存儲單元，而寫入電路由這兩個(gè)或多個(gè)存儲單元共享。寫入電路由一個(gè)多路復(fù)用器驅(qū)動，該多路復(fù)用器從所述兩個(gè)或多個(gè)存儲單元中選擇一個(gè)存儲單元，即該存儲單元存有需要讀取到輸出端口的數(shù)值。
所述單元陣列的具體實(shí)施方案還包含一個(gè)寫入選擇電路和兩個(gè)或多個(gè)寫入電路。寫入選擇電路啟動兩個(gè)或多個(gè)寫入電路連續(xù)地寫入。按照進(jìn)一步的具體實(shí)施方案，這兩個(gè)或多個(gè)存儲單元可以包含一個(gè)主存儲單元和一個(gè)從屬存儲單元。至少有一個(gè)寫入電路向主存儲單元寫入數(shù)據(jù)。而主存儲單元又將數(shù)據(jù)發(fā)送到從屬存儲單元。最后，由讀取電路將數(shù)據(jù)從從屬存儲單元讀到一個(gè)輸出端口。
按照本發(fā)明的另一個(gè)具體實(shí)施方案，對交換機(jī)的配置方案可以重新組合，即對輸入-輸出連接可以作動態(tài)修改，而不破壞幀數(shù)據(jù)。這種具體實(shí)施方案被稱作無中斷的配置交換。配置交換可以通過重寫輸入-輸出連接來實(shí)現(xiàn)，該連接是在每個(gè)輸出端口的選擇存儲單元里定義的。無中斷的配置交換的具體實(shí)施方案可以包括每個(gè)輸出端口的每個(gè)輸出處理器，用一個(gè)固定值(也就是，在同步光纖網(wǎng)幀中為F6)重寫一個(gè)幀的第一列里的所有子幀。這樣就保證了一個(gè)新的輸入幀的開頭不會由于輸入-輸出連接的重新組合而遭受到破壞。
按照無中斷的配置交換的另一個(gè)具體實(shí)施方案，每個(gè)輸入端口包含一個(gè)輸入處理器，而每個(gè)輸出端口包含一個(gè)輸出處理器。每個(gè)輸入處理器將一個(gè)輸入幀的列寫入與輸入端口連接的中間存儲器組件。在輸出端口一側(cè)，每個(gè)輸出處理器將一個(gè)輸出幀的列從與輸出端口連接的中間存儲器組件或延遲存儲器里讀取出來。為保證無中斷的配置交換，中間存儲器組件的工作頻率要高于輸入處理器和輸出處理器的工作頻率。在本發(fā)明的一個(gè)具體實(shí)施方案中，中間存儲器組件的工作頻率是輸入處理器和輸出處理器的工作頻率的C+1/C倍，其中C是一個(gè)幀里的列間隔的個(gè)數(shù)。換句話說，中間存儲器組件可以工作在這樣高的頻率，即中間存儲器組件在一個(gè)幀周期內(nèi)有C+1個(gè)列，而輸入處理器和輸出處理器在相同的幀周期內(nèi)只有C個(gè)列。按照一個(gè)具體實(shí)施方案計(jì)算，C等于810列。在一個(gè)幀的第C+1列期間，中間存儲器組件沒有任何寫入；而在一個(gè)幀的第一列期間，沒有數(shù)據(jù)輸出到輸出處理器。在一個(gè)具體實(shí)施方案中，在輸入處理器和中間存儲器組件之間連接一個(gè)輸入FIFO(先進(jìn)先出排隊(duì)裝置)，并且在中間存儲器組件和輸出處理器之間連接一個(gè)輸出FIFO(先進(jìn)先出排隊(duì)裝置)。
本發(fā)明特別適用于數(shù)據(jù)管理交換機(jī)，它們屬于交叉連接交換機(jī)，這種交換機(jī)在內(nèi)部進(jìn)行數(shù)據(jù)的聚集和分離以便高效率地進(jìn)行通信路由選擇。聚集是指將來自不同存儲單元的通信組合到一個(gè)設(shè)備上。分離是指將通信分開。例如，一個(gè)同步光纖網(wǎng)的數(shù)據(jù)管理交換機(jī)，有72個(gè)同步傳輸信號-48輸入和輸出端口，帶有同步傳輸信號-1粒度，該交換機(jī)要為72×48＝3,456個(gè)輸入同步傳輸信號-1信號中的任何一個(gè)信號發(fā)送到3,456個(gè)輸出同步傳輸信號-1中的任何一個(gè)選擇路由。這樣的數(shù)據(jù)管理交換機(jī)對于單路傳輸通信業(yè)務(wù)來說是無阻塞的，這里所說的“阻塞”是指當(dāng)輸入不能和輸出連接時(shí)出現(xiàn)的阻塞。
附圖的簡要說明通過在下文中對本發(fā)明的優(yōu)選實(shí)施方案作更詳細(xì)的說明，上述已經(jīng)提到的和還沒有提到的本發(fā)明的目的、特點(diǎn)和優(yōu)點(diǎn)將會更加明顯，如附圖中表明的那樣。在所有這些附圖中，相同的參考字符所代表的是同一個(gè)部件。這些圖主要用于說明本發(fā)明的原理，不一定要求按比例繪制。
圖1所表示的是采用先前技術(shù)的數(shù)字交叉連接。
圖2所表示的是采用先前技術(shù)的一個(gè)簡單的多路分解器/多路復(fù)用器數(shù)字交叉連接。
圖3所表示的是采用先前技術(shù)的三級時(shí)間-空間-時(shí)間數(shù)字交叉連接。
圖4所表示的是圖3中的三級時(shí)間-空間-時(shí)間數(shù)字交叉連接的工作原理。
圖5所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的帶有分布式多路分解體系結(jié)構(gòu)的交換機(jī)。
圖6所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案設(shè)計(jì)的帶有分布式多路分解體系結(jié)構(gòu)的交換機(jī)。
圖7所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的圖6中的交換機(jī)的工作原理。
圖8所表示的是按照本發(fā)明的另一個(gè)具體實(shí)施方案而設(shè)計(jì)的交換機(jī)，該交換機(jī)采用進(jìn)一步縮小面積的分布式多路分解體系結(jié)構(gòu)。
圖9所表示的是按照圖8中的本發(fā)明的具體實(shí)施方案而設(shè)計(jì)的多路分解寄存器堆的組成部分。
圖10中所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的延遲存儲器組件。
圖11A和圖11B所表示的是按照圖8至圖10中的本發(fā)明的另一個(gè)具體實(shí)施方案而設(shè)計(jì)的帶有延遲存儲器的交換機(jī)的典型工作原理。
圖12A所表示的是按照本發(fā)明的另一個(gè)具體實(shí)施方案，為了獲得無中斷的配置交換而如何使幀保持同步的方法。
圖12B所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)用于工作在固定頻率的交換機(jī)的分布式多路分解體系結(jié)構(gòu)。
圖13所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的圖9中的單元陣列的組成部分。
圖14所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的縮小面積的96個(gè)字節(jié)的多路分解寄存器堆的單元陣列。
圖15所表示的是按照本發(fā)明的另一個(gè)具體實(shí)施方案而設(shè)計(jì)的縮小面積的96個(gè)字節(jié)的多路分解寄存器堆的單元陣列。
圖16所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案，通過采用多泵激方法使多個(gè)輸出端口分享多路分解寄存器堆。
對本發(fā)明的詳細(xì)說明現(xiàn)將本發(fā)明的優(yōu)選實(shí)施方案說明如下。
圖5所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的帶有分布式多路分解體系結(jié)構(gòu)的交換機(jī)。這種實(shí)施方案縮小了交換機(jī)布局所需的面積，從而可以實(shí)現(xiàn)交換設(shè)備的小型化和/或使端口的數(shù)量增大。通過進(jìn)一步的實(shí)施方案可以使交換機(jī)的輸入-輸出連接的重新組合過程中的等待時(shí)間縮短交換機(jī)100為外部輸入鏈路(I1，I2，...In)和外部輸出鏈路(O1，O2，...On)之間的互連提供了物理的端口連接。本發(fā)明的具體實(shí)施方案包括72×72個(gè)端口的交換機(jī)和144×144個(gè)端口的交換機(jī)。但是，熟悉該項(xiàng)技術(shù)的人們都理解，交換機(jī)的具體實(shí)施方案可以作成任何數(shù)量的輸入端口和輸出端口，并且輸入端口的個(gè)數(shù)不一定和輸出端口的個(gè)數(shù)相一致。
交換機(jī)100對時(shí)域多路復(fù)用信號進(jìn)行時(shí)間和空間的轉(zhuǎn)換，從而使每個(gè)輸出端口的每個(gè)輸出時(shí)隙可以連接到任何輸入端口的任何輸入時(shí)隙。按照一個(gè)實(shí)施方案，時(shí)域多路復(fù)用信號是同步光纖網(wǎng)同步傳輸信號-48比特串行數(shù)據(jù)流。一個(gè)同步傳輸信號-48比特串行數(shù)據(jù)流包含來自各個(gè)信號源的數(shù)據(jù)通信，它們被多路復(fù)用到48個(gè)同步傳輸信號-1時(shí)隙信道。但是，熟悉該項(xiàng)技術(shù)的人們都理解，在本發(fā)明的具體實(shí)施方案中可以采用任意次數(shù)的多路復(fù)用“N”，它可以大于或小于48。
圖6所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的交換機(jī)的分布式多路分解體系結(jié)構(gòu)。具體地說，圖6所表示的是一個(gè)72×72端口交換機(jī)。從I1-I72的每一個(gè)輸入鏈路都是通過一個(gè)實(shí)際的輸入端口與交換機(jī)連接，該輸入端口包含解串器110和輸入處理器120。
解串器110將2.488Gb/s比特串行數(shù)據(jù)流轉(zhuǎn)換成8位寬311兆赫茲的字節(jié)流。但是，熟悉該項(xiàng)技術(shù)的人們理解，在本發(fā)明的具體實(shí)施方案中也可以采用不同于311兆赫茲的時(shí)鐘脈沖頻率。字節(jié)流傳輸?shù)捷斎胩幚砥?20，該處理器將字節(jié)流對齊。字節(jié)流經(jīng)過對齊處理后，所有的輸入處理器120在每個(gè)時(shí)鐘周期內(nèi)輸出同一個(gè)列和同一個(gè)子幀。也就是說，在穿過所有輸入端口的列同步脈沖之后的第n個(gè)時(shí)鐘周期內(nèi)，在一個(gè)同步光纖網(wǎng)幀的第n個(gè)列的多路復(fù)用輸入數(shù)據(jù)流中，與第n個(gè)同步傳輸信號-1輸入時(shí)隙相對應(yīng)的字節(jié)出現(xiàn)。輸入處理器120還可以完成同步光纖網(wǎng)成幀的功能，包括對節(jié)開銷、線路開銷和路徑開銷的監(jiān)控和終止。這些在該項(xiàng)技術(shù)領(lǐng)域中是眾所周知的。
從O1到O72的每一個(gè)輸出鏈路都是通過一個(gè)實(shí)際的輸出端口與交換機(jī)連接，該輸出端口包含一個(gè)輸出處理器130和一個(gè)解串器140。輸出處理器130通過垂直字節(jié)寬度的輸出總線接收從被選定的輸入端口的被選定的同步傳輸信號-1時(shí)隙轉(zhuǎn)接來的數(shù)據(jù)。輸出處理器130利用數(shù)據(jù)完成一系列的同步光纖網(wǎng)成幀功能，例如，將字節(jié)和同步光纖網(wǎng)成幀數(shù)據(jù)插入同步傳輸信號-48字節(jié)流。而解串器隨后將311兆赫字節(jié)流轉(zhuǎn)換成原來的2.488Gb/s比特串行數(shù)據(jù)流。
分布式多路分解交換機(jī)體系結(jié)構(gòu)的具體實(shí)施方案包括多個(gè)中間存儲器組件150，它們通過水平字節(jié)寬度的輸入總線125與各個(gè)輸入端口連接。每個(gè)中間存儲器組件150存儲從它的相關(guān)輸入端口接收來的數(shù)據(jù)，并且提供輸入端口和輸出端口的一個(gè)子設(shè)備之間的接口。
按照本發(fā)明的一個(gè)具體實(shí)施方案，中間存儲器組件150是多路分解寄存器堆。通過一個(gè)寫入端口152可以訪問每個(gè)多路分解寄存器堆150，該寫入端口與一個(gè)輸入總線125和P個(gè)讀取端口154連接，P個(gè)讀取端口中的每一個(gè)讀取端口與一個(gè)輸出總線135連接。在具體實(shí)施方案中，每個(gè)多路分解寄存器堆150包括存儲器158，它有2N個(gè)存儲單元，在這里N是指在一個(gè)多路復(fù)用周期里的多路復(fù)用間隔的個(gè)數(shù)。例如，在所述2N個(gè)存儲單元的第一部分可以存儲來自N同步傳輸信號-1幀的當(dāng)前列，而所述2N個(gè)存儲單元的第二部分可以存儲來自N同步傳輸信號-1幀的先前列。在一個(gè)具體實(shí)施方案中，每個(gè)多路分解寄存器堆150包含96字節(jié)的存儲器，有96個(gè)存儲單元，用于存儲同步傳輸信號-48幀的當(dāng)前和先前的有48個(gè)字節(jié)的列。
參見圖6，在P個(gè)交叉點(diǎn)中的每一個(gè)交叉點(diǎn)都設(shè)置了多路分解寄存器堆150。每個(gè)多路分解寄存器堆150可以有一個(gè)寫入端口152和P＝4個(gè)讀取端口154。因此每個(gè)多路分解寄存器堆150可以連接在一個(gè)輸入端口和四個(gè)輸出端口之間。如果讀取端口154的個(gè)數(shù)增加了，每個(gè)輸入行連接的多路分解寄存器堆150的個(gè)數(shù)可以減少。由于多路分解寄存器堆150所占用的面積減小了，這樣可以使交換機(jī)布局的整個(gè)面積減小。每個(gè)輸入行里的多路分解寄存器堆150的個(gè)數(shù)可以用下列公式計(jì)算M＝R/P式中M是每個(gè)輸入行多路分解寄存器堆的個(gè)數(shù)，R是輸出端口的個(gè)數(shù)，而P是每個(gè)多路分解寄存器堆的讀取端口的個(gè)數(shù)。因此，對于一個(gè)R＝72，P＝4的交換機(jī)來說，每行需要有18個(gè)多路分解寄存器堆，而總共需要有1,296個(gè)多路分解寄存器堆。但是，如果每個(gè)多路分解寄存器堆的讀取端口的個(gè)數(shù)增加到8個(gè)，則每個(gè)輸入端口的多路分解寄存器堆的個(gè)數(shù)減少到9個(gè)，即減少到原來的一半。對于一個(gè)R＝144，P＝8的交換機(jī)，每行需要有18個(gè)多路分解寄存器堆，而總共需要有2,592個(gè)多路分解寄存器堆。
圖7所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的圖6中的交換機(jī)的工作原理。來自每個(gè)輸入端口的同步傳輸信號-48字節(jié)流，平行地穿過多路分解寄存器堆，被寫入96字節(jié)的存儲器158。在輸入的同步光纖網(wǎng)幀里的列中的每一對列的字節(jié)按順序?qū)懭攵嗦贩纸饧拇嫫鞫训拇鎯ζ?58。也就是說，存儲器158的字節(jié)0由一個(gè)偶數(shù)列的第一個(gè)同步傳輸信號-1寫入，字節(jié)1由同一列的第二個(gè)同步傳輸信號-1寫入，依此類推。
在這個(gè)偶數(shù)列從頭到尾寫入按順序進(jìn)行，直到字節(jié)48，字節(jié)48由接下來的一個(gè)奇數(shù)列的第一個(gè)同步傳輸信號-1寫入。同樣，在這個(gè)奇數(shù)列從頭到尾寫入按順序進(jìn)行，直到字節(jié)95，字節(jié)95由這個(gè)奇數(shù)列的最后一個(gè)同步傳輸信號-1寫入。這個(gè)過程重復(fù)進(jìn)行，字節(jié)0由接下來的一個(gè)偶數(shù)列的第一個(gè)同步傳輸信號-1寫入。在一個(gè)實(shí)施方案中，一個(gè)同步光纖網(wǎng)幀的先前列和當(dāng)前列分別存儲在96字節(jié)存儲器158的一個(gè)48字節(jié)段。
在輸出端，每個(gè)輸出端口建立一個(gè)同步傳輸信號-48輸出數(shù)據(jù)流，輸入數(shù)據(jù)是從被選定的輸入端口的被選定的同步傳輸信號-1輸入時(shí)隙傳輸來的。在具體的實(shí)施方案中，交換機(jī)配置有這樣的輸入-輸出連接，即一個(gè)輸出端口的每個(gè)輸出時(shí)隙與一個(gè)輸入端口的一個(gè)輸入時(shí)隙相聯(lián)。因此，在第n個(gè)時(shí)鐘周期，每個(gè)輸出端口啟動來自一個(gè)輸入端口的一個(gè)輸入時(shí)隙的數(shù)據(jù)的傳輸，占據(jù)第n個(gè)輸出時(shí)隙。輸出端口選擇一個(gè)多路分解寄存器堆150實(shí)施數(shù)據(jù)傳輸，所選擇的多路分解寄存器堆連接到輸出端口的輸出總線135，并且進(jìn)一步從一個(gè)先前列的字節(jié)中選擇一個(gè)字節(jié)，所述先前列是指包含在所選擇的多路分解寄存器堆150里的96字節(jié)存儲器158里的48字節(jié)段里的先前列。
在具體實(shí)施方案中，可編程序的選擇存儲器160啟動選擇數(shù)據(jù)的傳輸，從中間存儲器組件150傳輸?shù)捷敵龆丝?。在每個(gè)時(shí)鐘周期中，選擇存儲器160提供一個(gè)時(shí)隙選擇信號，以便從一個(gè)中間存儲器組件150選擇數(shù)據(jù)，并且提供一個(gè)端口選擇信號，以便啟動一個(gè)中間存儲器組件150的一個(gè)輸出端口，該中間存儲器組件與多個(gè)不同輸入端口連接。
端口選擇信號啟動一個(gè)多路分解寄存器堆150里的三態(tài)緩沖存儲器156，而地址信號在啟動的多路分解寄存器堆150的96字節(jié)緩沖存儲器里選擇一個(gè)特定時(shí)隙。隨后，通過字節(jié)寬度的輸出總線135將與所選定的輸入端口的選定的輸入時(shí)隙相關(guān)的數(shù)據(jù)傳輸?shù)捷敵鎏幚砥?30，在這里將數(shù)據(jù)插入出站同步傳輸信號-48字節(jié)流的同步傳輸信號-1時(shí)隙。
在一個(gè)實(shí)施方案中，每個(gè)輸出端口包括一個(gè)單獨(dú)的選擇存儲器組件160，該組件被稱作置換隨機(jī)存取存儲器。所述置換是指輸入時(shí)隙和輸出時(shí)隙之間的置換，它們通過交換機(jī)在空間和時(shí)間兩個(gè)方面定義數(shù)據(jù)的路徑。但是，在本發(fā)明的實(shí)施方案中并不局限于使輸入-輸出連接被置換這一種方式。例如，輸入-輸出連接可以采用多點(diǎn)連接。
在同步傳輸信號-48應(yīng)用設(shè)備中，每個(gè)置換隨機(jī)存取存儲器160包含48個(gè)存儲單元，它們按順序讀取，在每個(gè)時(shí)鐘周期生成端口選擇信號和時(shí)隙選擇信號。每個(gè)存儲單元包括兩個(gè)字段，端口選擇字段166和時(shí)隙選擇字段168。通過端口選擇總線162和時(shí)隙選擇總線164將合成信號從置換隨機(jī)存取存儲器160傳輸?shù)矫總€(gè)多路分解寄存器堆150，它們和輸出端口連接。
在一個(gè)實(shí)施方案中，端口選擇字段166包含log2(R)位(例如，8位以便從144個(gè)輸入端口中選擇)。端口選擇字段166啟動一個(gè)三態(tài)緩沖存儲器156以便從R個(gè)多路分解寄存器堆的緩沖存儲器中選擇出一個(gè)緩沖存儲器。當(dāng)端口選擇字段166與行地址相匹配時(shí)，三態(tài)緩沖存儲器將存儲器158的輸出傳輸?shù)捷敵隹偩€135。
在一個(gè)具體實(shí)施方案中，端口選擇總線162與多個(gè)比較器260連接，每個(gè)比較器對應(yīng)一個(gè)輸入行。比較器260將來自置換隨機(jī)存取存儲器160的端口選擇信號與當(dāng)前輸入行的行數(shù)進(jìn)行比較，啟動三態(tài)緩沖存儲器156，如果它們是匹配的，則將數(shù)據(jù)從多路分解寄存器堆150讀到輸出總線135。
在一個(gè)實(shí)施方案中，時(shí)隙選擇字段168包含log2(N)位(例如，6位以便從48個(gè)時(shí)隙中選擇)，并且作為存儲器158中一個(gè)字節(jié)的讀取地址使用。存儲器158存儲來自一個(gè)特定輸入時(shí)隙的數(shù)據(jù)。這兩個(gè)字段值166和168的組合定義了一個(gè)特定輸入端口上的特定輸入時(shí)隙，輸入端口的數(shù)據(jù)通過相關(guān)的輸出時(shí)隙傳送。因此，如果將適當(dāng)?shù)臄?shù)值放置在一個(gè)已知選擇存儲器組件160中的48個(gè)存儲單元的每一個(gè)存儲單元的兩個(gè)字段，則每個(gè)輸出時(shí)隙可以連接到任何輸入端口的任何輸入時(shí)隙。
為了防止讀取和寫入數(shù)據(jù)同時(shí)進(jìn)行時(shí)可能產(chǎn)生的不相容性，輸出端口讀取奇數(shù)列，而輸入端口寫入偶數(shù)列，或者相反。因此，輸出端口的幀時(shí)間總是比輸入端口的幀時(shí)間晚一個(gè)列。在一個(gè)實(shí)施方案中，每個(gè)多路分解寄存器堆存儲器158的每個(gè)端口的時(shí)隙讀取地址的高位在奇數(shù)列和偶數(shù)列之間選擇，并且對所有的多路分解寄存器堆都是一樣的。
熟悉該項(xiàng)技術(shù)的人將會理解，如果對R個(gè)選擇存儲器組件160中的每一個(gè)組件里的48個(gè)存儲單元提供多種版本，這可能是有利的。例如，可以提供48個(gè)存儲單元的4種版本。對這些存儲單元可以進(jìn)行復(fù)制，從而當(dāng)對其中的一套進(jìn)行修改時(shí)另一套可以繼續(xù)使用。對這些存儲單元可以再次復(fù)制，從而對于每個(gè)輸出端口的每個(gè)輸出時(shí)隙可以指定單獨(dú)工作保護(hù)輸入時(shí)隙。
更進(jìn)一步，熟悉該項(xiàng)技術(shù)的人將會理解，對于端口選擇字段和時(shí)隙選擇字段166和168有多種可能的編碼方式。在一個(gè)實(shí)施方案中，在存儲這些字段時(shí)采用二進(jìn)制編碼，但是在驅(qū)動多路分解寄存器堆陣列之前將這些字段預(yù)解碼變成更高級的基數(shù)格式。每個(gè)更高級的基數(shù)位由一個(gè)“one-hot”二進(jìn)制向量代表。例如，從144中選1端口選擇字段解碼為一個(gè)9中選1字段和兩個(gè)4中選1字段，而48中選1時(shí)隙選擇字段被解碼為一個(gè)8中選1字段和一個(gè)6中選1字段。這種編碼方式降低了陣列中的功率。
該系統(tǒng)的優(yōu)點(diǎn)是，置換隨機(jī)存取存儲器160直接選擇出現(xiàn)在輸出端口和輸出時(shí)隙上的輸入端口和輸入時(shí)隙。這種實(shí)施方案使輸入-輸出連接的重新組合更加方便。輸入-輸出的重新組合可以通過用每個(gè)輸出時(shí)隙的重新組合的輸入-輸出連接字段值166和168重寫與輸出相關(guān)的置換隨機(jī)存取存儲器160來實(shí)現(xiàn)。
這種體系結(jié)構(gòu)的全球布線的復(fù)雜程度是低的。這里的R個(gè)8位輸入總線125必須扇出到所有的R/P個(gè)多路分解寄存器堆150。地址也必須垂直分布，從與每個(gè)輸出處理器117相關(guān)的單個(gè)置換隨機(jī)存取存儲器160到在它的列內(nèi)的多路分解寄存器堆。
這種體系結(jié)構(gòu)對面積和功率的消耗主要來自多路分解寄存器堆150。這種設(shè)計(jì)需要R2/P個(gè)多路分解寄存器堆(例如，如果R＝72和P＝4，則總數(shù)為1296個(gè))，每個(gè)帶有768比特(96×8)的存儲量和P+1個(gè)端口。下表所表示的是多路分解寄存器堆的個(gè)數(shù)(N)、比特總數(shù)“b”和估計(jì)面積“a”，計(jì)算條件是R＝72和R＝144端口網(wǎng)絡(luò)，而P＝2、4和8。作面積估算時(shí)的假設(shè)條件是一個(gè)P+1端口寄存器位需要占用的面積為4+P+1個(gè)金屬磁道寬乘以5+P+1個(gè)金屬磁道寬。標(biāo)有字母“a”的列給出了以金屬磁道為單位的面積。最后的一列將磁道轉(zhuǎn)換成平方毫米，計(jì)算的依據(jù)是，對于0.13微米技術(shù)的電路，磁道間距為0.5微米。該計(jì)算沒有把外圍電路作為因素計(jì)算在內(nèi)，因此，對于如此小的寄存器堆來說，其面積值可能會加倍。
即使把外圍設(shè)備電路和沒有計(jì)算過的邏輯電路都計(jì)算在內(nèi)將面積“a”加倍，這種設(shè)計(jì)方案對于一個(gè)R＝72端口數(shù)據(jù)管理交換機(jī)來說也是可行的。如果P＝4，大約為1兆比特的多路分解寄存器堆需要占用22.4mm2。把其它雜項(xiàng)都計(jì)算在內(nèi)將這個(gè)數(shù)字翻一番，交換機(jī)核心部件的每個(gè)邊大約為7mm。因此，與目前的設(shè)計(jì)比較，這種設(shè)計(jì)方案也是具有竟?fàn)幜Φ?。但是對于R＝144端口交換機(jī)來說，它在可行性的邊界上，如果把估計(jì)的面積“a”的值翻一番，則交換機(jī)的核心部件占用的面積超過了每個(gè)邊13mm。
圖8所表示的是按照本發(fā)明的另一個(gè)具體實(shí)施方案而設(shè)計(jì)的交換機(jī)，該交換機(jī)采用進(jìn)一步縮小面積的分布式多路分解體系結(jié)構(gòu)。在這個(gè)方案中，每個(gè)中間存儲器組件包含N個(gè)存儲單元，N代表在一個(gè)多路復(fù)用周期內(nèi)的多路復(fù)用間隔數(shù)的個(gè)數(shù)。對于同步傳輸信號-48設(shè)備來說，N＝48個(gè)存儲單元。因此，與圖6和圖7中的實(shí)施方案比較，多路分解寄存器堆存儲器158減小到48字節(jié)，從而偶數(shù)列和奇數(shù)列可以寫到相同的存儲單元。
由于在本方案中，每一個(gè)多路分解寄存器堆中只有存儲器158一個(gè)單個(gè)列，輸出端口正在讀取的和輸入端口正在寫入的是相同的存儲單元。應(yīng)該特別注意的是，當(dāng)輸出端口讀到輸入端口前面時(shí)(即輸出時(shí)隙j讀取輸入時(shí)隙i并且i＞j)，它讀取的是前一列的數(shù)據(jù)值(第c-1列)。當(dāng)輸出端口讀到輸入端口后面時(shí)(即輸出時(shí)隙j讀取輸入時(shí)隙i并且i＜＝j(luò))，它讀取的是當(dāng)前列的數(shù)據(jù)值(第c列)。
為了修正這種打亂列的現(xiàn)象，增加了一個(gè)延遲存儲器組件170，該組件存儲從每一列的多路分解寄存器堆讀取的最后48個(gè)字節(jié)。具體地說，延遲存儲器組件170為那些從當(dāng)前列讀取的字節(jié)提供一個(gè)列的延遲時(shí)間，同時(shí)直接傳送從最后一列讀取的字節(jié)。因此，從延遲存儲器組件170輸出的所有字節(jié)都是來自前一列(c-1)。這種供選擇的編排方式可以使多路分解寄存器堆所需的存儲量減少二分之一，代價(jià)是增加延遲存儲器組件170，并且在處理配置交換方面增加了一些難度，參見圖12的說明。
圖9所表示的是按照圖8中的本發(fā)明的具體實(shí)施方案而設(shè)計(jì)的多路分解寄存器堆的組成部分。雖然前面所說的多路分解寄存器堆是一個(gè)帶有P＝2輸出端口的48字節(jié)的多路分解寄存器堆，下述多路分解寄存器堆的細(xì)節(jié)也與其相似(i)具有不同存儲容量的多路分解寄存器堆(例如，96字節(jié)多路分解寄存器堆)，(ii)具有兩個(gè)以上輸出端口的多路分解寄存器堆，和(iii)具有不同縱橫比的單元陣列的多路分解寄存器堆。
在一個(gè)實(shí)施方案中，48字節(jié)存儲器被作成24行乘16列的單元陣列210，其中每行包含以交叉形式排列的兩個(gè)字節(jié)(為了使圖面清晰沒有將交叉表示出來)。為了寫入多路分解寄存器堆，向所有兩個(gè)字節(jié)提供輸入數(shù)據(jù)“wd”，同時(shí)分離的寫入選擇線路使數(shù)據(jù)“wd”正好按照一個(gè)周期一個(gè)字節(jié)被寫入。寫允許信號“w，”是由寫入選擇字塊220產(chǎn)生的，該選擇字塊在每一列的開始接收同步脈沖信號“sync，”并且在隨后的48個(gè)周期中將這48個(gè)寫允許信號“w”從頭到尾排好順序。字塊220是可以實(shí)現(xiàn)的，例如，采用一個(gè)移位寄存器。
為了從多路分解寄存器堆讀取數(shù)據(jù)，對于每個(gè)輸出端口，將每個(gè)時(shí)隙讀取地址的5個(gè)高位，“rax[5:1]”，輸入到一個(gè)讀取解碼器230，或240，該解碼器從存儲器210里的24行中選擇出一行。每個(gè)讀取地址的低位“rax
”在本行內(nèi)選擇字節(jié)，使用每個(gè)輸出端口的一個(gè)字節(jié)寬度的列多路復(fù)用器250。
最后，比較器260比較端口選擇字段166，從每個(gè)輸出端口x的置換隨機(jī)存取存儲器160(rax[13:6])到當(dāng)前行的行數(shù)，并且使數(shù)據(jù)從多路分解寄存器堆150讀到輸出線路(dx)。當(dāng)本行沒有被選擇時(shí)該允許信號還可以用來禁止讀取解碼器工作，以便節(jié)省電源。
圖10中所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的延遲存儲器組件。延遲存儲器組件170可以包括一個(gè)48字節(jié)存儲器172，有一個(gè)讀取端口，“din，”和一個(gè)寫入端口“dold”。它存儲來自多路分解寄存器堆用于一個(gè)特定輸出的最后48個(gè)字節(jié)。存儲器172是一個(gè)先讀后寫型的存儲器，當(dāng)在同一個(gè)周期中為了讀取數(shù)據(jù)和寫入數(shù)據(jù)而訪問同一個(gè)存儲單元時(shí)，先將存儲在存儲器里的老數(shù)值讀出，然后寫入新的數(shù)值。
在每個(gè)周期中，從多路分解寄存器堆讀取的數(shù)據(jù)依次存儲在由寫選擇邏輯電路174確定的存儲單元。該邏輯電路由列同步脈沖“sync”將它復(fù)位到每列的開始的第一個(gè)存儲單元上。同樣地，數(shù)值由讀選擇邏輯電路176依次從延遲存儲器172讀出。通過以這種方式讀取和寫入相同的存儲單元時(shí)，延遲存儲器172的作用相當(dāng)于一個(gè)列延遲器，它讀取最后一列存儲的數(shù)值(即，N＝48個(gè)字節(jié)以前)，而寫入當(dāng)前列的數(shù)值。
多路復(fù)用器178在從多路分解寄存器堆“din”讀取的當(dāng)前數(shù)據(jù)和已經(jīng)從延遲存儲器“dold”讀取的老數(shù)據(jù)之間進(jìn)行選擇。多路復(fù)用器178由一個(gè)計(jì)算和比較電路180控制。該電路連續(xù)地計(jì)算當(dāng)前的時(shí)隙，由輸入處理器120將計(jì)算數(shù)值寫入多路分解寄存器堆150，并且該電路將這個(gè)計(jì)算數(shù)值與來自可編程序的選擇存儲器160的時(shí)隙選擇字段相比較。如果時(shí)隙選擇字段大于當(dāng)前的計(jì)算數(shù)值，則來自多路分解寄存器堆150的數(shù)值是從最后一列來的(第c-1列)，并且多多路復(fù)用器178選擇“din”。否則，來自多路分解寄存器堆150的數(shù)值是從當(dāng)前列來的(第c列)，并且多路復(fù)用器178選擇“dold”，它來自第c-1列。
圖11A和圖11B所表示的是按照圖8至圖10中的本發(fā)明的另一個(gè)具體實(shí)施方案而設(shè)計(jì)的帶有延遲存儲器的交換機(jī)的典型工作原理。具體地說，圖中所表示的是一個(gè)每列有N＝4個(gè)時(shí)隙和R＝2個(gè)輸入端口的交換機(jī)的一個(gè)輸出位片的兩個(gè)列的工作情況。置換隨機(jī)存取存儲器160為輸出時(shí)隙0選擇端口0時(shí)隙3，為輸出時(shí)隙1選擇端口0時(shí)隙0，為輸出時(shí)隙2選擇端口1時(shí)隙3，為輸出時(shí)隙3選擇端口0時(shí)隙1。來自第c-1列的最初在多路分解寄存器堆150的數(shù)值用空格表示。
在每個(gè)周期中，正在從選定的多路分解寄存器堆150讀取的數(shù)值用交叉影線表示，而選定的多路復(fù)用器178的輸入用黑體線表示。在周期0、1、2、和3期間，輸入端口0和1分別將“ a、b、c、d”和“m、n、o、p”寫入這兩個(gè)多路分解寄存器堆150。
在周期0和2期間，輸出端口讀到輸入端口的前面，并且因此將列(c-1)里的空值讀到延遲存儲器172。在這些周期內(nèi)，多路復(fù)用器178選擇上部輸入端口，直接從多路分解寄存器堆150讀取數(shù)值。
在周期1和3期間，輸出端口讀到輸入端口的后面，讀取“a”和“b”值，這些數(shù)值存儲在延遲存儲器172內(nèi)。在這些周期內(nèi)，多路復(fù)用器178選擇下部輸入端口，從延遲存儲器172內(nèi)讀取老數(shù)值，它也是來自列(c-1)。
在周期4、5、6、和7內(nèi)，工作繼續(xù)以類似的方式進(jìn)行，如圖11B所示。輸出端口在周期4和6直接從多路分解寄存器堆150讀取數(shù)值d和p，并且在周期5和7從延遲存儲器172內(nèi)讀取數(shù)值a和b。其最后的結(jié)果是，輸出值“d、a、p、b”都來自同一個(gè)列，在本例中它們來自列0。
從圖8到圖11所表示的本發(fā)明的實(shí)施方案的優(yōu)點(diǎn)是大大地減小了實(shí)現(xiàn)這個(gè)交換機(jī)所需的總存儲量，但是同時(shí)也使交換機(jī)的配置修改變得復(fù)雜。當(dāng)與一個(gè)特定輸出端口相關(guān)的置換存儲器(PR)160的一個(gè)版本與另一個(gè)版本交換時(shí)就發(fā)生配置的改變，生成不同的輸入-輸出連接。為了完成“無中斷”交換，配置交換機(jī)必須在一個(gè)幀的邊界發(fā)生。這種幀同步交換被稱為“無中斷”交換是因?yàn)樗恢袛嗷蚱茐娜魏螏膬?nèi)容。例如，在無中斷的配置重新組合過程中，在一個(gè)幀的最后一列(列809)使用老的配置，而在新幀的第一列(列0)使用新的配置。
但是，在圖8至圖11所表示的實(shí)施方案中，在列0期間從多路分解寄存器堆150讀取的數(shù)值有一些是從列0(新幀)讀取的，而有一些是從列809(老幀)讀取的。此外，如果在任何時(shí)隙“t”內(nèi)系統(tǒng)的配置從先寫后讀指示字轉(zhuǎn)換到先讀后寫指示字，多路分解寄存器堆讀取端口154需要在同一個(gè)周期內(nèi)作兩次讀取，因?yàn)樵诹?的時(shí)隙“t”內(nèi)老配置中的列809和新配置中的列0都需要讀取。在本文件中，列0指的是輸入定時(shí)。輸出端口在輸入端口后的一個(gè)列，因此在輸入端口處理列0的同時(shí)輸出端口處理列809。
在一個(gè)實(shí)施方案中，配置交換問題是這樣解決的。利用現(xiàn)實(shí)的有利條件，即一個(gè)同步光纖網(wǎng)幀的第一列在每個(gè)字節(jié)包含固定值十六進(jìn)制的“F6”，它代表同步光纖網(wǎng)成幀字符“A1”。因此，當(dāng)處理純同步光纖網(wǎng)幀時(shí)，允許對該幀的第一個(gè)字節(jié)進(jìn)行刪改并用它的已知值“F6”取代。在這種情況下，配置交換可以在列1的開始進(jìn)行而不是在列0的開始。這樣可以在列0期間直接讀取列809的數(shù)據(jù)，并且老幀的最后一列不會被打亂。在列1期間從延遲存儲器170的讀取的任何數(shù)據(jù)都是不正確的。但是它們可以用固定值“F6”取代以便將它們恢復(fù)到它們適當(dāng)?shù)臓顟B(tài)。在一個(gè)實(shí)施方案中，由輸出處理器130完成用一個(gè)固定值(即F6)改寫一個(gè)幀的第一列里所有的子幀這一功能。
圖12A所表示的是按照本發(fā)明的另一個(gè)具體實(shí)施方案，為了獲得無中斷的配置交換而如何使幀保持同步的方法。如圖所示，無中斷配置交換可以通過操作多路分解寄存器堆150來實(shí)現(xiàn)，使它的工作頻率高于輸入處理器120和輸出處理器130的頻率，以致使該幀的第一個(gè)字節(jié)的數(shù)值可以保存起來。在具體實(shí)施方案中，多路分解寄存器堆的單元陣列210，以及輸入處理器120和輸出處理器130的內(nèi)面可以工作在時(shí)鐘頻率，比輸入處理器120和輸出處理器130的外面稍快。對于一個(gè)同步光纖網(wǎng)幀來說，通常每個(gè)幀有810個(gè)列，單元陣列210工作在時(shí)鐘頻率，是輸入處理器120和輸出處理器130的外面頻率的811/810倍，以致單元陣列每幀有811個(gè)列間隔。
如圖12B所示，使處理機(jī)的核心工作在與輸入處理器120和輸出處理器130不同的頻率需要在輸入處理器120和交換機(jī)的核心增加一個(gè)輸入先進(jìn)先出排隊(duì)410。同樣地，在延遲存儲器組件170和輸出處理器130之間增加一個(gè)輸出先進(jìn)先出排隊(duì)420。
回過頭來參看圖12A，對于一個(gè)工作在一次一個(gè)字節(jié)的同步光纖網(wǎng)同步傳輸信號-48數(shù)據(jù)流的交換機(jī)來說，每列有48個(gè)周期。如行“e”和行“f”所示，輸入處理器120和輸出處理器130在810列從頭到尾的循環(huán)工作中，輸出處理器130落后輸入處理器120一個(gè)列。在具體實(shí)施方案中，輸入處理器120必須在輸入先進(jìn)先出排隊(duì)410積累至少N字節(jié)(對于同步傳輸信號-48設(shè)備為48)然后才起始核心列0，結(jié)果是，當(dāng)輸入處理器120完成810列到幀結(jié)束還有一列時(shí)間時(shí)，它不欠載運(yùn)行輸入先進(jìn)先出排隊(duì)410。在輸出端，當(dāng)輸出先進(jìn)先出排隊(duì)420沒有寫入時(shí)，輸出先進(jìn)先出排隊(duì)在一個(gè)幀的結(jié)束生長到至少48字節(jié)長，然后在輸出處理器列809期間排放48字節(jié)。
如行a所示，單元陣列210或“核心”比輸入處理器120和輸出處理器130運(yùn)行的快，在相同的時(shí)間段內(nèi)循環(huán)工作了從頭到尾811列。
如行b所示，每個(gè)輸入處理器120在這些列的第一個(gè)810期間用上文描述的輸入數(shù)據(jù)寫入它的多路分解寄存器堆150的行。在最后一列(c＝810)期間沒有寫入發(fā)生，多路分解寄存器堆保持不變(即，“nop”是“不工作”的縮寫)。
如行“c”所示，每個(gè)輸出處理器130在每個(gè)811周期讀取它的多路分解寄存器堆150的列。在第一列期間，如果它讀在寫指示符之前它從列809讀取數(shù)值，如果它讀在寫指示符之后它從列0讀取數(shù)值。因此本列時(shí)間段標(biāo)有809/0。多路分解寄存器堆的讀取繼續(xù)按照這種方式進(jìn)行直到第811時(shí)間段。因?yàn)楸局芷诙嗦贩纸饧拇嫫鞫褯]有寫入這些讀取都讀列809。
如行“d”所示，使用延遲存儲器組件170，被列入到行“c”下的兩列中的老的一列總是被寫入輸出先進(jìn)先出排隊(duì)420，但是在這811個(gè)列的第一列期間除外，這段時(shí)間不向輸出先進(jìn)先出排隊(duì)420寫入任何數(shù)值。
當(dāng)配置交換時(shí)，通過修改位于核心列810之后本幀的末端的置換存儲器160的一個(gè)高級地址位來選擇一個(gè)不同的置換存儲器。在配置交換后的第一個(gè)周期內(nèi)，多路分解寄存器堆被讀取，但沒有數(shù)據(jù)輸出到輸出先進(jìn)先出排隊(duì)420。這樣就使得延遲存儲器172裝入符合新配置的數(shù)據(jù)，在新配置的第二列期間從延遲存儲器172讀取的數(shù)據(jù)將是正確的。
要使數(shù)據(jù)管理交換機(jī)按照圖12A所表示的那樣運(yùn)行需要有一個(gè)條件，即生成一個(gè)核心時(shí)鐘“ck”，其頻率是輸入處理器120和輸出處理器130頻率的811/810倍，如圖12B所示。這可以通過使用鎖相環(huán)技術(shù)、使用時(shí)鐘內(nèi)插技術(shù)，或其它類似的時(shí)鐘放大技術(shù)來實(shí)現(xiàn)，這些技術(shù)對于本專業(yè)的人員來說是很熟悉的。
圖13所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的圖9中的單元陣列的組成部分。多端口存儲單元210有3個(gè)主要組成部分。一對交叉結(jié)合的反相器組成了存儲單元310，該存儲單元寫入后保持二進(jìn)制1或0。一條寫入電路320，當(dāng)寫選擇“w”被確定后該電路將數(shù)據(jù)從一個(gè)寫數(shù)據(jù)電路“wd”傳送到存儲單元310。最后是一條讀取電路330，當(dāng)相關(guān)的讀取選擇線路“rx”被確定后該電路將存儲單元310里的數(shù)值發(fā)送到一個(gè)輸出端口“rdx”。雖然圖中的讀取電路330只畫出了兩個(gè)端口，但最好是采用8個(gè)端口的讀取電路，帶有8個(gè)讀取選擇線路和8個(gè)讀取數(shù)據(jù)線路。
此外，圖中還表示出一條N溝道金屬氧化物半導(dǎo)體開放式漏極讀取電路，該電路要求讀取數(shù)據(jù)線路在讀取周期開始前預(yù)先充電。換句話說，可以采用一個(gè)帶有電阻負(fù)載的讀取數(shù)據(jù)線路。
熟悉該項(xiàng)技術(shù)的人們會理解，存儲器的研制可以采用不同類型的存儲單元(例如，動態(tài)單元)，不同的寫入電路和不同的讀取電路。具體地說，當(dāng)本文件描述的一個(gè)單元采用的是單端讀取和寫入端口時(shí)，熟悉該項(xiàng)技術(shù)的人們將會理解，在該單元的具體實(shí)施中可以采用差分讀取和寫入端口，或者是差分和單端端口混合使用。本文件所描述的結(jié)構(gòu)適用于采用不同電路的存儲器單元。
圖14和圖15所表示的是多路分解寄存器堆的兩個(gè)具體實(shí)施方案。在這些方案中實(shí)現(xiàn)的96個(gè)字節(jié)的多路分解寄存器堆，所占面積要比正常情況下所需的面積小很多，采用的方法是一對單元共享一個(gè)讀取電路。這種共享是可行的，因?yàn)樵谳斎胩幚砥?20寫入一個(gè)奇數(shù)(偶數(shù))列里的單元時(shí)，輸出處理器130只讀取一個(gè)偶數(shù)(奇數(shù))列里的單元。因此，多路分解寄存器堆150里的奇數(shù)列的一個(gè)單元可以與這個(gè)多路分解寄存器堆150里的偶數(shù)列的相對應(yīng)的單元共享一個(gè)讀取電路，因?yàn)檩敵鎏幚砥?30從來不需要同時(shí)讀取這兩個(gè)單元。在一個(gè)8個(gè)端口的配置中，讀取電路支配著單元的面積，因此通過共享讀取電路節(jié)省的面積是非常可觀的。
圖14所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案而設(shè)計(jì)的縮小面積的96字節(jié)的多路分解寄存器堆的單元陣列。在這個(gè)實(shí)施方案中，寫入電路和存儲單元都是成對的(即，310a，310b和320a，320b)。其中一個(gè)用于奇數(shù)列，用“w0”寫入；另一個(gè)用偶數(shù)列，用“w1”寫入。寫入選擇電路220為奇數(shù)和偶數(shù)列生成這些獨(dú)立的寫入，該電路如圖12所示，帶有2N個(gè)輸出端口(例如，96個(gè)輸出端口)。多路復(fù)用器340在奇數(shù)和偶數(shù)列單元之間進(jìn)行選擇以便驅(qū)動讀取電路330。多路復(fù)用器340由一個(gè)奇/偶選擇線路“se1”控制，該選擇線路是由讀取選擇電路220生成的。多路復(fù)用器的工作情況是，當(dāng)偶數(shù)單元被寫入時(shí)它選擇奇數(shù)單元，而當(dāng)奇數(shù)單元被寫入時(shí)它選擇偶數(shù)單元。在一個(gè)具體實(shí)施方案中，讀取電路330與圖中所示的電路相同。
圖15所表示的是按照本發(fā)明的另一個(gè)具體實(shí)施方案而設(shè)計(jì)的縮小面積的96字節(jié)的多路分解寄存器堆的單元陣列。在這個(gè)具體實(shí)施方案中，共享單個(gè)讀取電路的一個(gè)存儲單元跨越兩個(gè)存儲位。在這個(gè)單元中，當(dāng)寫入選擇線路(w)被確定后，只有下面的存儲單元370，即主存儲單元可以從寫入數(shù)據(jù)線路被直接寫入。如圖12所示，在每個(gè)多路分解寄存器堆中有N個(gè)這樣的選擇線路。當(dāng)傳輸線路“xfer”被確定后，數(shù)據(jù)從主存儲單元370傳輸?shù)綇膶俅鎯卧?50。數(shù)據(jù)從從屬存儲單元讀到讀取數(shù)據(jù)線路，如在圖13中所示的電路。
在運(yùn)行中，輸入單元將來自一個(gè)偶數(shù)列里的數(shù)據(jù)寫入主存儲單元370的所有48個(gè)存儲單元。然后通過確定傳輸線路的方法將所有48個(gè)存儲單元復(fù)制到從屬單元350。當(dāng)該復(fù)制完成之后，輸入單元將來自一個(gè)奇數(shù)列的數(shù)據(jù)寫入所有48個(gè)主存儲單元。就在這個(gè)奇數(shù)列寫入的同時(shí)，輸出單元也正在從從屬單元350讀取偶數(shù)數(shù)據(jù)。在這個(gè)同步光纖網(wǎng)列的結(jié)尾，xfer線路再次被確定，并且將奇數(shù)數(shù)據(jù)傳送到從屬單元350。
為了對圖14的電路中的數(shù)據(jù)的讀取、寫入和傳輸進(jìn)行排序，可以采取雙相位定時(shí)設(shè)計(jì)，即，寫入選擇電路和讀取選擇電路只有在相位0(時(shí)鐘高)被確定，而xfer線路和讀取數(shù)據(jù)預(yù)先充電線路只有在相位1(時(shí)鐘低)被確定。為了防止第一個(gè)偶數(shù)(奇數(shù))寫入打亂奇數(shù)(偶數(shù))數(shù)據(jù)，“xfer”線路應(yīng)該在一列的第一個(gè)寫入選擇線路走高很久之后走低。
圖16所表示的是按照本發(fā)明的一個(gè)具體實(shí)施方案，通過采用多泵激使多個(gè)輸出端口分享多路分解寄存器堆。這種方案可以進(jìn)一步縮小交換機(jī)布局的面積，或者是增大交換機(jī)端口的密度。多泵激是指在311兆赫茲時(shí)鐘周期內(nèi)每個(gè)多路分解寄存器堆被多次讀取，而不是每個(gè)時(shí)鐘周期只讀一次。在多泵激方案中可以允許兩個(gè)或多個(gè)置換隨機(jī)存取存儲器160和輸出處理器130與一個(gè)多路分解寄存器堆150的每個(gè)讀取端口132連接，從而減少了每個(gè)輸入行多路分解寄存器堆的個(gè)數(shù)。
多泵激的實(shí)現(xiàn)歸功于0.13微米互補(bǔ)型金屬半導(dǎo)體晶體管技術(shù)，它提供50微微米級的門延遲。由于311兆赫茲時(shí)鐘周期這段時(shí)間大約是3.2納秒，多路分解寄存器堆150中的隨機(jī)存取緩沖存儲器是足夠快的，在大約1納秒內(nèi)被讀取。因此，最后一列緩沖存儲器134可以在311兆赫茲時(shí)鐘周期內(nèi)至少被讀兩次或者3次，從而可以使兩個(gè)或者3個(gè)輸出處理器130連接到單個(gè)讀取端口132。
參見圖16，如果數(shù)據(jù)以622兆赫茲或者933兆赫茲的速率讀取，多路分解寄存器堆150的兩個(gè)讀取端口可以分別作為一個(gè)4個(gè)或者6個(gè)端口的多路分解寄存器堆。在一個(gè)具體實(shí)施方案中，一對輸出處理器130通過一個(gè)垂直輸出總線135連接到每個(gè)讀出端口154。例如，輸出處理器OP0和OP1連接到兩個(gè)讀取端口中的一個(gè)。地址總線和啟動總線從一對有關(guān)的置換隨機(jī)存取存儲器160(例如，PR0和PR1)延伸到兩個(gè)獨(dú)立的多路復(fù)用器190和192。多路復(fù)用器190多路復(fù)用來自置換隨機(jī)存取存儲器的啟動總線PR0和PR1，這些總線傳送端口選擇信號。同樣，多路復(fù)用器192多路復(fù)用來自置換隨機(jī)存取存儲器的地址總線PR0和PR1，這些總線傳送時(shí)隙選擇信號。
對于每個(gè)多路復(fù)用器190和192來說，一個(gè)相位信號PHASE在兩個(gè)輸入之間交替產(chǎn)生，致使多路分解寄存器堆的讀出端口在該交換機(jī)的單個(gè)時(shí)鐘周期內(nèi)(例如，311兆赫茲)在輸出處理器OP0和OP1之間交替讀取。所述相位信號的驅(qū)動可以在多個(gè)交換機(jī)時(shí)鐘周期進(jìn)行，如622兆赫茲和933兆赫茲。
在運(yùn)行中，當(dāng)時(shí)鐘走高時(shí)，第一個(gè)置換隨機(jī)存取存儲器PR0選擇數(shù)據(jù)以便將該數(shù)據(jù)讀到輸出處理器OP0，而當(dāng)時(shí)鐘走低時(shí)，第二個(gè)置換隨機(jī)存取存儲器PR1完成同樣的功能。因此，在同一個(gè)311兆赫茲時(shí)鐘周期內(nèi)，數(shù)據(jù)可以被傳輸?shù)絻蓚€(gè)獨(dú)立的輸出處理器OP0和OP1。換句話說，兩個(gè)輸出的置換字段可以在置換隨機(jī)存取存儲器中交叉，置換隨機(jī)存取存儲器的鐘控頻率為622兆赫茲。
采用多泵激后，多個(gè)輸出處理器可以連接到多路分解寄存器堆的一個(gè)單個(gè)讀取端口，將每個(gè)輸入行的多路分解寄存器堆的個(gè)數(shù)減少一半。例如，一個(gè)72個(gè)輸出端口的交換機(jī)，其多路分解寄存器堆帶有4個(gè)多路復(fù)用端口，則每個(gè)輸入行需要18個(gè)多路分解寄存器堆。但是，采用雙泵激后，多路分解寄存器堆的個(gè)數(shù)可以從18個(gè)減少到9個(gè)。交換機(jī)配置的這種削減可以為交換機(jī)提供容積以便增加每個(gè)交換機(jī)的端口的密度。
雖然結(jié)合本發(fā)明的優(yōu)選實(shí)施方案對本發(fā)明作了具體展示和說明，但是熟悉該項(xiàng)技術(shù)的人們會理解，在不脫離所附權(quán)利要求中的本發(fā)明的范圍的情況下，本發(fā)明可以在形式和細(xì)節(jié)方面作出各種改變。
權(quán)利要求
1.一種用于將數(shù)據(jù)從多個(gè)外部輸入鏈路傳輸?shù)蕉鄠€(gè)外部輸出鏈路的交換機(jī)，該交換機(jī)包括從外部輸入鏈路接收數(shù)據(jù)的多個(gè)輸入端口；向外部輸出鏈路傳輸數(shù)據(jù)的多個(gè)輸出端口；與多個(gè)輸入端口中的每一個(gè)輸入端口連接的多個(gè)中間存儲器組件，每個(gè)中間存儲器組件存儲來自一個(gè)輸入端口的輸入數(shù)據(jù)并且提供該輸入端口和多個(gè)輸出端口中的一個(gè)子輸出端口的接口；和可編程序的選擇存儲器，使被選定的數(shù)據(jù)能夠從中間存儲器組件傳送到多個(gè)輸出端口。
2.如權(quán)利要求1中的交換機(jī)，其中所述輸出端口的子集包含多個(gè)輸出端口。
3.如權(quán)利要求1中的交換機(jī)，其中每個(gè)中間存儲器組件包含P個(gè)讀出端口和R/P個(gè)與每個(gè)輸入端口連接的中間存儲器組件。
4.如權(quán)利要求3中的交換機(jī)，其中P等于8個(gè)端口。
5.如權(quán)利要求1中的交換機(jī)，其中每個(gè)中間存儲器組件包含2N個(gè)存儲單元，并且N是一個(gè)多路復(fù)用周期里的多路復(fù)用間隔的個(gè)數(shù)。
6.如權(quán)利要求5中的交換機(jī)，其中N等于48個(gè)多路復(fù)用間隔。
7.如權(quán)利要求5中的交換機(jī)，其中所述2N個(gè)存儲單元的第一部分存儲來自一個(gè)N同步傳輸信號-1幀的當(dāng)前一列；和所述2N個(gè)存儲單元的第二部分存儲來自一個(gè)N同步傳輸信號-1幀的先前一列。
8.如權(quán)利要求1中的交換機(jī)，其中選擇存儲器提供地址信號以便從中間存儲器組件選擇數(shù)據(jù)，和啟動信號以便啟動來自與不同輸入端口連接的多個(gè)中間存儲器組件中的一個(gè)中間存儲器組件的輸出。
9.如權(quán)利要求1中的交換機(jī)，其中選擇存儲器包含多個(gè)選擇存儲單元，所述多個(gè)選擇存儲單元中的每一個(gè)都與一個(gè)輸出端口相聯(lián)系。
10.如權(quán)利要求1中的交換機(jī)，其中多個(gè)中間存儲器組件是多路分解寄存器堆。
11.如權(quán)利要求1中的交換機(jī)，其中每個(gè)中間存儲器組件包含N個(gè)存儲單元，并且N是一個(gè)多路復(fù)用周期里的多路復(fù)用間隔的個(gè)數(shù)。
12.如權(quán)利要求11中的交換機(jī)，其中N等于48個(gè)多路復(fù)用間隔。
13.如權(quán)利要求11中的交換機(jī)，進(jìn)一步包含連接到每個(gè)輸出端口的延遲存儲器，當(dāng)所述輸出端口從被選定的中間存儲器組件讀取當(dāng)前數(shù)據(jù)時(shí)，它從延遲存儲器中讀取。
14.如權(quán)利要求13中的交換機(jī)，在該交換機(jī)中，當(dāng)所述輸出端口從被選定的中間存儲器組件讀取先前數(shù)據(jù)時(shí)，該輸出端口直接從被選定的中間存儲器組件中讀取。
15.如權(quán)利要求11中的交換機(jī)，其中每個(gè)輸出端口包含一個(gè)輸出處理器，該輸出處理器用一個(gè)固定值重寫一個(gè)幀的一個(gè)第一列的所有子幀。
16.如權(quán)利要求1中的交換機(jī)，其中中間存儲器組件包含一個(gè)單元陣列，包含至少N個(gè)存儲單元，用于存儲來自輸入時(shí)隙的數(shù)據(jù)；和一個(gè)與所述單元陣列連接的寫選擇器，用于啟動單元陣列里的一個(gè)存儲單元，以便寫入來自一個(gè)輸入時(shí)隙的數(shù)據(jù)。
17.如權(quán)利要求16中的交換機(jī)，其中，中間存儲器組件進(jìn)一步包括連接到單元陣列上的多個(gè)讀取解碼器，每個(gè)讀取解碼器連接到一個(gè)選擇存儲器單元；和每個(gè)讀取解碼器，接收來自選擇存儲器單元的一個(gè)地址信號并且用這個(gè)地址信號從單元陣列里的一個(gè)存儲單元選擇數(shù)據(jù)以便讀到一個(gè)輸出端口。
18.如權(quán)利要求17中的交換機(jī)，其中，中間存儲器組件進(jìn)一步包括一個(gè)比較器；該比較器從選擇存儲單元接收一個(gè)啟動信號，并且將這個(gè)啟動信號與輸入端口標(biāo)識符進(jìn)行比較。如果啟動信號與輸入端口的標(biāo)識符相符合，比較器允許將來自單元陣列里的被選定的數(shù)據(jù)發(fā)送到輸出端口。
19.如權(quán)利要求16中的交換機(jī)，其中，單元陣列包含一個(gè)讀取電路；至少一個(gè)存儲器單元；和至少一個(gè)寫入電路；所述寫入電路將來自一個(gè)輸入端口的數(shù)據(jù)傳輸?shù)酱鎯ζ鲉卧?，而所述讀取電路將存儲單元中的數(shù)值發(fā)送到輸出端口。
20.如權(quán)利要求19中的交換機(jī)，其中單元陣列包含兩個(gè)或多個(gè)存儲單元，這兩個(gè)或多個(gè)存儲單元共享這個(gè)讀取電路。
21.如權(quán)利要求20中的交換機(jī)，其中，所述讀取電路由一個(gè)多路復(fù)用器驅(qū)動，該多路復(fù)用器從所述兩個(gè)或多個(gè)存儲單元中選擇一個(gè)存儲單元，該存儲單元有一個(gè)數(shù)值需要讀到輸出端口。
22.如權(quán)利要求20中的交換機(jī)，進(jìn)一步包含一個(gè)寫選擇電路；和所述單元陣列進(jìn)一步包含兩個(gè)或多個(gè)寫入電路；寫選擇電路允許這兩個(gè)或多個(gè)寫入電路連續(xù)地寫入。
23.如權(quán)利要求20中的交換機(jī)，其中所述兩個(gè)或多個(gè)存儲單元包括一個(gè)主存儲單元；一個(gè)從屬存儲單元；所述至少一個(gè)寫入電路將數(shù)據(jù)寫入主存儲單元，主存儲單元將數(shù)據(jù)傳輸?shù)綇膶俅鎯卧?，由讀取電路從這個(gè)從屬存儲單元中讀取數(shù)據(jù)。
24.如權(quán)利要求1中的交換機(jī)，其中，中間存儲器組件的每一個(gè)讀取端口連接到多個(gè)輸出端口，所述多個(gè)輸出端口被連續(xù)地啟動。
25.如權(quán)利要求24中的交換機(jī)，其中，兩個(gè)或多個(gè)輸出端口連接到一個(gè)中間存儲器組件的多個(gè)讀取端口中的每一個(gè)讀取端口。
26.如權(quán)利要求25中的交換機(jī)，其中，中間存儲器組件在單個(gè)時(shí)鐘周期內(nèi)從兩個(gè)或多個(gè)輸出端口被讀取，從而減少了每個(gè)輸出端口的中間存儲器組件的個(gè)數(shù)。
27.如權(quán)利要求13中的交換機(jī)，其中多個(gè)輸入端口中的每一個(gè)輸入端口包含一個(gè)輸入處理器；和多個(gè)輸出端口中的每一個(gè)輸出端口包含一個(gè)輸出處理器；輸入處理器將一個(gè)輸入幀的列寫入與輸入端口連接的中間存儲器組件；輸出處理器從中間存儲器組件或延遲存儲器讀取一個(gè)輸出幀的一個(gè)列，所述中間存儲器組件和延遲存儲器與輸出端口連接；所述多個(gè)中間存儲器組件的工作頻率高于輸入處理器和輸出處理器的工作頻率。
28.如權(quán)利要求27中的交換機(jī)，其中所述中間存儲器組件的工作頻率是輸入處理器和輸出處理器的工作頻率的C+1/C倍，其中C是一個(gè)幀中的列間隔的個(gè)數(shù)。
29.如權(quán)利要求27中的交換機(jī)，其中所述中間存儲器組件的工作頻率是這樣的，在一個(gè)幀周期內(nèi)中間存儲器組件有C+1列，而輸入處理器和輸出處理器在相同的幀周期內(nèi)有C列。
30.如權(quán)利要求28中的交換機(jī)，其中C等于810列。
31.如權(quán)利要求28中的交換機(jī)，其中，在一個(gè)幀的第C+1列期間不向中間存儲器組件輸入任何數(shù)據(jù)，并且在一個(gè)幀的第一列期間不向輸出處理器輸出任何數(shù)據(jù)。
32.如權(quán)利要求27中的交換機(jī)，其中一個(gè)輸入先進(jìn)先出連接在輸入處理器和中間存儲器組件之間，和一個(gè)輸出先進(jìn)先出連接在中間存儲器組件和輸出處理器之間。
33.一種將數(shù)據(jù)從多個(gè)外部輸入鏈路傳輸?shù)蕉鄠€(gè)外部輸出鏈路的方法，該方法包括從外部輸入鏈路接收數(shù)據(jù)到多個(gè)輸入端口；從多個(gè)輸入端口發(fā)送數(shù)據(jù)到外部輸出鏈路；將多個(gè)中間存儲器組件連接到多個(gè)輸入端口中的每一個(gè)端口，多個(gè)中間存儲器組件中的每一個(gè)都提供一個(gè)所述輸入端口和多個(gè)輸出端口的一個(gè)子集之間的接口；存儲來自每個(gè)中間存儲器組件里的一個(gè)輸入端口的數(shù)據(jù)；和啟動被選定的數(shù)據(jù)從中間存儲器組件傳輸?shù)蕉鄠€(gè)輸出端口。
34.如權(quán)利要求33中的方法，其中輸出端口的子集包括多個(gè)輸出端口。
35.如權(quán)利要求33中的方法，進(jìn)一步包括為每個(gè)中間存儲器組件提供P個(gè)讀取端口；并且將R/P中間存儲器組件連接到每個(gè)輸入端口。
36.如權(quán)利要求35中的方法，其中P等于8個(gè)端口。
37.如權(quán)利要求33中的方法，進(jìn)一步包括在每個(gè)中間存儲器組件內(nèi)提供2N個(gè)存儲單元；并且N是一個(gè)多路復(fù)用周期中多路復(fù)用間隔的個(gè)數(shù)。
38.如權(quán)利要求37中的方法，其中N等于48個(gè)多路復(fù)用間隔。
39.如權(quán)利要求37中的方法，進(jìn)一步包括將一個(gè)N同步傳輸信號-1幀的當(dāng)前列存儲在2N個(gè)存儲單元的一個(gè)第一個(gè)部分；和將一個(gè)N同步傳輸信號-1幀的先前列存儲在2N個(gè)存儲單元的一個(gè)第二個(gè)部分。
40.如權(quán)利要求33中的方法，其中啟動被選定的數(shù)據(jù)的傳輸進(jìn)一步包括提供一個(gè)地址信號以便從一個(gè)中間存儲器組件選擇數(shù)據(jù)；和提供一個(gè)啟動信號以便啟動從多個(gè)中間存儲器組件中的一個(gè)中間存儲器組件的輸出，所述多個(gè)存儲器組件連接到不同的輸入端口。
41.如權(quán)利要求33中的方法，進(jìn)一步包括提供多個(gè)選擇存儲單元以便將選定好的數(shù)據(jù)從中間存儲器組件傳輸?shù)蕉鄠€(gè)輸出端口；和使多個(gè)選擇存儲單元中的每一個(gè)選擇存儲單元與一個(gè)輸出端口相結(jié)合。
42.如權(quán)利要求33中的方法，其中所述多個(gè)中間存儲器組件是多路分解寄存器堆。
43.如權(quán)利要求33中的方法，進(jìn)一步包括在每個(gè)中間存儲器組件提供N個(gè)存儲單元；和N是一個(gè)多路復(fù)用周期中多路復(fù)用間隔的個(gè)數(shù)。
44.如權(quán)利要求43中的方法，其中N等于48個(gè)多路復(fù)用間隔。
45.如權(quán)利要求43中的方法，進(jìn)一步包括將延遲存儲器連接到每個(gè)輸出端口；和當(dāng)一個(gè)輸出端口從一個(gè)被選定的中間存儲器組件讀取當(dāng)前數(shù)據(jù)時(shí)，從所述延遲存儲器讀取。
46.如權(quán)利要求45中的方法，進(jìn)一步包括當(dāng)一個(gè)輸出端口從一個(gè)被選定的中間存儲器組件讀取先前數(shù)據(jù)時(shí)，直接從這個(gè)被選定的中間存儲器組件中讀取。
47.如權(quán)利要求43中的方法，進(jìn)一步包括用一個(gè)固定值重寫一個(gè)幀的一個(gè)第一列的所有子幀。
48.如權(quán)利要求33中的方法，進(jìn)一步包括為每個(gè)中間存儲器組件提供一個(gè)單元陣列，包含至少N個(gè)存儲單元，用于存儲來自一個(gè)輸入時(shí)隙的數(shù)據(jù)；和允許使用與單元陣列連接的寫入選擇器將來自多個(gè)輸入時(shí)隙中的一個(gè)輸入時(shí)隙的數(shù)據(jù)寫入單元陣列的一個(gè)存儲單元。
49.如權(quán)利要求48中的方法，進(jìn)一步包括將多個(gè)讀解碼器連接到單元陣列；將多個(gè)讀解碼器中的每一個(gè)連接到一個(gè)選擇存儲單元；將來自選擇存儲單元里的地址信號發(fā)送到讀解碼器；和按照這個(gè)地址信號從單元陣列里的一個(gè)存儲單元選擇數(shù)據(jù)，以便用讀解碼器將數(shù)據(jù)讀到一個(gè)輸出端口。
50.如權(quán)利要求49中的方法，進(jìn)一步包括為每個(gè)中間存儲器組件提供一個(gè)比較器；將來自選擇存儲單元的啟動信號發(fā)送到比較器；用該比較器將啟動信號與輸入端口標(biāo)識符相比較；和如果啟動信號與輸入端口標(biāo)識符相符合，比較器允許被選定的數(shù)據(jù)從單元陣列發(fā)送到輸出端口。
51.如權(quán)利要求48中的方法，進(jìn)一步包括為單元陣列提供一個(gè)讀取電路；為單元陣列提供至少一個(gè)存儲單元；為單元陣列提供至少一個(gè)寫入電路；用所述至少一個(gè)寫入電路將來自一個(gè)輸入端口的數(shù)據(jù)傳輸?shù)酱鎯卧?；用讀取電路將存儲單元中的數(shù)值發(fā)送到一個(gè)輸出端口。
52.如權(quán)利要求51中的方法，其中的單元陣列包含兩個(gè)或多個(gè)存儲單元，該方法進(jìn)一步包括所述兩個(gè)或多個(gè)存儲單元共享讀取電路。
53.如權(quán)利要求52中的方法，進(jìn)一步包括用一個(gè)多路復(fù)用器驅(qū)動讀取電路，方法是從兩個(gè)或多個(gè)存儲單元中選擇一個(gè)存儲單元，它有一個(gè)數(shù)值需要讀到一個(gè)輸出端口。
54.如權(quán)利要求52中的方法，其中的單元陣列包含兩個(gè)或多個(gè)寫入電路，該方法進(jìn)一步包括連接一個(gè)寫入選擇電路到單元陣列；使用寫入選擇電路允許兩個(gè)或多個(gè)寫入電路連續(xù)地寫入。
55.如權(quán)利要求52中的方法，進(jìn)一步包括為所述兩個(gè)或多個(gè)存儲單元提供一個(gè)主存儲單元和一個(gè)從屬存儲單元；用所述至少一個(gè)寫入電路將數(shù)據(jù)寫入主存儲單元；數(shù)據(jù)從主存儲器單元傳輸?shù)綇膶俅鎯ζ鲉卧?；和用讀取電路從該從屬存儲單元中讀取數(shù)據(jù)。
56.如權(quán)利要求33中的方法，進(jìn)一步包括將中間存儲器組件的每個(gè)讀取端口與多個(gè)輸出端口連接；和允許多個(gè)輸出端口中的每個(gè)輸出端口按順序地連接到讀取端口。
57.如權(quán)利要求56中的方法，其中兩個(gè)或多個(gè)輸出端口連接到中間存儲器組件的每個(gè)讀取端口。
58.如權(quán)利要求57中的方法，進(jìn)一步包括在單個(gè)時(shí)鐘周期內(nèi)從這兩個(gè)或多個(gè)輸出端口讀中間存儲器組件，從而減少每個(gè)輸入端口的中間存儲器組件的個(gè)數(shù)。
59.如權(quán)利要求45中的方法，進(jìn)一步包括為多個(gè)輸入端口中的每一個(gè)輸入端口提供一個(gè)輸入處理器；為多個(gè)輸出端口中的每一個(gè)輸出端口提供一個(gè)輸出處理器；將一個(gè)輸入幀的列寫入中間存儲器組件，該組件通過輸入處理器與輸入端口連接；從中間存儲器組件或延遲存儲器讀取一個(gè)輸出幀的一個(gè)列，該中間存儲器組件或延遲存儲器與帶有輸出處理器的輸出端口連接；和使多個(gè)中間存儲器組件的工作頻率高于輸入處理器和輸出處理器的頻率。
60.如權(quán)利要求59中的方法，其中，所述中間存儲器組件的工作頻率是輸入處理器和輸出處理器工作頻率的C+1/C倍，其中C是一個(gè)幀的列間隔的個(gè)數(shù)。
61.如權(quán)利要求59中的方法，其中，所述中間存儲器組件工作在這樣一個(gè)頻率，即在一個(gè)幀周期內(nèi)中間存儲器組件有C+1列，而在相同的幀周期內(nèi)輸入處理器和輸出處理器有C列。
62.如權(quán)利要求60中的方法，其中C等于810列。
63.權(quán)利要求60中的方法，進(jìn)一步包括在一個(gè)幀的第C+1列期間內(nèi)不向中間存儲器組件輸入任何數(shù)據(jù)；和在一個(gè)幀的第一列期間內(nèi)不向輸出處理器輸出任何數(shù)據(jù)。
64.如權(quán)利要求59中的方法，進(jìn)一步包括在輸入處理器和中間存儲器組件之間連接一個(gè)輸入先進(jìn)先出存儲器；和在中間存儲器組件和輸出處理器之間連接一個(gè)輸出先進(jìn)先出存儲器。
65.一種交換機(jī)，用于將數(shù)據(jù)從多個(gè)外部輸入鏈路傳輸?shù)蕉鄠€(gè)外部輸出鏈路，該交換機(jī)包括從外部輸入鏈路接收數(shù)據(jù)的多個(gè)輸入端口；將數(shù)據(jù)傳輸?shù)酵獠枯敵鲦溌返亩鄠€(gè)輸出端口；多個(gè)裝置，用于存儲來自一個(gè)輸入端口的輸入數(shù)據(jù)和用于提供該輸入端口和多個(gè)輸出端口的一個(gè)子集之間的接口；和用于使被選定的數(shù)據(jù)能夠從中間存儲器組件傳輸?shù)蕉鄠€(gè)輸出端口的裝置。
全文摘要
本發(fā)明提供一個(gè)單機(jī)數(shù)據(jù)管理交換機(jī)，用于對多路輔用通訊業(yè)務(wù)流，如同步光纖網(wǎng)，同步傳輸信號48，進(jìn)行時(shí)域和空域兩個(gè)方面的交換。具體地說，該交換機(jī)采用分步式多路分解體系結(jié)構(gòu)，其特點(diǎn)是在縮小布局尺寸的設(shè)備上完成，任何輸入時(shí)隙，到任何輸入時(shí)隙之間的交流。還有，采用所述分步式多路分解體系結(jié)構(gòu)可以使輸出置換的重新組合過程中的等待時(shí)間降低到納秒級。
文檔編號H04L12/56GK1513243SQ02810754
公開日2004年7月14日 申請日期2002年4月24日 優(yōu)先權(quán)日2001年4月27日
發(fā)明者威廉·J·達(dá)利, 約翰·埃德蒙德桑, 唐納德·普賴?yán)? 埃菲雷姆·吳, 約翰·W·波爾頓, 普賴?yán)? W 波爾頓, 埃德蒙德桑, 姆 吳, 威廉 J 達(dá)利 申請人:維里奧通訊有限公司