專利名稱:高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口的制作方法
【專利摘要】本實用新型涉及一種高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，它包括帶隔離變壓器的千兆網(wǎng)絡(luò)接口，物理層協(xié)議芯片，F(xiàn)PGA芯片和DSP處理器，F(xiàn)PGA芯片與物理層協(xié)議芯片接口進行數(shù)據(jù)交互、FPGA芯片與DSP處理器的本地總線通訊進行數(shù)據(jù)交互，最終實現(xiàn)整個下位機用千兆以太網(wǎng)與上位機的通訊；在FPGA芯片中自帶固件程序?qū)崿F(xiàn)專用MAC處理器功能與所述DSP處理器通訊，在DSP處理器中自帶固件程序?qū)Ｓ脜f(xié)議棧處理器功能與上位機通訊。它通過編程利用數(shù)據(jù)采集設(shè)備中本身就有的FPGA和DSP處理器的一部分處理能力來實現(xiàn)專用的MAC處理器和專用的協(xié)議棧處理器，不再需要與其他電路進行接口。在不影響數(shù)據(jù)采集設(shè)備本身原有性能情況下實現(xiàn)300Mbps的通訊速度，完全滿足數(shù)據(jù)采集設(shè)備需要的數(shù)據(jù)傳送。
【專利說明】高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口

【技術(shù)領(lǐng)域】
[0001]本實用新型涉及一種以太網(wǎng)接口，尤其是一種高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，屬于數(shù)據(jù)傳輸領(lǐng)域。

【背景技術(shù)】
[0002]在當前高速、高性能數(shù)據(jù)采集領(lǐng)域，一般采用下位機采集、處理數(shù)據(jù)，然后通過通訊總線將數(shù)據(jù)傳送給上位機存儲和后續(xù)處理；在通訊總線上，千兆以太網(wǎng)因方便、低價、距離遠、高速成為首選，以太網(wǎng)在實現(xiàn)中，通常分為物理層(PHY層)、數(shù)據(jù)鏈路層(MAC層)、及協(xié)議棧三段來分別實現(xiàn)，每段一般都要專用的處理電路來實現(xiàn)。
[0003]千兆以太網(wǎng)實現(xiàn)方式1:在下位機中使用專用的微處理模塊來實現(xiàn)以太網(wǎng)通訊，該專用模塊其實就是一個簡易的電腦，它通過以太網(wǎng)與上位機電腦通訊，再通過專用接口與下位機中DSP或FPGA接口，最終實現(xiàn)整個下位機用千兆以太網(wǎng)與上位機通訊。
[0004]千兆以太網(wǎng)實現(xiàn)方式2:在下位機中使用物理層協(xié)議芯片+專用的MAC處理器+專用的協(xié)議棧處理器(單片機或ARM處理器)來實現(xiàn)以太網(wǎng)接口，最終實現(xiàn)整個下位機用千兆以太網(wǎng)與上位機通訊。
[0005]以上兩種方法的缺點是成本高、系統(tǒng)龐大、復(fù)雜，并且需要另外的通訊接口與DSP或FPGA進行數(shù)據(jù)交換。
實用新型內(nèi)容
[0006]本實用新型要解決的技術(shù)問題是克服上述【背景技術(shù)】的不足，利用現(xiàn)有高速數(shù)據(jù)采集設(shè)備中DSP和FPGA的剩余資源，提供一種系統(tǒng)簡單、成本低廉，實現(xiàn)高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口。
[0007]本實用新型采用的技術(shù)方案是:
[0008]高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，它包括帶隔離變壓器的千兆網(wǎng)絡(luò)接口，物理層協(xié)議芯片，F(xiàn)PGA芯片和DSP處理器，其特征在于:FPGA芯片與物理層協(xié)議芯片接口進行數(shù)據(jù)交互、FPGA芯片與DSP處理器的本地總線通訊進行數(shù)據(jù)交互，最終實現(xiàn)整個下位機用千兆以太網(wǎng)與上位機的通訊。
[0009]在FPGA芯片中自帶固件程序?qū)崿F(xiàn)專用MAC處理器功能與所述DSP處理器通訊，在DSP處理器中自帶固件程序?qū)Ｓ脜f(xié)議棧處理器功能與上位機通訊。
[0010]作為優(yōu)先地，所述物理層協(xié)議芯片采用MICREL公司的KSZ9031系列芯片。
[0011]作為優(yōu)先地，所述FPGA芯片采用XILINX公司的SPANTAN 6系列FPGA芯片。
[0012]作為優(yōu)先地，所述DSP處理器采用TI公司的高速浮點DSP處理器。
[0013]本實用新型在數(shù)據(jù)采集下位機的實現(xiàn)上，采用FPGA(現(xiàn)場可編程門陣列)(管理模擬電路、數(shù)模轉(zhuǎn)換電路，將采集的數(shù)據(jù)交給DSP)+DSP處理器(管理整個下位機、進行數(shù)據(jù)運算、負責將最終數(shù)據(jù)通過通訊總線傳給上位機)的形式來實現(xiàn)。
[0014]本實用新型的有益效果是:1、系統(tǒng)簡單，成本低廉，通過編程利用數(shù)據(jù)采集設(shè)備中本身就有的FPGA和DSP處理器的一部分處理能力來實現(xiàn)專用的MAC處理器和專用的協(xié)議棧處理器，不再需要與其他電路進行接口。2、在不影響數(shù)據(jù)采集設(shè)備本身原有性能情況下實現(xiàn)300Mbps的通訊速度，完全滿足數(shù)據(jù)采集設(shè)備需要的數(shù)據(jù)傳送。

【附圖說明】

[0015]圖1是本實用新型的結(jié)構(gòu)示意圖。
[0016]圖2是在FPGA中編程實現(xiàn)專用MAC處理器功能的結(jié)構(gòu)示意圖。
[0017]圖3是在DSP中編程實現(xiàn)專用協(xié)議棧處理器達到發(fā)數(shù)據(jù)功能的結(jié)構(gòu)示意圖。
[0018]圖4是在DSP中編程實現(xiàn)專用協(xié)議棧處理器達到收數(shù)據(jù)功能的結(jié)構(gòu)示意圖。

【具體實施方式】
[0019]下面對本實用新型作進一步說明，但本實用新型并不局限于以下實施例。
[0020]如圖1所示，高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，它包括帶隔離變壓器的千兆網(wǎng)絡(luò)接口，物理層協(xié)議芯片，F(xiàn)PGA芯片和DSP處理器，其特征在于:所述FPGA芯片與物理層協(xié)議芯片接口進行數(shù)據(jù)交互，F(xiàn)PGA芯片與DSP處理器的本地總線通訊進行數(shù)據(jù)交互，最終實現(xiàn)整個下位機用千兆以太網(wǎng)與上位機的通訊。具體在說，在FPGA芯片中自帶固件程序?qū)崿F(xiàn)專用MAC處理器功能與所述DSP處理器通訊，在DSP處理器中自帶固件程序?qū)Ｓ脜f(xié)議棧處理器功能與上位機通訊，從而達到各部分的數(shù)據(jù)傳輸。
[0021]本實用新型通過以下過程實現(xiàn):
[0022]1、使用物理層協(xié)議芯片(PHY)實現(xiàn)千兆以太網(wǎng)的物理層。
[0023]IEEE 802.3標準中物理層定義了數(shù)據(jù)傳送與接收所需要的電與光信號、線路狀態(tài)、時鐘基準、數(shù)據(jù)編碼和電路等，并向數(shù)據(jù)鏈路層設(shè)備提供標準接口。物理層的芯片稱之為PHY。物理層協(xié)議芯片通過標準接口(Mil、GMII或RGMII)與MAC處理器通訊，發(fā)送數(shù)據(jù)的時候，收到MAC處理器過來的數(shù)據(jù)，然后把并行數(shù)據(jù)轉(zhuǎn)化為串行流數(shù)據(jù)，再按照物理層的編碼規(guī)則把數(shù)據(jù)編碼，再變?yōu)槟M信號通過網(wǎng)絡(luò)接口及網(wǎng)線把數(shù)據(jù)送出去；收數(shù)據(jù)時的流程反之。
[0024]2、在FPGA中編程實現(xiàn)專用MAC處理器。
[0025]FPGA內(nèi)部實現(xiàn)MAC處理器的程序如圖2，在FPGA的程序中調(diào)用一個以太網(wǎng)MAC處理器的IP庫(Trimac_core)，該IP庫通過標準接口(MI1、GMII或RGMII)與PHY通訊，可以自動識別當前網(wǎng)絡(luò)的工作模式(雙工/半雙工)和通訊速度(10兆、100兆、1000兆KFPGA的MAC接口程序在Trimac_core與DSP之間協(xié)調(diào)，通過雙口 RAM和雙口 FIFO實現(xiàn)Trimac_core與DSP通訊。發(fā)送數(shù)據(jù)時，DSP把數(shù)據(jù)包放入雙口 RAM中，然后通知MAC接口程序有數(shù)據(jù)要發(fā)，MAC接口程序?qū)⒁l(fā)的數(shù)據(jù)搬入雙口 FIFO中，然后通知TrimaC_COre發(fā)送；收數(shù)據(jù)時的流程反之。
[0026]3、在DSP中編程實現(xiàn)專用協(xié)議棧處理器。
[0027]DSP中協(xié)議棧的處理(數(shù)據(jù)打包/解析)是通過調(diào)用TI公司提供的NDK庫來實現(xiàn)的，DSP中處理以太網(wǎng)部分的程序流程。
[0028]如圖3所示，發(fā)數(shù)據(jù)流程為:將發(fā)數(shù)據(jù)放入RAM中，調(diào)用NDK庫打包，數(shù)據(jù)包放入FPGA提供的雙口 RAM后，通知FPGA有數(shù)據(jù)要發(fā)，則FPGA將會執(zhí)行發(fā)送的命令。
[0029]如圖4所示，收數(shù)據(jù)流程為:收到FPGA有數(shù)據(jù)提示，將數(shù)據(jù)從FPGA提供的雙口 RAM讀入，調(diào)用NDK庫解析，最好將解析后的數(shù)據(jù)提供給使用的程序。
[0030]實施例:高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，它包括帶隔離變壓器的千兆網(wǎng)絡(luò)接口，物理層協(xié)議芯片，F(xiàn)PGA芯片和DSP處理器，其特征在于:所述FPGA芯片與物理層協(xié)議芯片接口進行數(shù)據(jù)交互，F(xiàn)PGA芯片與DSP處理器的本地總線通訊進行數(shù)據(jù)交互，最終實現(xiàn)整個下位機用千兆以太網(wǎng)與上位機的通訊。具體在說，在FPGA芯片中自帶固件程序?qū)崿F(xiàn)專用MAC處理器功能與所述DSP處理器通訊，在DSP處理器中自帶固件程序?qū)Ｓ脜f(xié)議棧處理器功能與上位機通訊，從而達到各部分的數(shù)據(jù)傳輸。
[0031]本實用新型所述帶隔離變壓器的千兆網(wǎng)絡(luò)接口:采用伍爾特公司相關(guān)接口器件，該接口自帶隔離變壓器和多個指示燈，結(jié)構(gòu)緊湊，方便使用，自帶的指示燈可以很方便指示當前網(wǎng)絡(luò)是工作在10兆、100兆還是1000兆以及當前是否在進行數(shù)據(jù)傳輸。
[0032]本實用新型所述物理層協(xié)議芯片:采用MICREL公司的KSZ9031系列芯片，可以兼容10兆、100兆、1000兆，工作中能自動偵測當前系統(tǒng)網(wǎng)絡(luò)的情況，并根據(jù)偵測自動設(shè)置工作狀態(tài)(10兆、100兆、1000兆)O
[0033]本實用新型所述FPGA芯片:采用XILINX公司的SPANTAN 6系列FPGA芯片，功耗低，性能強大。
[0034]本實用新型所述DSP處理器:采用TI公司的高速浮點DSP處理器，運算速度快，功耗低。
【權(quán)利要求】
1.高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，它包括帶隔離變壓器的千兆網(wǎng)絡(luò)接口，物理層協(xié)議芯片，F(xiàn)PGA芯片和DSP處理器，其特征在于:FPGA芯片與物理層協(xié)議芯片接口進行數(shù)據(jù)交互、FPGA芯片與DSP處理器的本地總線通訊進行數(shù)據(jù)交互，最終實現(xiàn)整個下位機用千兆以太網(wǎng)與上位機的通訊。2.根據(jù)權(quán)利要求1所述的高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，其特征在于:在FPGA芯片中自帶固件程序?qū)崿F(xiàn)專用MAC處理器功能與所述DSP處理器通訊，在DSP處理器中自帶固件程序?qū)Ｓ脜f(xié)議棧處理器功能與上位機通訊。3.根據(jù)權(quán)利要求1或2所述的高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，其特征在于:所述物理層協(xié)議芯片采用MICREL公司的KSZ9031系列芯片。4.根據(jù)權(quán)利要求1或2所述的高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，其特征在于:所述FPGA芯片采用XILINX公司的SPANTAN 6系列FPGA芯片。5.根據(jù)權(quán)利要求1或2所述的高速數(shù)據(jù)采集設(shè)備的千兆以太網(wǎng)接口，其特征在于:所述DSP處理器采用TI公司的高速浮點DSP處理器。
【文檔編號】H04L29-10GK204291054SQ201420666617
【發(fā)明者】沈平, 周建川, 劉寶華 [申請人]杭州騰振科技有限公司