專利名稱：用于mimo－ofdm系統(tǒng)的多流fft的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于使多并行輸入數(shù)據(jù)流進(jìn)行快速傅立葉變換FFT的處理器和方法。
背景技術(shù)：
通過使用快速傅立葉變換，能夠獲得離散傅立葉變換。這在許多信號處理方案中是重要的。
例如特別是在移動通信方案中，出于各種目的而要求獲得FFT。通常，在單數(shù)據(jù)流要進(jìn)行FFT變換的情況下，用于實(shí)現(xiàn)這一點(diǎn)的各種方案是已知的。單數(shù)據(jù)流常常稱作SISO，“單輸入單輸出”。作為典型的SISO方案，可以考慮如下情況，其中比如基站或節(jié)點(diǎn)B的通信網(wǎng)絡(luò)實(shí)體經(jīng)由單個(gè)天線或天線元件將數(shù)據(jù)發(fā)射到具有一個(gè)天線元件的移動臺或用戶設(shè)備(或者反之亦然)。
另一方面，借助通信技術(shù)的進(jìn)一步發(fā)展，實(shí)施了并正在研究諸多方案，這些方案將多個(gè)天線元件應(yīng)用于發(fā)射和接收。在這樣的情況下，提出了所謂的“多輸入多輸出”(MIMO)概念。MIMO概念常常連同正交頻分復(fù)用OFDM系統(tǒng)一起來應(yīng)用。
MIMO-OFDM(多輸入多輸出正交頻分復(fù)用)系統(tǒng)給予了鏈路可靠性和/或數(shù)據(jù)速率的極大提高。然而，這一新技術(shù)受困于較高的硬件復(fù)雜度。出于此原因，需要巧妙策略以減少硬件開支。
顯然，借助同時(shí)存在即并行存在的多輸入數(shù)據(jù)流，這些多數(shù)據(jù)流也不得不進(jìn)行FFT。這對于用于此目的的信號處理方法和硬件在處理負(fù)荷、處理速度和/或復(fù)雜度方面帶來了某種問題。
FFT變換是常規(guī)OFDM(SISO-OFDM單輸入單輸出OFDM)系統(tǒng)中的中心處理。到MIMO技術(shù)的轉(zhuǎn)變產(chǎn)生了具有并行的數(shù)個(gè)FFT變換處理的OFDM系統(tǒng)。例如，具有四個(gè)接收器天線元件的MIMO系統(tǒng)需要四個(gè)FFT變換。在直接的解決方案中，不得不安裝四個(gè)FFT處理塊。這造成高得多的硬件復(fù)雜度。因此，MIMO系統(tǒng)有著對于新的FFT實(shí)施策略的需要。
He & Torkelson已經(jīng)在IEEE Proceedings of IPPS’96(1996，第766到770頁)中提出了“A new approach to Pipeline FFT processor”。此文介紹了用于SISO方案的各種管線FFT處理器。
為了更好地理解下文要描述的本發(fā)明，下面給出如He & Torkelson提出的FFT管線架構(gòu)的簡短回顧和介紹。簡短地介紹特定的可用的FFT，以便獲得對主要結(jié)構(gòu)及其特性的了解。
對此，將考慮如由He & Torkelson提出的SISO基數(shù)(radix)22單路徑延遲反饋(SDF)架構(gòu)。此架構(gòu)也稱作R22SDF。
根據(jù)He & Torkelson的用于SISO系統(tǒng)的FFT如上所述，提出過FFT算法的結(jié)構(gòu)，其中使用了基數(shù)22單路徑延遲反饋(SDF)架構(gòu)。由于SDF，所以能夠運(yùn)用所得架構(gòu)/信號流圖的空間正則性。所得的硬件要求兩個(gè)支配性部件是最少的復(fù)數(shù)乘法器和復(fù)數(shù)數(shù)據(jù)存儲器。
對于面向硬件的實(shí)施，此方式組合了基數(shù)4和基數(shù)2方式的信號流圖SFG的優(yōu)點(diǎn)。SFG基數(shù)4要求最少的非平凡乘法器，而SFG基數(shù)2使用簡單的蝴蝶結(jié)構(gòu)。
圖1圖示了針對N＝16(16點(diǎn)FFT)所得的信號流圖結(jié)構(gòu)，即假定要進(jìn)行FFT的接收數(shù)據(jù)流包括N＝16個(gè)采樣(N個(gè)采樣形成一個(gè)符號)。由乘數(shù)“-j”表示的平凡乘法出現(xiàn)在SFG的第一級(即BF I級)和第二級(即BF II級)之間。在第一級使用簡單的蝴蝶結(jié)構(gòu)。然后在第二級中實(shí)現(xiàn)相同的計(jì)算過程。此外，第一級BF I的最后N/4＝4個(gè)輸出與-j相乘。假定復(fù)數(shù)Z＝R+j*I，其中R表示實(shí)分量而I表示虛分量，與“-j”相乘將得到-j*Z＝-j*R+I。顯然，實(shí)部和虛部對換，而且虛部的符號反向。因此，視此乘法為平凡的(實(shí)-虛交換且符號反向)。這些運(yùn)算在圖1中由菱形符號來指示。在這兩級之后，要求全部乘法器來計(jì)算分解的旋轉(zhuǎn)(twiddle)因子的乘積。該乘法器執(zhí)行與乘法因子W(旋轉(zhuǎn)因子)的相乘。旋轉(zhuǎn)因子是應(yīng)用于來自前一級的結(jié)果以組合這些結(jié)果以便形成下一級的輸入的那些系數(shù)。
將公共因子算法CFA過程遞歸地應(yīng)用到長度為N/4的剩余DFT(離散傅立葉變換)，就獲得完整基數(shù)22DIF FFT算法，如圖2中所示。作為說明性備注，使用這樣的方式，數(shù)目為n＝16的引入流的數(shù)據(jù)集(采樣)以管線方式被分解為連續(xù)的log2N＝4級。也就是，對于N＝16個(gè)數(shù)據(jù)采樣，將獲得4級FFT SFG和/或架構(gòu)(在此例中總級數(shù)為k＝4)。相應(yīng)第i級(i＝1...4)設(shè)計(jì)為用來處理數(shù)目為2(log2N+1-i)的數(shù)據(jù)集。因此，第一級(i＝1)BF I接收/處理16個(gè)數(shù)據(jù)采樣，而第四級(i＝4)BF IV接收/處理2個(gè)數(shù)據(jù)采樣。
架構(gòu)在下文中，將參照針對N＝16個(gè)采樣的DFT例子來描述該架構(gòu)。
如圖2中所示，針對N＝16個(gè)數(shù)據(jù)采樣的FFT結(jié)構(gòu)具有四個(gè)蝴蝶級BFI，...，BFIV。請注意BFI，...，BFIV表示各級而不表示相應(yīng)級中運(yùn)用的BF類型。能夠看出依據(jù)信號處理順序，非平凡乘數(shù)在第二級BFII與第三級BFIII級之間。此外，-j的旋度(rotation)(平凡乘法)是在第一級BFI之后和在第三級BFIII之后進(jìn)行的。圖3圖示了所得管線架構(gòu)。蝴蝶結(jié)構(gòu)上方的塊指示了FIFO存儲器和指示在此施加的延遲的數(shù)字，即通過這些存儲器緩沖的采樣數(shù)目。
FIFO存儲器位于該結(jié)構(gòu)的單延遲反饋路徑中。FIFO存儲器在硬件方面是特別有用的，但是FIFO特性也能夠通過另一類存儲器與該存儲器的適當(dāng)尋址相組合，以便以FIFO方式讀出所存儲的數(shù)據(jù)來實(shí)現(xiàn)。
例如，輸入端口之后的第一級中的FIFO具有8個(gè)符號的長度。顯然，延遲單元的數(shù)目，即k個(gè)級之中的第i級的反饋路徑中緩沖的采樣數(shù)目，對于i＝1是N/2，對于i＝2是N/4，對于i＝3是N/8以及對于i＝4是N/16，而且能夠一般地表達(dá)為對于第i級是N/2i。用于蝴蝶的數(shù)據(jù)控制在圖的底部由橫條來指示，該橫條示意性地指示了供應(yīng)到管線架構(gòu)的四個(gè)級1...4的控制信號。I型(BF2I)蝴蝶級僅接收單個(gè)控制信號并應(yīng)用于級i＝1和i＝3中，而II型(BF2II)蝴蝶級接收兩個(gè)控制信號并應(yīng)用于級i＝2和i＝4中。旋轉(zhuǎn)因子W(n)例如以適當(dāng)?shù)臅r(shí)序從存儲器(圖3中未示出)被讀出。供應(yīng)到BF2I和BF2II級的控制信號的時(shí)序以及用于旋轉(zhuǎn)因子生成/供應(yīng)的時(shí)序依賴于FFT設(shè)備的時(shí)鐘速率。
相應(yīng)蝴蝶級的內(nèi)部結(jié)構(gòu)在圖4(BF2I)和圖5(BF2II)中示出。請注意輸入端口和輸出端口被劃分成實(shí)部(標(biāo)號(index)r)和虛部(標(biāo)號i)。N表示要進(jìn)行FFT處理的流中包含的符號數(shù)目，而n是滿足1＜＝n＜＝N的標(biāo)號變量(例如反饋路徑中FIFO的存儲器“容量”依賴于滿足1＜＝i＜＝k的級標(biāo)號i)。
圖11A和圖12在應(yīng)用的控制信號及其之間時(shí)序關(guān)系方面示出了數(shù)據(jù)控制的細(xì)節(jié)，隨后將繼續(xù)加以描述。
在每級的計(jì)算處理以兩個(gè)步驟來進(jìn)行。
在第一步驟中(控制信號s＝0)，數(shù)據(jù)序列x(n)(n＝1..16/2)在輸入端口xr(n+N/2)/xi(n+N/2)被讀取而且被直接寫到連接于FIFO的端口Zr(n+N/2)/Zi(n+N/2)。與此同時(shí)，F(xiàn)IFO內(nèi)容在端口xr(n)/xi(n)被讀取而且被寫到作為另一輸出端口對的連接于下一管線級的端口Zr(n)/Zi(n)。
在第二步驟中(控制信號s＝1)，在N/2＝8個(gè)符號之后，存儲的數(shù)據(jù)和剩余的輸入符號x(n)(n＝9..16)用來計(jì)算級輸出，其中一半被寫到下一級(端口Zr(n)/Zi(n))，而另一半存儲于FIFO存儲器(端口Zr(n+N/2)/Zi(n+N/2))中。
為了實(shí)現(xiàn)這樣的處理，內(nèi)部結(jié)構(gòu)使用如圖4中所示的加法器/減法器和內(nèi)部信號饋送路徑。此外，將信號供應(yīng)到FIFO存儲器和/或下一級蝴蝶級是使用在控制信號s的控制之下的開關(guān)來實(shí)現(xiàn)的。相應(yīng)開關(guān)的操作條件由0和/或1來表示，該0和/或1代表為了該開關(guān)處于相應(yīng)操作條件而應(yīng)用的控制信號s的相應(yīng)狀態(tài)。加法器通過劃圈的“+”來圖示，減法器通過具有另外寫在下方的“-”的劃圈的“+”來圖示。
蝴蝶級BF2II的計(jì)算處理與在BF2I中進(jìn)行的計(jì)算處理相差無幾。由于這些級還包括j旋度，即乘以“-j”的“平凡”乘法，所以輸入信號的實(shí)部和虛部必須對換。此外，符號也必須如圖5中所示那樣加以改變。這由信號t來控制。取反的信號t在AND門中與信號s邏輯地組合并且控制輸入端子xr(n+N/2)、xi(n+N/2)處的對換路徑以及與信號xi(n)和xi(n+N/2)相關(guān)聯(lián)的信號路徑中的加法器/減法器。因此，對于s＝1和t＝0出現(xiàn)了對換和加法器的轉(zhuǎn)換，否則沒有對換和加法器的轉(zhuǎn)換。剩余的處理和架構(gòu)等同于BFI處理。
圖11A示出了控制信號的細(xì)節(jié)，其對應(yīng)時(shí)序關(guān)系在圖12中圖示。
如圖11A中所示，時(shí)鐘信號clk供應(yīng)到(FIFO)存儲器、旋轉(zhuǎn)因子生成設(shè)備(例如包括從其中讀出因子的存儲器)和BF2II級。從前一級供應(yīng)到BF2II級的信號以x來表示，而且也供應(yīng)如前所述的信號s和t。離開BF2II級到后續(xù)乘法器的信號以z來表示而且將其供應(yīng)到乘法器用于與旋轉(zhuǎn)因子w相乘。此后，相乘的信號被轉(zhuǎn)發(fā)到下一級(圖11A中未示出)。(請注意這對于BF2I型的級基本上也成立，差別在于沒有應(yīng)用控制信號t，并且離開BF2I型的級的信號z將被供應(yīng)到BF2II級(輸入信號x)而不供應(yīng)到執(zhí)行與旋轉(zhuǎn)因子的乘法的乘法器)。
圖12示出了其間的時(shí)序關(guān)系。在圖12的下部中，信號z、w和clk是相互同步地供應(yīng)的。借助每個(gè)時(shí)鐘周期clk，將新信號z供應(yīng)到乘法器，該信號是與對應(yīng)的加權(quán)(旋轉(zhuǎn))因子w同步供應(yīng)的。在圖12的上部中示出了1...N個(gè)采樣(形成一個(gè)OFDM符號)的序列的采樣x隨著每個(gè)時(shí)鐘周期clk來供應(yīng)。起初，該信號s對于前N/2個(gè)采樣表現(xiàn)為低電平(s＝0)。隨后，從采樣N/2+1開始，它表現(xiàn)為高電平直至已經(jīng)供應(yīng)N個(gè)采樣為止。(隨后新的OFDM符號序列開始而且s＝0)。至于信號t，此信號對于前3*N/4個(gè)采樣表現(xiàn)為高電平而此后對于后N/4個(gè)采樣變?yōu)榈碗娖健?br> 最后，表1示出了這一現(xiàn)有技術(shù)的FFT架構(gòu)的復(fù)雜度，該復(fù)雜度在用于MIMO-OFDM系統(tǒng)的多流變換的進(jìn)一步推導(dǎo)中會用到。


表1FFT的計(jì)算復(fù)雜度用于MIMO系統(tǒng)的FFT現(xiàn)在，基于這一FFT結(jié)構(gòu)為MIMO系統(tǒng)呈現(xiàn)兩個(gè)直接的架構(gòu)替選。盡管這樣，仍能夠使用其它FFT結(jié)構(gòu)。在下文中，先前描述的FFT結(jié)構(gòu)(R22SDF)是針對MIMO系統(tǒng)而實(shí)施的。有兩種可能的策略用來為MR天線系統(tǒng)即具有MR個(gè)天線的系統(tǒng)來實(shí)現(xiàn)變換處理。
圖6示出了每個(gè)要變換的數(shù)據(jù)流具有一個(gè)FFT塊的完全并行實(shí)施。因此另一方面，能夠?qū)嵤?shù)目為MR的FFT塊，即針對每個(gè)流有一個(gè)FFT塊(對于MR＝4的例子參見圖6)。能夠看出這樣的系統(tǒng)的復(fù)雜度隨著天線數(shù)目線性地增長(即一個(gè)FFT復(fù)雜度的MR倍)。
另一方面，為了減少系統(tǒng)復(fù)雜度，變換處理能夠通過較小數(shù)目(MFFT)的FFT塊來連續(xù)地進(jìn)行(直接的連續(xù)FFT解決方案)。為了連續(xù)地變換MR個(gè)并行流，一個(gè)或多個(gè)FFT必須以較高速率來工作。由于所用的FFT管線結(jié)構(gòu)，該頻率能夠任意地增加。
圖7圖示了對于MR＝4和MFFT＝1即僅使用單個(gè)FFT的連續(xù)變換處理。由于這一處理，使用多路復(fù)用器MUX在FFT上游對輸入流進(jìn)行多路復(fù)用而且在FFT之后即在FFT下游使用解多路復(fù)用器DeMUX對輸入流進(jìn)行解多路復(fù)用。此策略造成計(jì)算復(fù)雜度的減少，這依賴于共享比率(MR/MFFT)。遺憾的是，每個(gè)流要求附加輸入緩沖器，其用以在發(fā)送一個(gè)OFDM符號到FFT之前收集該符號。
圖8圖示了如圖7中所示的該結(jié)構(gòu)的信號處理時(shí)序。在第一步驟中，每個(gè)流(例如流數(shù)目為MR＝4)的NFFT個(gè)符號被寫到對應(yīng)的流緩沖器。由于MR個(gè)流并行到達(dá)，MR個(gè)緩沖器同時(shí)進(jìn)行填充。最后，在緩沖周期之后，每個(gè)緩沖器連續(xù)地將其內(nèi)容移位到以較高速率工作的FFT塊中。由于流的緩沖器內(nèi)容是連續(xù)地使用的而且同時(shí)新的數(shù)據(jù)符號持續(xù)地饋送到FFT，因此需要另一緩沖器(未示出)。
在第一緩沖區(qū)I中，緩沖MR個(gè)數(shù)據(jù)流的采樣。假設(shè)MR個(gè)流1...4的多路復(fù)用序列，流1的采樣首先用作FFT輸入。同時(shí)，針對流2...4在緩沖區(qū)II中緩沖后續(xù)符號的更多數(shù)據(jù)采樣。接著流2的采樣將進(jìn)行FFT處理，這就是為什么針對流2的緩沖區(qū)II不會填充太滿的原因。由于流3和流4分別將在倒數(shù)第二個(gè)或最后進(jìn)行FFT處理，所以針對這些流的相應(yīng)緩沖區(qū)II將填充到較大程度。對NFFT倍數(shù)的指示則指示了緩沖區(qū)II所需的附加的緩沖存儲器的數(shù)量。
對于附加緩沖區(qū)的需要以及大小也能夠在圖8中的時(shí)間軸t處看到。在第一序列饋送到FFT中之時(shí)，剩余序列的引入值必須加以緩沖，直至FFT塊已經(jīng)終結(jié)針對第一序列的輸入處理為止。對于MR＝4的第二序列，F(xiàn)FT能在N/MR＝0.25N個(gè)時(shí)間步驟之后讀取下一序列。這就得到t＝1.25N的絕對值。對于第3和第4序列，等待或緩沖時(shí)間是N/MR＝0.5N(絕對值t＝1.5N)和3N/MR＝0.75N(絕對值t＝1.75N)。因而，用于所有序列的數(shù)據(jù)輸入在N個(gè)時(shí)間步驟之后終結(jié)，而且在時(shí)刻t＝2N，下一OFDM符號周期開始。
假定與符號速率相比高四倍的FFT處理速率，用于緩沖的附加存儲器大小是12(MR2MFFT-MR)NFFT4---Eq.(1)]]>此外，F(xiàn)FT使用大小為NFFT-1的存儲器。因此，總的存儲器大小(復(fù)數(shù)符號)給定如下 對于具有四個(gè)天線(MR＝4)和一個(gè)FFT(MFFT＝1)的系統(tǒng)，上述式子能夠簡化為 對于具有MR個(gè)天線的MIMO接收器，MR個(gè)獨(dú)立的數(shù)據(jù)符號流必須加以轉(zhuǎn)換。通常，根據(jù)參照圖6介紹的方式，數(shù)據(jù)符號饋送到MR個(gè)FFT塊中。特別是對于大的FFT長度，這就導(dǎo)致高度復(fù)雜的系統(tǒng)架構(gòu)。
如參照圖7和圖8介紹的連續(xù)處理備選中所示，有可能將架構(gòu)復(fù)雜度減少到一個(gè)FFT的復(fù)雜度。遺憾的是，這一選項(xiàng)的存儲器消耗從4NFFT-4個(gè)(并行FFT解決方案)增加到6.5NFFT-1個(gè)復(fù)數(shù)符號。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種用于FFT變換的改進(jìn)信號處理器以及相應(yīng)的方法，其避免了已知方式所固有的上述不足。
根據(jù)本發(fā)明，此目的例如通過如下信號處理器來實(shí)現(xiàn)一種用于并行供應(yīng)的MR個(gè)(MR＞1)輸入數(shù)據(jù)流的快速傅立葉變換FFT的信號處理器，包括多路復(fù)用設(shè)備，具有MR個(gè)輸入端子，每個(gè)輸入端子接收MR個(gè)輸入數(shù)據(jù)流之一，以及輸出端子，在該輸出端子處MR個(gè)輸入數(shù)據(jù)流以多路復(fù)用的方式輸出；快速傅立葉變換設(shè)備，配置為執(zhí)行在其輸入端子處供應(yīng)的數(shù)據(jù)流的快速傅立葉變換以及在其輸出端子處輸出經(jīng)FFT變換的數(shù)據(jù)流，該快速傅立葉變換設(shè)備的輸入端子連接到該多路復(fù)用設(shè)備的輸出端子；以及解多路復(fù)用設(shè)備，具有連接到該快速傅立葉變換設(shè)備的輸出端子的輸入端子以及MR個(gè)輸出端子，在該MR個(gè)輸出端子處MR個(gè)經(jīng)變換的輸出數(shù)據(jù)流中的相應(yīng)一個(gè)輸出數(shù)據(jù)流以解多路復(fù)用的方式輸出，其特征在于MR個(gè)輸入數(shù)據(jù)流中的每個(gè)輸入數(shù)據(jù)流包含數(shù)目為N＝2k的采樣，該快速傅立葉變換設(shè)備具有包括k個(gè)級的管線架構(gòu)，該管線架構(gòu)的每級具有包括單個(gè)延遲元件的相應(yīng)反饋路徑，以及該快速傅立葉變換設(shè)備由第一內(nèi)部控制信號和第二內(nèi)部控制信號控制，其中管線架構(gòu)的第i級(1＜＝i＜＝k)的反饋路徑中的延遲元件施加MR*N/2i個(gè)采樣的延遲，以供應(yīng)MR個(gè)流的采樣的時(shí)鐘速率(clk)的MR倍的速率對該第一內(nèi)部控制信號(clk’)進(jìn)行鐘控，以及以第一內(nèi)部控制信號(clk’)的1/MR的速率對該第二內(nèi)部控制信號(s’，t’，w’)進(jìn)行鐘控。
根據(jù)該信號處理器的有利的進(jìn)一步發(fā)展，-多路復(fù)用設(shè)備配置為使得針對MR個(gè)輸入數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對所述輸入數(shù)據(jù)流進(jìn)行多路復(fù)用，并且解多路復(fù)用設(shè)備(DEMUX)配置為使得針對經(jīng)變換的數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對所述經(jīng)變換的輸入數(shù)據(jù)流進(jìn)行解多路復(fù)用；-供應(yīng)到多路復(fù)用器和解多路復(fù)用器的控制信號以供應(yīng)流的時(shí)鐘速率的MR倍的速率進(jìn)行鐘控；-快速傅立葉變換設(shè)備(FFT)具有基數(shù)-2單路徑延遲反饋R2SDF的架構(gòu)；-快速傅立葉變換設(shè)備的管線架構(gòu)包括I型和II型蝴蝶級；-接收多路復(fù)用數(shù)據(jù)流的管線架構(gòu)的第一級是針對k的偶和奇總數(shù)的I型蝴蝶級。
根據(jù)本發(fā)明，還涉及一種通信網(wǎng)絡(luò)的網(wǎng)元，包括根據(jù)任一前述方面所述的信號處理器。
根據(jù)本發(fā)明，還涉及一種配置為經(jīng)由通信網(wǎng)絡(luò)進(jìn)行通信的終端，該終端包括根據(jù)任一前述方面所述的信號處理器。
根據(jù)本發(fā)明，還涉及一種系統(tǒng)，包括根據(jù)任一上述方面所述的終端和根據(jù)任一上述方面所述的網(wǎng)元中的至少一個(gè)。
根據(jù)本發(fā)明，也涉及一種計(jì)算機(jī)芯片，至少包括根據(jù)任一前述方面所述的信號處理器。
根據(jù)本發(fā)明，此目的例如通過如下方法來實(shí)現(xiàn)一種用于并行供應(yīng)的MR個(gè)(MR＞1)輸入數(shù)據(jù)流的快速傅立葉變換(FFT)的信號處理方法，包括步驟將MR個(gè)輸入數(shù)據(jù)流多路復(fù)用成多路復(fù)用數(shù)據(jù)流，執(zhí)行該多路復(fù)用數(shù)據(jù)流的快速傅立葉變換而且輸出經(jīng)變換的數(shù)據(jù)流，將經(jīng)變換的數(shù)據(jù)流解多路復(fù)用成MR個(gè)經(jīng)變換的輸出數(shù)據(jù)流，其特征在于MR個(gè)輸入數(shù)據(jù)流中的每個(gè)輸入數(shù)據(jù)流包含數(shù)目為N＝2k的采樣，使用具有k個(gè)級的管線來執(zhí)行FFT變換，對于該管線的每級具有對采樣施加延遲的相應(yīng)反饋路徑，以及通過第一內(nèi)部控制信號和第二內(nèi)部控制信號控制該FFT變換的執(zhí)行，以及在于在管線的第i級(1＜＝i＜＝k)反饋路徑中對采樣施加MR*N/2i個(gè)采樣的延遲，以供應(yīng)MR個(gè)流的采樣的時(shí)鐘速率的MR倍的速率對該第一內(nèi)部控制信號進(jìn)行鐘控，以及以該第一內(nèi)部控制信號的1/MR的速率對該第二內(nèi)部控制信號進(jìn)行鐘控。
根據(jù)該信號處理方法的有利的進(jìn)一步發(fā)展，-實(shí)現(xiàn)多路復(fù)用，使得針對MR個(gè)輸入數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該MR個(gè)輸入數(shù)據(jù)流進(jìn)行多路復(fù)用，并且實(shí)現(xiàn)解多路復(fù)用，使得針對經(jīng)變換的數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該經(jīng)變換的輸入數(shù)據(jù)流進(jìn)行解多路復(fù)用；-該多路復(fù)用器和解多路復(fù)用器以供應(yīng)流的時(shí)鐘速率的MR倍的速率來進(jìn)行鐘控；-快速傅立葉變換處理基于基數(shù)-2單路徑延遲反饋算法；-用于快速傅立葉變換的處理級的管線包括I型和II型(BF2I，BF2II)蝴蝶級。
-接收多路復(fù)用數(shù)據(jù)流的管線的第一級是針對k的偶和奇總數(shù)的I型蝴蝶級。
根據(jù)本發(fā)明，還涉及一種用于計(jì)算機(jī)的計(jì)算機(jī)程序產(chǎn)品，包括用于在該程序運(yùn)行于該計(jì)算機(jī)上時(shí)執(zhí)行任一上述方法方面的步驟的軟件代碼部分。
在這點(diǎn)上，該計(jì)算機(jī)程序產(chǎn)品有利地包括其上存儲軟件代碼部分的計(jì)算機(jī)可讀介質(zhì)。
根據(jù)本發(fā)明，與現(xiàn)存的概念相比能夠?qū)崿F(xiàn)至少如下優(yōu)點(diǎn)本發(fā)明集中在MIMO-OFDM系統(tǒng)中的快速傅立葉變換。提出的FFT結(jié)構(gòu)和方法實(shí)現(xiàn)了并行的數(shù)個(gè)引入數(shù)據(jù)流的變換處理。
然而，本發(fā)明不限于OFDM系統(tǒng)，而是能夠應(yīng)用到其中并行輸入數(shù)據(jù)流要進(jìn)行FFT的其它情況。例如，它能夠應(yīng)用于在多天線接收器或發(fā)送器的頻域?yàn)V波。例如，作為OFDM系統(tǒng)的例子，它能夠應(yīng)用到WLAN系統(tǒng)或其它通信系統(tǒng)，比如那些當(dāng)前研究的而且稱作3.9G和4G無線通信系統(tǒng)的其他通信系統(tǒng)。
新的多流FFT結(jié)構(gòu)為所有并行數(shù)據(jù)流提供了直至一個(gè)FFT的計(jì)算復(fù)雜度的減少。與上面介紹的連續(xù)實(shí)施相對照，此策略在相同的計(jì)算復(fù)雜度下要求更少的存儲器(4NFFT-4個(gè)復(fù)數(shù)符號)。
提出的架構(gòu)組合了并行和直接連續(xù)多流FFT的最佳特性。提出的架構(gòu)/方法具有與直接的連續(xù)FFT解決方案相同的計(jì)算復(fù)雜度。因此，比較并行解決方案，該增益等于并行流的數(shù)目(MR)。它具有與并行FFT解決方案相同的存儲器消耗。與直接連續(xù)解決方案之差大于2.5NFFT個(gè)復(fù)數(shù)符號的存儲器。更低的復(fù)雜度導(dǎo)致更低的費(fèi)用。通過僅調(diào)整反饋路徑中的緩沖器容量以及對針對控制信號的時(shí)序的調(diào)整，在非常之少的控制“開銷”情況下就能夠?qū)崿F(xiàn)它。
FFT塊數(shù)目的顯著減少導(dǎo)致了用于MIMO系統(tǒng)的費(fèi)用的相應(yīng)減少。由此，通過改進(jìn)的數(shù)據(jù)處理時(shí)序和反饋路徑延遲調(diào)整，與使用R22SDF管線架構(gòu)的連續(xù)實(shí)施相比，約1/3的存儲器減少變得可能。
本發(fā)明的根本概念能夠應(yīng)用到在單個(gè)延遲反饋路徑中具有反饋延遲元件的所有SDF管線FFT架構(gòu)。
如果FFT例如是以CMOS技術(shù)來實(shí)施的，則連同F(xiàn)FT的增加的處理速率，功率消耗的略微增加是可預(yù)期的。然而，特定的硬件實(shí)現(xiàn)不限于CMOS，而且已知用于實(shí)施數(shù)字電路的其它技術(shù)概念也是同樣可應(yīng)用的。


將參照附圖來描述本發(fā)明，在附圖中圖1示出了具有分解旋轉(zhuǎn)因子的蝴蝶結(jié)構(gòu)的信號流圖；圖2示出了針對N＝16個(gè)采樣的基數(shù)22DIF FFT信號流圖；圖3示出了針對N＝16個(gè)采樣的基數(shù)22SDF管線FFT架構(gòu)；圖4示出了第一BF2I型蝴蝶級的內(nèi)部結(jié)構(gòu)，輸入到該級的信號分為實(shí)部和虛部；圖5示出了第二BF2II型蝴蝶級的內(nèi)部結(jié)構(gòu)，輸入到該級的信號分為實(shí)部和虛部；圖6示出了并行符號FFT變換架構(gòu)的塊電路圖示；圖7示出了連續(xù)符號FFT變換架構(gòu)的塊電路圖示；圖8示出了用于圖7的連續(xù)FFT變換架構(gòu)的時(shí)序圖。請注意此圖僅示出了用于FFT長度為N的輸入信號的第一級的時(shí)序。然而，用于后續(xù)蝴蝶級的時(shí)序能夠基于第一級的時(shí)序來導(dǎo)出。出于這一原因，根據(jù)級i，N值必須取作N＝2k-(i-1)；圖9示出了例如可應(yīng)用于4天線MIMO接收器的多流FFT架構(gòu)實(shí)施例的塊電路圖示；以及圖10示出了用于根據(jù)圖9中所示實(shí)施例的FFT架構(gòu)的基本時(shí)序圖。請注意此圖僅示出了用于FFT長度為N的輸入信號的第一級的時(shí)序。然而，用于后續(xù)蝴蝶級的時(shí)序能夠基于第一級的時(shí)序來導(dǎo)出。出于這一原因，根據(jù)級i，N值必須取作N＝2k-(i-1)；圖11A和11B分別在對根據(jù)現(xiàn)有技術(shù)(圖11A)和本發(fā)明(圖11B)的BF2II型蝴蝶級所應(yīng)用的控制信號方面示出了數(shù)據(jù)控制的細(xì)節(jié)；圖12示出了在圖11A中所示的控制信號與根據(jù)現(xiàn)有技術(shù)所應(yīng)用的控制信號之間時(shí)序關(guān)系的細(xì)節(jié)；圖13示出了在圖11B中所示的控制信號與根據(jù)本發(fā)明所應(yīng)用的控制信號之間時(shí)序關(guān)系的細(xì)節(jié)；圖14A示出了根據(jù)本發(fā)明的控制模塊的塊電路圖；以及圖14B示出了根據(jù)本發(fā)明的控制模塊的改型的塊電路圖；圖15示出了包括至少一個(gè)終端和至少一個(gè)網(wǎng)元的系統(tǒng)的各部分，每個(gè)部分結(jié)合有根據(jù)本發(fā)明的FFT。
具體實(shí)施例方式
根據(jù)本發(fā)明，基本上在N-MR的MIMO系統(tǒng)中并行有MR個(gè)數(shù)據(jù)輸入流。(請注意這在這里意味著具有N個(gè)發(fā)送天線和MR個(gè)接收天線的系統(tǒng)，而且N不等于要進(jìn)行FFT處理的符號采樣的數(shù)目N)。出于這一原因，F(xiàn)FT架構(gòu)也實(shí)施為能以(單獨(dú)數(shù)據(jù)流的)采樣速率的MR倍的速率同時(shí)處理數(shù)個(gè)數(shù)據(jù)流。(這意味著，向根據(jù)本發(fā)明的布局所供應(yīng)的時(shí)鐘信號clk’在頻率方面是對現(xiàn)有技術(shù)的布局所應(yīng)用的clk信號的MR倍，而在周期方面是其1/MR倍)。
根據(jù)本發(fā)明，圖9圖示了用于MR＝4個(gè)并行數(shù)據(jù)流的FFT架構(gòu)，而圖10示出了信號處理的基本時(shí)序。
在該處理的第一步驟中，MR(MR＝4)個(gè)數(shù)據(jù)流x1(n)、x2(n)、x3(n)和x4(n)多路復(fù)用到直接饋送到FFT管線處理器的單個(gè)流X(n)。出于這一原因，就無需引入任何輸入緩沖器，該緩沖器至少具有要進(jìn)行FFT變換的數(shù)據(jù)采樣的數(shù)目N的MR倍的大小(N也稱作“FFT長度”)。
為了輸入x’(n)的變換，關(guān)于隨后概括的方面來修改根據(jù)本發(fā)明的已知架構(gòu)。由于在每一級的四倍(通常是MR倍)數(shù)據(jù)量()，每級的反饋路徑中的FIFO存儲器大小按照因子四(通常是MR)來擴(kuò)展()。此外，由于相同的旋轉(zhuǎn)因子用于四個(gè)流中的每個(gè)流，所以旋轉(zhuǎn)因子的改變比單個(gè)流FFT慢四倍。
這意味著在長MR倍的時(shí)間維持簡單乘法器有效，而且也在長MR倍的時(shí)間應(yīng)用因子W(n)。
最后，對應(yīng)于FFT的開始處的多路復(fù)用，對包含在FFT輸出流X(k)中的經(jīng)變換的數(shù)據(jù)流進(jìn)行解多路復(fù)用。
總的存儲器大小是MR(NFFT-1)。與前述連續(xù)架構(gòu)相比，此方式要求明顯要小的存儲器大小。由于FFT內(nèi)的交錯(cuò)數(shù)據(jù)處理，就無需對FFT輸入進(jìn)行緩沖。
表2示出了連續(xù)多流FFT的比較。能夠看出新的架構(gòu)在相同的計(jì)算復(fù)雜度下減少了超過2.5NFFT個(gè)復(fù)數(shù)符號的存儲器大小。

表2連續(xù)交替多流FFT的存儲器消耗圖9由此示出了用于MR(MR＞1)個(gè)輸入數(shù)據(jù)流xi(n)的快速傅立葉變換FFT的信號處理器。在所示的例子中，MR＝4，使得輸入數(shù)據(jù)流x1(n)，...，x4(n)并行地供應(yīng)。數(shù)據(jù)流饋送到具有MR(這里MR＝4)個(gè)輸入端子的多路復(fù)用設(shè)備MUX，每個(gè)端子接收MR個(gè)輸入數(shù)據(jù)流x1(n)，...，x4(n)之一。在多路復(fù)用設(shè)備的輸出端子x’(n)處，MR個(gè)輸入數(shù)據(jù)流以多路復(fù)用的方式輸出。多路復(fù)用的輸出代表了MR個(gè)數(shù)據(jù)流的交織(交錯(cuò))輸出，即MR個(gè)流的數(shù)據(jù)采樣交替地輸出。
由此獲得的交織和/或多路復(fù)用的輸出數(shù)據(jù)流x’(n)饋送到快速傅立葉變換設(shè)備FFT。FFT設(shè)備配置為對在其輸入端子處供應(yīng)的數(shù)據(jù)流x’(n)執(zhí)行快速傅立葉變換，以及在其輸出端子X(k)處輸出經(jīng)FFT變換的數(shù)據(jù)流。因此，快速傅立葉變換設(shè)備FFT的輸入端子連接到多路復(fù)用設(shè)備MUX的輸出端子x’(n)。信號處理器還包括具有連接到快速傅立葉設(shè)備FFT的輸出端子X(k)的的輸入端子的解多路復(fù)用設(shè)備DEMUX。在MR個(gè)輸出端子X1(k)，...，X4(k)處，MR個(gè)經(jīng)變換的輸出數(shù)據(jù)流中的相應(yīng)一個(gè)數(shù)據(jù)流以解多路復(fù)用的方式輸出。(請注意x(n)表示非FFT變換域中的輸入信號，而X(k)表示FFT變換域中的所得信號。特別地，X(k)的k有別于與所應(yīng)用的FFT的各級進(jìn)行標(biāo)識相結(jié)合使用的“k”)。
根據(jù)本發(fā)明，這樣的FFT設(shè)備設(shè)計(jì)為用于包含數(shù)目為N＝2k的采樣的MR個(gè)輸入數(shù)據(jù)流中的每個(gè)數(shù)據(jù)流。另外，快速傅立葉變換設(shè)備FFT具有由k個(gè)級組成的管線架構(gòu)而且由內(nèi)部控制信號clk’、s、t和w(圖9中未全部單獨(dú)地示出)來控制，對于該管線架構(gòu)的每級具有包括單個(gè)延遲元件的相應(yīng)反饋路徑。時(shí)鐘信號clk’表示為第一控制信號，而控制信號s’、t’、w’表示為第二控制信號。
根據(jù)本發(fā)明，管線架構(gòu)的第i級(1＜＝i＜＝k)的反饋路徑中的延遲元件施加MR*N/2i個(gè)采樣的延遲，以所供應(yīng)的MR個(gè)流的供應(yīng)速率/時(shí)鐘速率的MR倍的速率對第一內(nèi)部控制信號clk’進(jìn)行鐘控，并且以與FFT正以其操作的時(shí)鐘速率clk’的1/MR的速率對第二內(nèi)部控制信號s’、t’、w’進(jìn)行鐘控。
特別地，多路復(fù)用設(shè)備MUX配置為使得針對(交織的)MR個(gè)輸入數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對所述輸入數(shù)據(jù)流進(jìn)行多路復(fù)用，而且解多路復(fù)用設(shè)備(DEMUX)配置為使得針對(解交織的)經(jīng)變換的數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對經(jīng)變換的輸入數(shù)據(jù)流進(jìn)行解多路復(fù)用。
供應(yīng)到多路復(fù)用器和解多路復(fù)用器的控制信號(未示出)以MR*clk的速率進(jìn)行鐘控，這意味著它以輸入數(shù)據(jù)流的時(shí)鐘速率clk′/采樣速率的MR倍的速率進(jìn)行操作。
在本發(fā)明的特定有利實(shí)施例中，快速傅立葉變換設(shè)備FFT具有基數(shù)-2單路徑延遲反饋R2SDF的架構(gòu)。同樣地，F(xiàn)FT設(shè)備以比N個(gè)采樣的單獨(dú)數(shù)據(jù)流的采樣速率clk快MR倍的速率進(jìn)行鐘控。與R22SDF FFT設(shè)備相聯(lián)系，快速傅立葉變換設(shè)備的管線架構(gòu)包括I型和II型(BF2I，BF2II)蝴蝶級。
在這樣的情況下，接收多路復(fù)用數(shù)據(jù)流的管線架構(gòu)的第一(輸入)級是針對各級的偶和奇總數(shù)的I型蝴蝶級。BF2I和BF2II級的內(nèi)部結(jié)構(gòu)和操作如圖4和5中所示，而且在與本發(fā)明相聯(lián)系時(shí)只有控制信號的時(shí)序是不同的。
圖11B示出了具有圖13中圖示的對應(yīng)時(shí)序關(guān)系的控制信號的細(xì)節(jié)。圖11B基本上雷同于圖11A，不同在于控制信號另外標(biāo)注以撇號以便清楚地表明根據(jù)本發(fā)明所應(yīng)用的控制信號在時(shí)序上不同于現(xiàn)有技術(shù)布局中應(yīng)用的控制信號。
圖13示出了其間的時(shí)序關(guān)系。在圖13的下部分中供應(yīng)了信號z’、w’和clk’。借助每個(gè)時(shí)鐘周期clk’，新的信號z’供應(yīng)到乘法器，該乘法器供應(yīng)有對應(yīng)的加權(quán)(旋轉(zhuǎn))因子w’，該因子只在MR個(gè)clk’周期之后有所改變。在圖13的上部分中示出了每個(gè)1...N個(gè)采樣的MR個(gè)序列之中取相應(yīng)一個(gè)采樣x’(形成一個(gè)OFDM符號)是在多路復(fù)用(交織)的方式借助每個(gè)時(shí)鐘周期clk’來供應(yīng)的。起初，信號s’對于前MR*N/2個(gè)采樣表現(xiàn)為低電平(s’＝0)。隨后，從采樣MR*N/2+1的交織開始，它表現(xiàn)為高電平直至已經(jīng)供應(yīng)符號的所有流的MR*N個(gè)采樣為止。(隨后新的OFDM符號序列從s’＝0開始)。對于信號t’，此信號對于前MR*3*N/4個(gè)采樣表現(xiàn)為高電平，而此后對于后MR*N/4個(gè)采樣(從采樣3*N/4+1的交織開始)改變?yōu)榈碗娖健?br> 因此，第二內(nèi)部FFT控制信號s’、t’、w’以FFT正以其操作的時(shí)鐘速率clk’的1/MR的速率進(jìn)行鐘控，而FFT正以其操作的時(shí)鐘速率clk’是供應(yīng)MR個(gè)流的采樣的時(shí)鐘速率clk的MR倍。按照因子MR對FFT設(shè)備以其操作的時(shí)鐘速率clk’進(jìn)行加速，將FFT時(shí)鐘速率調(diào)整到適應(yīng)外部供應(yīng)的數(shù)據(jù)流的數(shù)目MR，而通過將FFT的其它內(nèi)部控制信號調(diào)整到FFT正以其操作的新時(shí)鐘速率clk’，按照因子MR對控制信號s’、t’、w’進(jìn)行減速，就低償了該加速。
如前所述，將注意到此圖僅示出了用于長度N的FFT的輸入信號的第一級的時(shí)序。然而，用于后續(xù)蝴蝶級的時(shí)序能夠基于第一級的時(shí)序來導(dǎo)出。出于這一原因，根據(jù)級i，N值(該時(shí)序以N值為基礎(chǔ)來指示)必須取作N＝2k-(i-1)。
圖14A示出了根據(jù)本發(fā)明的控制模塊的塊電路圖。如圖所示，MR個(gè)供應(yīng)流的時(shí)鐘速率clk以及這樣的關(guān)于MR的信息供應(yīng)到控制模塊。這二者能夠固定地配置到FFT設(shè)備或者在壽命期通知給該設(shè)備。在第一分頻塊中，F(xiàn)FT設(shè)備的第一內(nèi)部時(shí)鐘信號clk’生成為使得對第一內(nèi)部控制信號(clk’)的鐘控是供應(yīng)MR個(gè)流的采樣的時(shí)鐘速率(clk)的MR倍。此第一內(nèi)部時(shí)鐘信號供應(yīng)到FFT設(shè)備的控制信號生成塊?；诠?yīng)的時(shí)鐘信號，基本上以由用于控制這里此前描述的管線FFT架構(gòu)的現(xiàn)有技術(shù)已知的方式，即基于經(jīng)處理的單個(gè)流的時(shí)鐘周期/采樣的數(shù)目，生成第二內(nèi)部控制信號s、t和w。第一內(nèi)部控制信號clk’也傳遞到管線架構(gòu)。
然而，由于這些(中間)第二內(nèi)部控制信號s、t和w是基于clk’來生成的，所以其增加的頻率將被補(bǔ)償。這是通過第二分頻器塊來實(shí)現(xiàn)的。(中間)第二內(nèi)部控制信號s、t和w以及MR的指示供應(yīng)到該塊，而且第二內(nèi)部控制信號s’、t’和w’的輸出生成為使得第二內(nèi)部控制信號(s’、t’和w’)比第一內(nèi)部控制信號(clk’)慢MR倍。然后，信號s’、t’和w’也供應(yīng)到FFT管線架構(gòu)。
圖14B示出了根據(jù)本發(fā)明的控制模塊的改型的塊電路圖。待處理的MR個(gè)流的指示供應(yīng)到FIFO控制塊，其中存儲器控制信號MEM_CTRL從中生成。然后信號MEM_CTRL供應(yīng)到FFT管線架構(gòu)相應(yīng)級的反饋路徑內(nèi)的例如FIFO存儲器或具有FIFI能力的任何其它存儲器的控制部分。如上所述，根據(jù)本發(fā)明，F(xiàn)FT管線的反饋路徑中的存儲器(例如FIFO)對于第i級(1＜＝i＜＝k)的反饋路徑中的采樣施加MR*N/2i個(gè)采樣的延遲。這是基于預(yù)先(即在FFT設(shè)備生成之時(shí))已知的待處理流的固定數(shù)目為MR的假設(shè)。
圖14B現(xiàn)在圖示了如下例子，其中FIFO或任何其它存儲器包括數(shù)目為j＝1...MRmax的存儲器單元，每個(gè)單元包括用于待緩沖的數(shù)據(jù)采樣的N/2i個(gè)存儲器位置。借助于控制信號MEM_CTRL，能夠選擇數(shù)目為MR＝x的單元，以在FIFO中有效地使用。因此，以數(shù)據(jù)速率clk’供應(yīng)的數(shù)據(jù)是在MR＝x個(gè)存儲器單元之后以FIFO方式輸出的。與依賴于控制信號MEM_CTRL來“分接”相比，這更能夠被視為FIFO。這樣的特征為FFT結(jié)構(gòu)在各種環(huán)境中的應(yīng)用提供了增加的靈活性，這些應(yīng)用包括SISO(MR＝1)以及MIMO應(yīng)用(MR＝2...MRmax)。參數(shù)MR能夠在FFT設(shè)備安裝之時(shí)加以配置，或者能夠在專門信號(例如廣播信號)中發(fā)送而且然后在FFT設(shè)備處針對設(shè)備的自配置(或重新自配置)進(jìn)行檢測。唯一的附加存儲器要求將駐留于反饋路徑中，但并不需要與圖7和圖8中所示的方式相聯(lián)系地討論過的緩沖器。
根據(jù)任一前述方面的信號處理器能夠有利地形成通信網(wǎng)絡(luò)的網(wǎng)元的一部分。進(jìn)而，根據(jù)任一前述方面的信號處理器能夠有利地形成經(jīng)配置為經(jīng)由通信網(wǎng)絡(luò)進(jìn)行通信的終端的一部分。因此，本發(fā)明也針對如圖15中的概略地圖示的一種包括至少一個(gè)這樣的終端和至少一個(gè)這樣的網(wǎng)元的系統(tǒng)。圖15示出了根據(jù)本發(fā)明的FFT實(shí)施于MIMOOFDM系統(tǒng)中，該系統(tǒng)包括作為網(wǎng)元的節(jié)點(diǎn)B和作為終端的用戶設(shè)備。如四個(gè)(MR＝4)箭頭所示，這些節(jié)點(diǎn)和終端在MIMO方案中進(jìn)行通信，而且在所示的示例性系統(tǒng)中，這些節(jié)點(diǎn)和終端的每一個(gè)包括根據(jù)本發(fā)明的FFT。(FFT的細(xì)節(jié)能夠在本申請的相應(yīng)其它圖中找到。請注意終端和網(wǎng)元的其它部件并未示出，因?yàn)樗鼈儗τ诒景l(fā)明并不是本質(zhì)性的)。
上文已經(jīng)參照例如可以在ASIC(專用集成電路)或DSP(數(shù)字信號處理器)中使用的硬件實(shí)施主要描述了本發(fā)明。信號處理器也能夠是在比如CMOS、BiCMOS或者任何其它半導(dǎo)體技術(shù)中實(shí)施為芯片的信號處理設(shè)備。
對于本發(fā)明的具體實(shí)施例，本發(fā)明是否實(shí)施為芯片、信號處理器設(shè)備或硬件代碼部分并不認(rèn)為是本質(zhì)性的，因?yàn)樗羞@些實(shí)施例是完全等同地可應(yīng)用的而且是根據(jù)要實(shí)施本發(fā)明的環(huán)境來選擇的。因此，終端或網(wǎng)元是將本發(fā)明具體化為軟件代碼部分還是芯片抑或信號處理器設(shè)備并不是本申請的關(guān)注焦點(diǎn)。
然而，本發(fā)明也可以在信號處理方法方面執(zhí)行，作為在處理器上運(yùn)行的、或者在存儲介質(zhì)上存儲的而且由此適于在運(yùn)行于處理器上時(shí)實(shí)施該方法的軟件代碼部分。
在這點(diǎn)上，應(yīng)當(dāng)理解本發(fā)明涉及一種用于執(zhí)行并行供應(yīng)的MR個(gè)(MR＞1)輸入數(shù)據(jù)流(x1(n)，...，xMR(n))的快速傅立葉變換FFT的信號處理方法，包括步驟將MR個(gè)輸入數(shù)據(jù)流(x1(n)，...，xMR(n))多路復(fù)用成多路復(fù)用數(shù)據(jù)流，執(zhí)行該多路復(fù)用數(shù)據(jù)流的快速傅立葉變換并輸出經(jīng)變換的數(shù)據(jù)流，將經(jīng)變換的數(shù)據(jù)流解多路復(fù)用成MR個(gè)經(jīng)變換的輸出數(shù)據(jù)流，其特征在于MR個(gè)輸入數(shù)據(jù)流中的每個(gè)輸入數(shù)據(jù)流包含數(shù)目為N＝2k的采樣，使用具有k個(gè)級的管線來執(zhí)行FFT變換，對于該管線的每級具有對采樣施加延遲的相應(yīng)反饋路徑，以及通過第一內(nèi)部控制信號(clk’)和第二內(nèi)部控制信號(s’，t’，w’)控制該FFT變換的執(zhí)行，以及在于在管線的第i級(1＜＝i＜＝k)反饋路徑中對采樣施加MR*N/2i個(gè)采樣的延遲，以供應(yīng)MR個(gè)流的采樣的時(shí)鐘速率(clk)的MR倍的速率對該第一內(nèi)部控制信號(clk’)進(jìn)行鐘控，以及以該第一內(nèi)部控制信號(clk’)的1/MR的速率對該第二內(nèi)部控制信號(s’，t’，w’)進(jìn)行鐘控。
在該方法的方面之下，實(shí)現(xiàn)多路復(fù)用，使得針對MR個(gè)輸入數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該MR個(gè)輸入數(shù)據(jù)流進(jìn)行多路復(fù)用，并且實(shí)現(xiàn)了解多路復(fù)用，使得針對經(jīng)變換的數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該經(jīng)變換的數(shù)據(jù)流解多路復(fù)用。該多路復(fù)用器和解多路復(fù)用器的鐘控以MR*N的速率(即單獨(dú)數(shù)據(jù)流的采樣速率的MR倍)執(zhí)行。該快速傅立葉變換處理基于基數(shù)-2單路徑延遲反饋算法，其中用于快速傅立葉變換的處理級的管線包括I型和II型(BF2I、BF2II)蝴蝶級。
與此相關(guān)聯(lián)，接收多路復(fù)用的數(shù)據(jù)流的管線的k個(gè)級中的第一級是針對k的偶和奇總數(shù)的I型蝴蝶級。
因此，如這里上面已經(jīng)描述的，本發(fā)明提出了一種用于并行供應(yīng)的MR個(gè)(MR＞1)各2k個(gè)采樣的輸入數(shù)據(jù)流的快速傅立葉變換FFT的信號處理器。在以交織方式多路復(fù)用該輸入數(shù)據(jù)流之后，得到的流進(jìn)行FFT。FFT設(shè)備具有包括k個(gè)級的管線架構(gòu)，對于該管線架構(gòu)的每級具有包括單個(gè)延遲元件的相應(yīng)反饋路徑。延遲元件和時(shí)序信號適于應(yīng)對僅使用單個(gè)FFT設(shè)備的多路復(fù)用流的FFT處理。在處理之后，將經(jīng)FFT處理的數(shù)據(jù)流解多路復(fù)用。
盡管已經(jīng)在特定實(shí)施例的背景中描述了本發(fā)明，但是在不脫離如所附權(quán)利要求限定的本發(fā)明范圍和精神的情況下，各種改型是可能的。
應(yīng)當(dāng)理解，盡管已經(jīng)與比如移動臺的移動通信設(shè)備相關(guān)地主要描述了本發(fā)明的實(shí)施例，但是本發(fā)明的實(shí)施例也可以應(yīng)用于可訪問通信網(wǎng)絡(luò)的其它類型的通信設(shè)備。另外，即使已經(jīng)主要對移動通信系統(tǒng)進(jìn)行了參照，但是實(shí)施例也可以適用于其它適當(dāng)?shù)耐ㄐ畔到y(tǒng)。
縮寫詞的列表

權(quán)利要求
1.一種用于并行供應(yīng)的MR＞1的MR個(gè)輸入數(shù)據(jù)流(x1(n)，...，x4(n))的快速傅立葉變換FFT的信號處理器，包括-多路復(fù)用設(shè)備(MUX)，具有MR個(gè)輸入端子，每個(gè)輸入端子接收該MR個(gè)輸入數(shù)據(jù)流(x1(n)，...，x4(n))之一，以及輸出端子(x’(n))，在該輸出端子處該MR個(gè)輸入數(shù)據(jù)流以多路復(fù)用的方式輸出，-快速傅立葉變換設(shè)備(FFT)配置為執(zhí)行在其輸入端子(x’(n))處供應(yīng)的數(shù)據(jù)流的快速傅立葉變換以及在其輸出端子(X(k))處輸出經(jīng)該FFT變換的數(shù)據(jù)流，該快速傅立葉變換設(shè)備(FFT)的輸入端子連接到該多路復(fù)用設(shè)備(MUX)的輸出端子(X(n))，以及-解多路復(fù)用設(shè)備(DEMUX)，具有輸入端子，連接到該快速傅立葉變換設(shè)備(FFT)的輸出端子(X(k))，以及MR個(gè)輸出端子(X1(k)，...，X4(k))，在該MR個(gè)輸出端子處MR個(gè)經(jīng)變換的輸出數(shù)據(jù)流中的相應(yīng)一個(gè)輸出數(shù)據(jù)流以解多路復(fù)用的方式輸出，其特征在于-該MR個(gè)輸入數(shù)據(jù)流中的每個(gè)輸入數(shù)據(jù)流包含數(shù)目為N＝2k的采樣，-該快速傅立葉變換設(shè)備(FFT)具有包括k個(gè)級的管線架構(gòu)，該管線架構(gòu)的每級具有包括單個(gè)延遲元件的相應(yīng)反饋路徑，以及由第一內(nèi)部控制信號(clk’)和第二內(nèi)部控制信號(s’，t’，w’)控制，-其中該管線架構(gòu)的1＜＝i＜＝k的第i級反饋路徑中的該延遲元件施加MR*N/2i個(gè)采樣的延遲，以供應(yīng)MR個(gè)流的采樣的時(shí)鐘速率(clk)的MR倍的速率對該第一內(nèi)部控制信號(clk’)進(jìn)行鐘控，以及以該第一內(nèi)部控制信號(clk’)的1/MR的速率對該第二內(nèi)部控制信號(s’，t’，w’)進(jìn)行鐘控。
2.根據(jù)權(quán)利要求1所述的信號處理器，其中該多路復(fù)用設(shè)備(MUX)配置為使得針對該MR個(gè)輸入數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該輸入數(shù)據(jù)進(jìn)行流多路復(fù)用，以及該解多路復(fù)用設(shè)備(DEMUX)配置為使得針對該經(jīng)變換的數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該經(jīng)變換的輸入數(shù)據(jù)流進(jìn)行解多路復(fù)用。
3.根據(jù)權(quán)利要求2所述的信號處理器，其中供應(yīng)到該多路復(fù)用器和該解多路復(fù)用器的控制信號是以該供應(yīng)的流的時(shí)鐘速率的MR倍的速率來進(jìn)行鐘控。
4.根據(jù)權(quán)利要求1所述的信號處理器，其中該快速傅立葉變換設(shè)備(FFT)具有基數(shù)-2單路徑延遲反饋R2SDF的架構(gòu)。
5.根據(jù)權(quán)利要求4所述的信號處理器，其中該快速傅立葉變換設(shè)備的管線架構(gòu)包括I型和II型(BF2I，BF2II)蝴蝶級。
6.根據(jù)權(quán)利要求5所述的信號處理器，其中接收該多路復(fù)用數(shù)據(jù)流的該管線架構(gòu)的第一級是針對k的偶和奇總數(shù)的I型蝴蝶級。
7.一種通信網(wǎng)絡(luò)的網(wǎng)元，包括根據(jù)前述權(quán)利要求1至6中任一權(quán)利要求所述的信號處理器。
8.一種配置為經(jīng)由通信網(wǎng)絡(luò)進(jìn)行通信的終端，該終端包括根據(jù)前述權(quán)利要求1至6中任一權(quán)利要求所述的信號處理器。
9.一種系統(tǒng)，包括根據(jù)權(quán)利要求8所述的終端和根據(jù)權(quán)利要求7所述的網(wǎng)元中的至少一個(gè)。
10.一種用于并行供應(yīng)的MR＞1的MR個(gè)輸入數(shù)據(jù)流(x1(n)，...，xMn(n))的快速傅立葉變換FFT的信號處理方法，包括步驟-將該MR個(gè)輸入數(shù)據(jù)流(x1(n)，...，xMn(n))多路復(fù)用成多路復(fù)用數(shù)據(jù)流，-執(zhí)行該多路復(fù)用數(shù)據(jù)流的快速傅立葉變換而且輸出該經(jīng)變換的數(shù)據(jù)流，-將該經(jīng)變換的數(shù)據(jù)流解多路復(fù)用成MR個(gè)經(jīng)變換的輸出數(shù)據(jù)流，其特征在于-該MR個(gè)輸入數(shù)據(jù)流中的每個(gè)輸入數(shù)據(jù)流包含數(shù)目為N＝2k的采樣，-使用具有k個(gè)級的管線來執(zhí)行FFT變換，對于該管線的每級具有對該采樣施加延遲的相應(yīng)反饋路徑，以及-通過第一內(nèi)部控制信號(clk’)和第二內(nèi)部控制信號(s’，t’，w’)控制該FFT變換的執(zhí)行，-以及在于在該管線的1＜＝i＜＝k的第i級反饋路徑中對該采樣施加MR*N/2i個(gè)采樣的延遲，以供應(yīng)MR個(gè)流的采樣的時(shí)鐘速率(clk)的MR倍的速率對該第一內(nèi)部控制信號(clk’)進(jìn)行鐘控，以及以該第一內(nèi)部控制信號(clk’)的1/MR的速率對該第二內(nèi)部控制信號(s’，t’，w’)進(jìn)行鐘控。
11.根據(jù)權(quán)利要求10所述的方法，其中實(shí)現(xiàn)多路復(fù)用，使得針對該MR個(gè)輸入數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該輸入數(shù)據(jù)流進(jìn)行多路復(fù)用，以及實(shí)現(xiàn)解多路復(fù)用，使得針對該經(jīng)變換的數(shù)據(jù)流的每個(gè)數(shù)據(jù)采樣對該經(jīng)變換的數(shù)據(jù)流進(jìn)行解多路復(fù)用。
12.根據(jù)權(quán)利要求11所述的方法，其中以該供應(yīng)流的時(shí)鐘速率的MR倍的速率對該多路復(fù)用器和該解多路復(fù)用器進(jìn)行鐘控。
13.根據(jù)權(quán)利要求10所述的方法，其中該快速傅立葉變換處理基于基數(shù)-2單路徑延遲反饋算法。
14.根據(jù)權(quán)利要求13所述的方法，其中用于該快速傅立葉變換的處理級的管線包括I型和II型(BF2I，BF2II)蝴蝶級。
15.根據(jù)權(quán)利要求14所述的方法，其中接收該多路復(fù)用數(shù)據(jù)流的該管線的第一級是針對k的偶和奇總數(shù)的I型蝴蝶級。
16.一種計(jì)算機(jī)芯片，至少包括根據(jù)前述權(quán)利要求1至6中任一權(quán)利要求所述的至少一個(gè)信號處理器。
17.一種用于計(jì)算機(jī)的計(jì)算機(jī)程序產(chǎn)品，包括用于在該程序運(yùn)行于該計(jì)算機(jī)上時(shí)執(zhí)行權(quán)利要求10至15中任一權(quán)利要求的步驟的軟件代碼。
18.根據(jù)權(quán)利要求17所述的計(jì)算機(jī)程序產(chǎn)品，其中該計(jì)算機(jī)程序產(chǎn)品包括其上存儲該軟件代碼部分的計(jì)算機(jī)可讀介質(zhì)。
全文摘要
本發(fā)明提出一種用于并行供應(yīng)的各具有文檔編號H04L1/02GK101069398SQ200580004394
公開日2007年11月7日 申請日期2005年6月30日 優(yōu)先權(quán)日2005年6月30日
發(fā)明者路德維?！な┪掷谞? 恩斯特·杰林斯基 申請人:諾基亞公司