專利名稱：：一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法和裝置的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及數(shù)據(jù)通信領(lǐng)域，尤其涉及一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法和裝置，以實(shí)現(xiàn)靈活的物理層和鏈路層之間的接口及鏈路層數(shù)據(jù)轉(zhuǎn)換。
背景技術(shù)：
：數(shù)字網(wǎng)絡(luò)系統(tǒng)在與同步光纖網(wǎng)的接口上，目前通常的選擇是使用SPI-3接口(SystemPacketInterfaceLevel-3,系統(tǒng)包接口-3)，SPI-3接口是OIF(OpticalInternetworkingForum，光互聯(lián)論壇)推薦的用于網(wǎng)絡(luò)物理層(第一層)器件與鏈路層(第二層)器件互連的接口形式。在數(shù)據(jù)網(wǎng)絡(luò)的傳統(tǒng)設(shè)計(jì)方案中，通常有兩種方式來(lái)實(shí)現(xiàn)鏈路層的數(shù)據(jù)處理第一種，是在系統(tǒng)之外增加個(gè)單獨(dú)的鏈路層處理芯片，采用一個(gè)外部處理器來(lái)實(shí)現(xiàn)鏈路層處理和流量管理任務(wù)，這樣一方面會(huì)增加設(shè)計(jì)成本，另一方面，也會(huì)增加設(shè)計(jì)難度；第二種，是使用支持SPI-3接口和鏈路層處理的通用器件，但是使用此方式將在很大程度上限制設(shè)計(jì)人員對(duì)功能器件的選擇。隨著現(xiàn)代網(wǎng)絡(luò)技術(shù)和IPv6技術(shù)的發(fā)展，對(duì)于路由設(shè)備的性能要求越來(lái)越高，這使得在高端的路由器中更多的使用ASIC(ApplicationSpecificIntegratedCircuit,專用集成電路)器件而不是網(wǎng)絡(luò)處理器。在實(shí)現(xiàn)高端數(shù)據(jù)產(chǎn)品方面ASIC有著自己得天獨(dú)厚的優(yōu)勢(shì)，但是由于其開發(fā)維護(hù)難度上的劣勢(shì)，導(dǎo)致在實(shí)際研發(fā)和應(yīng)用中可行性會(huì)大大降低。而FPGA(FieldProgrammableGateArmy,現(xiàn)場(chǎng)可編程門陣列)具有可再編程的特點(diǎn)，因此在新功能維護(hù)上比ASIC有較大優(yōu)勢(shì)，而性能上又沒(méi)有太大的差別，近年來(lái)高端路由器在使用FPGA方面進(jìn)行了嘗試。雖然有FPGAJ'家提供了SPI-3接口的內(nèi)核，但是使用時(shí)缺乏足夠的靈活性，功能也不夠完善，尤其是在可控制能力上還有許多缺陷，給FPGA在網(wǎng)絡(luò)設(shè)備中的應(yīng)用帶來(lái)很多不便。
發(fā)明內(nèi)容針對(duì)上述的缺陷，本發(fā)明的目的在于提供一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法和裝置，以實(shí)現(xiàn)靈活的物理層與鏈路層互聯(lián)的接口及鏈路層數(shù)據(jù)轉(zhuǎn)換。為了實(shí)現(xiàn)上述目的，本發(fā)明提供一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法，包括對(duì)物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；和/或?qū)W(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；其中，所述對(duì)物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟包括將物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口，并對(duì)所述幀數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理之后發(fā)送給網(wǎng)絡(luò)層處理單元；所述對(duì)網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟包括將網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口之后發(fā)送給物理層處理單元。根據(jù)本發(fā)明的方法，所述具有回寫機(jī)制的異步緩沖接口作為物理層和鏈路層之間的SPI-3接口。根據(jù)本發(fā)明的方法，所述具有回寫機(jī)制的異步緩沖接口由雙口RAM在外層加入讀地址控制電路和寫地址控制電路來(lái)實(shí)現(xiàn)。根據(jù)本發(fā)明的方法，所述對(duì)物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟進(jìn)一步包括A、所述異步緩沖接口將從物理層處理單元接收來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)緩沖和時(shí)鐘隔離；B、對(duì)緩存的幀數(shù)據(jù)進(jìn)行幀分析及選擇處理；C、對(duì)于需要CPU處理的幀數(shù)據(jù)封裝上信息頭后發(fā)送給CPU;D、對(duì)于需要送網(wǎng)絡(luò)層處理單元處理的幀數(shù)據(jù)進(jìn)行解幀，生成網(wǎng)絡(luò)層報(bào)文發(fā)送給網(wǎng)絡(luò)層處理單元。根據(jù)本發(fā)明的方法，所述步驟A中僅用一個(gè)所述異步緩沖接口作數(shù)據(jù)緩沖和時(shí)鐘隔離處理。根據(jù)本發(fā)明的方法，所述歩驟A進(jìn)一歩包括Al、根據(jù)所述異步緩沖接口的總空間值和已使用空間值來(lái)計(jì)算異步緩沖接口的剩余空間值；A2、將步驟Al中得到的異步緩沖接口的剩余空間值與預(yù)存的若干狀態(tài)指示信號(hào)的代表值進(jìn)行比較以得到當(dāng)前狀態(tài)指示信號(hào)，所述狀態(tài)指示信號(hào)包括固定配置的空、將空、滿、將滿以及用戶配置的預(yù)定義空、預(yù)定義滿；A3、將作為當(dāng)前狀態(tài)指示信號(hào)的滿、將滿或預(yù)定義滿送到所述寫地址控制電路以實(shí)現(xiàn)寫控制；A4、將作為當(dāng)前狀態(tài)指示信號(hào)的空、將空或預(yù)定義空送到所述讀地址控制電路以實(shí)現(xiàn)讀控制。根據(jù)本發(fā)明的方法，所述對(duì)網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟進(jìn)一步包括E、對(duì)于來(lái)自網(wǎng)絡(luò)層處理單元的數(shù)據(jù)進(jìn)行成幀處理，得到幀數(shù)據(jù)后發(fā)送給所述異步緩沖接口處理；F、對(duì)于來(lái)自CPU的數(shù)據(jù)進(jìn)行成幀處理，得到幀數(shù)據(jù)后發(fā)送給所述異步緩沖接口處理；G、所述異步緩沖接口將經(jīng)過(guò)步驟E和/或步驟F所得到的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)緩沖和時(shí)鐘隔離后，再發(fā)送給物理層處理單元進(jìn)行處理。根據(jù)本發(fā)明的方法，所述歩驟E中對(duì)來(lái)自網(wǎng)絡(luò)層處理單元的數(shù)據(jù)的處理進(jìn)一步包括El、所述網(wǎng)絡(luò)層處理單元向網(wǎng)絡(luò)層接口請(qǐng)求發(fā)送數(shù)據(jù)；E2、判斷該網(wǎng)絡(luò)層接口是否已滿，若是則執(zhí)行步驟E3，否則執(zhí)行步驟E4;E3、進(jìn)行數(shù)據(jù)丟棄處理，并返回等待狀態(tài)；E4、將所述網(wǎng)絡(luò)層處理單元發(fā)送過(guò)來(lái)的數(shù)據(jù)寫入網(wǎng)絡(luò)層接口。根據(jù)本發(fā)明的方法，所述歩驟F中對(duì)來(lái)自CPU的數(shù)據(jù)的處理進(jìn)一步包括:Fl、所述CPU向CPU接口請(qǐng)求發(fā)送數(shù)據(jù)；F2、判斷該CPU接口是否已滿；若是則執(zhí)行步驟F3，否則執(zhí)行步驟F4;F3、進(jìn)行數(shù)據(jù)丟棄處理，并返回等待狀態(tài)；F4、將所述CPU發(fā)送過(guò)來(lái)的數(shù)據(jù)寫入CPU接口。根據(jù)本發(fā)明的方法，所述步驟G中異步緩沖接口向物理層處理單元發(fā)送幀數(shù)據(jù)的步驟進(jìn)一步包括Gl、所述異步緩沖接口向?qū)?yīng)物理層接收端口請(qǐng)求發(fā)送幀數(shù)據(jù)；G2、持續(xù)判斷所述對(duì)應(yīng)物理層接收端口是否有效；若是則執(zhí)行步驟G3，否則執(zhí)行步驟G4;G3、所述異歩緩沖接口向?qū)?yīng)物理層接收端口發(fā)送幀數(shù)據(jù)；G4、由等待計(jì)數(shù)器進(jìn)行計(jì)數(shù)，并將所得計(jì)數(shù)值與預(yù)置的閥值進(jìn)行比較；G5、判斷該計(jì)數(shù)值是否超過(guò)閥值，若是，執(zhí)行步驟G6，否則返回步驟G2;G6、進(jìn)行數(shù)據(jù)丟棄處理,，本發(fā)明還提供一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換裝置，包括具有回寫機(jī)制的異歩緩沖接口，用于在物理層處理單元和鏈路層處理單元之間的數(shù)據(jù)緩沖；幀接收處理單元用于對(duì)從物理層處理單元發(fā)來(lái)并緩存在所述異步緩沖接口的幀數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將轉(zhuǎn)換處理所得的數(shù)據(jù)發(fā)送給網(wǎng)絡(luò)層處理單元；幀發(fā)送處理單元用于對(duì)網(wǎng)絡(luò)層處理單元發(fā)送來(lái)的數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的幀數(shù)據(jù)緩存到所述異步緩沖接口后發(fā)送給物理層處理單元。根據(jù)本發(fā)明的裝置，所述異步緩沖接口作為物理層和鏈路層之間的SPI-3接口。根據(jù)本發(fā)明的裝置，所述異步緩沖接口包括雙口RAM以及其外層加入的讀地址控制電路和寫地址控制電路。根據(jù)本發(fā)明的裝置，所述異步緩沖接口進(jìn)一步包括減法器，用于根據(jù)異步緩沖接口的已用空間值和總空間值來(lái)計(jì)算異步緩沖接口的剩余空間值；比較器，用于存儲(chǔ)固定配置和用戶配置的若干狀態(tài)指示信號(hào)及其代表值，并將所述異步緩沖接口的剩余空間值與所述代表值進(jìn)行比較，得出當(dāng)前狀態(tài)指示信號(hào)，將該當(dāng)前狀態(tài)指示信號(hào)發(fā)送給所述寫地址控制電路以實(shí)現(xiàn)寫控制，或者發(fā)送給所述讀地址控制電路以實(shí)現(xiàn)讀控制。根據(jù)本發(fā)明的裝置，所述比較器中預(yù)存的狀態(tài)指示信號(hào)包括固定配置的空、將空、滿、將滿以及用戶配置的預(yù)定義空、預(yù)定義滿；并且將作為當(dāng)前指示信號(hào)的信號(hào)滿、將滿或預(yù)定義滿送到所述寫地址控制電路，而信號(hào)空、將空或預(yù)定義空送到所述讀地址控制電路。根據(jù)本發(fā)明的裝置，所述幀接收處理單元進(jìn)一步包括幀分析單元用于對(duì)緩存在所述異步緩沖接口的幀數(shù)據(jù)進(jìn)行分析與選擇處信息頭處理單元用于對(duì)從所述幀分析單元接收的需要送交CPU處理的幀數(shù)據(jù)封裝上信息頭，并發(fā)送給所述CPU;解幀處理單元用于對(duì)從所述幀分析單元接收的需要送交網(wǎng)絡(luò)層處理單元處理的幀數(shù)據(jù)進(jìn)行解幀，以生成網(wǎng)絡(luò)層報(bào)文發(fā)送至網(wǎng)絡(luò)層處理單元。根據(jù)本發(fā)明的裝置，所述幀發(fā)送處理單元進(jìn)一步包括成幀處理單元用于將網(wǎng)絡(luò)層處理單元和/或CPU送來(lái)的數(shù)據(jù)封裝成為幀數(shù)據(jù)，緩存到所述具有回寫機(jī)制的異步緩沖單元后發(fā)送給物理層處理單元；等待計(jì)數(shù)器，其受所述成幀處理單元的控制并配置有閥值；當(dāng)所述異步緩沖接口向物理層處理單元發(fā)送幀數(shù)據(jù)而對(duì)應(yīng)的物理層接收端口停止接收時(shí)，成幀處理單元觸發(fā)等待計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)值超出所述閥值，所述成幀處理單元根據(jù)預(yù)置的丟棄機(jī)制進(jìn)行幀數(shù)據(jù)的丟棄處理。本發(fā)明在鏈路層數(shù)據(jù)轉(zhuǎn)換中采用具有回寫機(jī)制的FIFO作為異步緩沖接口，不僅實(shí)現(xiàn)物理層處理與鏈路層處理的數(shù)據(jù)緩沖和時(shí)鐘隔離，而且能對(duì)已寫入的幀數(shù)據(jù)進(jìn)行刪除，從而實(shí)現(xiàn)了更為靈活的物理層和鏈路層互聯(lián)的接口以及鏈路層數(shù)據(jù)轉(zhuǎn)換。另外，本發(fā)明可在異步緩沖接口中加入了更多的狀態(tài)信號(hào)，使得對(duì)于異步緩沖接口的控制更加完善，可增加對(duì)鏈路層幀的預(yù)處理能力，使得產(chǎn)品的實(shí)現(xiàn)更為簡(jiǎn)化。圖1是本發(fā)明的鏈路層數(shù)據(jù)轉(zhuǎn)換裝置在系統(tǒng)中的結(jié)構(gòu)示意圖。圖2是本發(fā)明的鏈路層數(shù)據(jù)轉(zhuǎn)換裝置在接收方向的結(jié)構(gòu)圖。圖3是本發(fā)明的鏈路層數(shù)據(jù)轉(zhuǎn)換裝置在發(fā)送方向的結(jié)構(gòu)圖。圖4是本發(fā)明在發(fā)送方向的調(diào)度機(jī)制流程圖。圖5是本發(fā)明在發(fā)送方向的丟包機(jī)制示意圖。圖6是本發(fā)明的異步緩沖接口的結(jié)構(gòu)示意圖。具體實(shí)施方式下面結(jié)合圖1對(duì)本發(fā)明進(jìn)行描述，圖1為鏈路層數(shù)據(jù)轉(zhuǎn)換裝置在系統(tǒng)中的結(jié)構(gòu)示意圖，包括光纖網(wǎng)絡(luò)101:物理層數(shù)據(jù)可以在光纖網(wǎng)絡(luò)101中傳輸。物理層處理單元102:其通過(guò)SPI-3接口110與鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103連接，完成光信號(hào)與電信號(hào)之間的轉(zhuǎn)換在接收方向，將光信號(hào)轉(zhuǎn)換為電信號(hào)；在發(fā)送方向，將電信號(hào)轉(zhuǎn)換為光信號(hào)。網(wǎng)絡(luò)層處理單元104:進(jìn)行網(wǎng)絡(luò)層報(bào)文的轉(zhuǎn)發(fā)處理，不是本發(fā)明的重點(diǎn)。Facility接口109:光纖網(wǎng)絡(luò)101與物理層處理單元102的接口。SPI-3接口110:物理層處理單元102與鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103的接口，由于下行的物理層接口有多個(gè)端口，因此和它連接的SPI-3接口110采用multi-port(多端口)模式工作。本發(fā)明的所述SPI-3接口110由異步緩沖接口107和/或108實(shí)現(xiàn)。當(dāng)然，SPI-3接口110并不是唯一的物理層與鏈路層之間的接口，也可以由SPI-4接口或SPI-5接口來(lái)代替。數(shù)據(jù)緩沖111:鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103與網(wǎng)絡(luò)層處理單元104的接口，用于對(duì)所收發(fā)的IP包進(jìn)行緩沖處理。鏈路層信息表(接口屬性)112:存儲(chǔ)物理層的接口信息和和基于接口的業(yè)務(wù)信息，與本發(fā)明的關(guān)系不大。鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103:是本發(fā)明的重點(diǎn)，所述鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103進(jìn)一步包括有異步緩沖接口107和108，幀接收處理單元105以及幀發(fā)送處理單元106，其中異步緩沖接口107:接收方向上的物理層處理單元102與鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103的接口，所述異步緩沖接口107由具有回寫機(jī)制的FIFO實(shí)現(xiàn)，具體參見(jiàn)圖6及其說(shuō)明，其不僅可實(shí)現(xiàn)物理層處理與鏈路層處理的數(shù)據(jù)緩沖和時(shí)鐘隔離，從而可避免由于異步時(shí)鐘導(dǎo)致的亞穩(wěn)態(tài)出現(xiàn)，而且有能力將已寫入的幀數(shù)據(jù)進(jìn)行刪除，所述已寫入的幀數(shù)據(jù)可以是錯(cuò)誤幀或無(wú)效幀等無(wú)用幀。異步緩沖接口108:發(fā)送方向上的鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103與物理層處理單元102的接口，所述異步緩沖接口108在結(jié)構(gòu)上與異步緩沖接口107完全一樣，但增加了些其它功能，例如后文所述的等待計(jì)數(shù)器。幀接收處理單元105:用于對(duì)從物理層處理單元102發(fā)來(lái)并緩存在所述異步緩沖接口107的幀數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的數(shù)據(jù)發(fā)送給網(wǎng)絡(luò)層處理單元104。幀發(fā)送處理單元106:用于對(duì)網(wǎng)絡(luò)層處理單元104發(fā)送來(lái)的數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的幀數(shù)據(jù)緩存到所述異步緩沖接口108，再發(fā)送給物理層處理單元102。其中，在接收方向上，鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103將從SPI-3接口IIO收到的由物理層處理單元102發(fā)來(lái)的幀數(shù)據(jù)放入異步緩沖接口107中緩存；在發(fā)送方向上，鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103將網(wǎng)絡(luò)層處理單元104送來(lái)的網(wǎng)絡(luò)層報(bào)文處理成幀數(shù)據(jù)后緩沖在異步緩沖接口108，再通過(guò)SPI-3接口IIO發(fā)送給物理層處理單元102。值得一提的是，對(duì)物理層處理單元102送來(lái)的數(shù)據(jù)提取幀后，鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103在SPI-3接口110接收方向僅通過(guò)-"個(gè)異步FIFO作時(shí)鐘隔離和數(shù)據(jù)緩沖處理(異步緩沖接口107)，只要HFO狀態(tài)允許，就可以接收物理層處理單元102發(fā)過(guò)來(lái)的數(shù)據(jù)，從而使得接口操作最大程度的簡(jiǎn)化。同時(shí)由于SPI-3接口110只對(duì)異步緩沖接口107進(jìn)行寫操作，而鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103只對(duì)異步緩沖接口107作讀操作并且對(duì)幀的處理將在異步緩沖接口107緩沖處理之后完成，從而將兩個(gè)時(shí)鐘域完全隔離開來(lái)，避免了異步時(shí)鐘所造成的亞穩(wěn)態(tài)現(xiàn)象。另夕卜，為了避免對(duì)異步緩沖接口107或108中寫入混亂的數(shù)據(jù)，因此要進(jìn)行過(guò)濾，只有當(dāng)控制信號(hào)依次為"數(shù)據(jù)有效并且傳輸開始"一>"數(shù)據(jù)有效并且報(bào)文開始"—>"數(shù)據(jù)有效并且報(bào)文結(jié)束"時(shí)，才認(rèn)為是幀數(shù)據(jù)而被寫到內(nèi)部FIFO中，否則作為無(wú)用幀(例如無(wú)效幀或錯(cuò)誤幀)丟掉，如果已經(jīng)寫了部分?jǐn)?shù)據(jù)到異步緩沖接口107或108中，由于該異步緩沖接口107或108具有回寫機(jī)制，可以對(duì)已寫入的幀數(shù)據(jù)進(jìn)行刪除。對(duì)于需要丟棄的數(shù)據(jù)，只需要將指針指向下^個(gè)幀的起始位置即可清除剛才的寫入數(shù)據(jù)。由于異步緩沖接口107和108均是36位寬，而SPI-3接口110需要讀寫的數(shù)據(jù)包括"RDAT[31:0]，RMOD[l:O]，RSOP，REOP，RERR，RSX"共有38位，所以要在輸入端對(duì)標(biāo)志位(高4位)進(jìn)行編碼，在輸出端再解碼。異步緩沖接口107和108針對(duì)SPI-3接口110的編碼規(guī)則參見(jiàn)表1所示。SOP:數(shù)據(jù)起始(StartOfPacket);EOP:數(shù)據(jù)結(jié)束(EndOfPacket);RSX:傳輸起始(ReceiveStartofTransfer);ERR:數(shù)據(jù)錯(cuò)誤。<table>tableseeoriginaldocumentpage13</column></row><table>表l本發(fā)明中的各個(gè)接口一般采用packet-levd(包級(jí))方式實(shí)現(xiàn)接口，當(dāng)然也可以采用byte-level(位級(jí))方式來(lái)實(shí)現(xiàn)接口，這樣可以更有效的利用帶寬。本發(fā)明在鏈路層數(shù)據(jù)轉(zhuǎn)換中采用具有回寫機(jī)制的FIFO作為異步緩沖接口，不僅實(shí)現(xiàn)物理層處理與鏈路層處理的數(shù)據(jù)緩沖和時(shí)鐘隔離，而且能對(duì)已寫入的幀數(shù)據(jù)進(jìn)行刪除，從而實(shí)現(xiàn)了更為靈活的物理層和鏈路層互聯(lián)的接口以及鏈路層數(shù)據(jù)轉(zhuǎn)換。本發(fā)明可以應(yīng)用于基于FPGA或ASIC的網(wǎng)絡(luò)設(shè)備。另外，本發(fā)明作為FPGA的實(shí)現(xiàn)~可以成為ASIC的前期驗(yàn)證，作為嵌入式的POS畫PHYLevel3(PacketOverSONETPHYsicalLevel3，SONET物理層上的包-3)接口，應(yīng)用在芯片化的通信產(chǎn)品中。圖2是本發(fā)明的鏈路層數(shù)據(jù)轉(zhuǎn)換裝置在接收方向結(jié)構(gòu)圖，圖1中的幀接收處理單元105進(jìn)歩包括幀分析單元113:用于對(duì)從物理層處理單元102發(fā)來(lái)的緩存在異步緩沖接口107的幀數(shù)據(jù)進(jìn)行分析與選擇處理，在流向分析上通過(guò)提取到的幀頭和輸入端口號(hào)等幀信息來(lái)決定幀的流向。對(duì)于IPv6(InternetProtocolVersion6，因特網(wǎng)協(xié)議版本6)、IPv4(InternetProtocolVersion4，因特網(wǎng)協(xié)議版本4)、MPLS(MultiprotocolLabelSwitch,多協(xié)議標(biāo)記交換)和協(xié)議幀等，分別送給網(wǎng)絡(luò)層處理單元104或CPU118;對(duì)于錯(cuò)誤幀、無(wú)效幀等無(wú)用幀可直接丟棄。信息頭處理單元114:對(duì)于從所述幀分析單元113接收的需要送交CPU118處理的幀數(shù)據(jù)封裝信息頭，并將這些信息頭貼在上送數(shù)據(jù)的前面通過(guò)CPU接口116上送CPU118。例如需要CPU118處理的協(xié)議幀或者特殊處理的幀，在幀數(shù)據(jù)前面打上CPU118需要的報(bào)文頭，其中報(bào)文頭包含了報(bào)文的幀類型、IP包類型、報(bào)文長(zhǎng)度、端口號(hào)等信息再—匕送給CPU118。解幀處理單元115:用于對(duì)鏈路層幀的解幀工作。在接收方向，對(duì)從異步緩沖接口107收到的幀進(jìn)行分析后，對(duì)需要送網(wǎng)絡(luò)層處理單元104處理的幀數(shù)據(jù)，如IPv6、IPv4、和MPLS幀等，進(jìn)行剝離幀頭以提取網(wǎng)絡(luò)層報(bào)文，并將該網(wǎng)絡(luò)層報(bào)文通過(guò)網(wǎng)絡(luò)層接口U7送給網(wǎng)絡(luò)層處理單元104。本發(fā)明的鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103進(jìn)--步包括有CPU接口116:主要由雙口RAM構(gòu)成，用于實(shí)現(xiàn)鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103與CPU118的數(shù)據(jù)傳送。網(wǎng)絡(luò)層接口117:主要由雙口RAM構(gòu)成，用于實(shí)現(xiàn)鏈路層數(shù)據(jù)轉(zhuǎn)換裝置103與網(wǎng)絡(luò)層處理單元104的數(shù)據(jù)傳送。圖3是鏈路層數(shù)據(jù)轉(zhuǎn)換裝置在發(fā)送方向的結(jié)構(gòu)圖，圖1中的幀發(fā)送處理單元106包括成幀處理單元119和等待計(jì)數(shù)器120，其中成幀處理單元U9:用于將網(wǎng)絡(luò)層處理單元104和/或CPU118送來(lái)的數(shù)據(jù)封裝成為幀數(shù)據(jù)，緩存到所述異步緩沖單元108后發(fā)送給物理層處理單元102。成幀處理單元119用于控制幀數(shù)據(jù)發(fā)送的時(shí)序，查找鏈路層信息，構(gòu)造鏈路層幀。本實(shí)施例中，成幀處理單元119有2個(gè)部分，分別對(duì)應(yīng)2個(gè)IPFIFO一一CPU接口116和網(wǎng)絡(luò)層接口117，這兩部分根據(jù)從IPFIFO取出IP包數(shù)據(jù)和對(duì)應(yīng)的地址信息將IP包封裝成鏈路層幀，再緩存在異步緩沖接口108中，并經(jīng)過(guò)SPI-3接口110發(fā)送給物理層處理單元102。等待計(jì)數(shù)器120:其受所述成幀處理單元119的控制并配置有閥值。當(dāng)所述異步緩沖接口108向物理層處理單元102發(fā)送幀數(shù)據(jù)而對(duì)應(yīng)的物理層接收端口由于阻塞等原因?qū)е峦Ｖ菇邮諘r(shí)，成幀處理單元119觸發(fā)等待計(jì)數(shù)器120計(jì)數(shù)，當(dāng)計(jì)數(shù)值超出所述閥值，等待計(jì)數(shù)器120用來(lái)實(shí)現(xiàn)丟棄處理的時(shí)序控制，所述成幀處理單元119根據(jù)預(yù)置的丟棄機(jī)制進(jìn)行幀數(shù)據(jù)的丟棄處理，以防止隊(duì)列的擁塞。另外，等待計(jì)數(shù)器120的閥值是可以由用戶來(lái)通過(guò)寄存器或計(jì)數(shù)器來(lái)設(shè)置，具體閥值可以依據(jù)對(duì)流量的預(yù)判斷和限制來(lái)設(shè)定。閥值設(shè)置的大一些，會(huì)減少丟包率，但是會(huì)使端口堵塞的機(jī)會(huì)更大。這樣可以更方便的調(diào)節(jié)對(duì)SPI-3接口110緩沖的控制進(jìn)而實(shí)現(xiàn)對(duì)流量的控制。圖4是本發(fā)明在發(fā)送方向的調(diào)度機(jī)制流程圖。由于本發(fā)明在接收方向只有一路數(shù)據(jù)等待發(fā)送，而在發(fā)送方向上，由于有兩路數(shù)據(jù)等待發(fā)送，因此發(fā)送方向應(yīng)當(dāng)有-個(gè)調(diào)度機(jī)制。步驟S401，處于等待狀態(tài)；步驟S402，當(dāng)CPU有數(shù)據(jù)要發(fā)送時(shí)，通過(guò)CPU接口向鏈路層數(shù)據(jù)轉(zhuǎn)換裝置發(fā)送-個(gè)請(qǐng)求；步驟S403，判斷CPU接口是否已滿，若是則執(zhí)行步驟S408，否則執(zhí)行歩驟S404;歩驟S404，進(jìn)行雙口RAM的寫操作，將CPU發(fā)送過(guò)來(lái)的數(shù)據(jù)(IP包數(shù)據(jù))寫入CPU接口的雙口RAM中；步驟S405，當(dāng)網(wǎng)絡(luò)層處理單元有數(shù)據(jù)要發(fā)送時(shí)，通過(guò)網(wǎng)絡(luò)層接口向鏈路層數(shù)據(jù)轉(zhuǎn)換裝置發(fā)送一個(gè)請(qǐng)求；步驟S406，判斷該網(wǎng)絡(luò)層接口的雙口RAM是否己滿，若是則執(zhí)行步驟S407,否則執(zhí)行步驟S408;步驟S407，進(jìn)行雙口RAM的寫操作，將網(wǎng)絡(luò)層處理單元發(fā)送過(guò)來(lái)的數(shù)據(jù)寫入網(wǎng)絡(luò)層接口中的雙口RAM中；步驟S408:當(dāng)CPU接口或網(wǎng)絡(luò)層接口中的雙口RAM己滿時(shí)，進(jìn)行丟棄包處理，以免造成鏈路的堵塞，丟包之后返回到歩驟S401。圖5是本發(fā)明在發(fā)送方向丟包機(jī)制的示意圖。其中，在發(fā)送方向上，鏈路層轉(zhuǎn)換裝置將封裝好的幀數(shù)據(jù)發(fā)送到對(duì)應(yīng)的物理層端口，如果在一個(gè)幀的發(fā)送過(guò)程中，對(duì)應(yīng)端口始終處于可接收狀態(tài)，則此幀會(huì)連續(xù)的發(fā)送到相應(yīng)端口。如果在發(fā)送的時(shí)候該端口停止接收，則進(jìn)入等待狀態(tài)，并在等待一定時(shí)間之后強(qiáng)行丟包處理。步驟S501，在發(fā)送方向上，異步緩沖接口中如果有數(shù)據(jù)，就會(huì)發(fā)出一個(gè)請(qǐng)求到對(duì)應(yīng)的物理層端口，并開始對(duì)相應(yīng)端口狀態(tài)的檢査。如果對(duì)應(yīng)端口有效，則執(zhí)行步驟S502，如果對(duì)應(yīng)端口無(wú)效，執(zhí)行步驟S503。步驟S502，異步緩沖接口生成數(shù)據(jù)接口的時(shí)序，將異步緩沖單元中的數(shù)據(jù)發(fā)送到物理層處理單元。如果對(duì)應(yīng)端口始終有效，則一直執(zhí)行本步驟直至數(shù)據(jù)發(fā)送完畢，否則一旦端口無(wú)效，則執(zhí)行步驟S503。步驟S503，由等待計(jì)數(shù)器306進(jìn)行計(jì)數(shù)，如果在計(jì)數(shù)的過(guò)程中超出計(jì)數(shù)閥值，執(zhí)行步驟S504;如果計(jì)數(shù)沒(méi)有超過(guò)閥值且端口恢復(fù)有效，則繼續(xù)執(zhí)行步驟S502;如果沒(méi)有超過(guò)閥值，但是端口持續(xù)無(wú)效，則繼續(xù)執(zhí)行本步驟，直至端口有效或超出閥值。步驟S504，當(dāng)?shù)却?jì)數(shù)器的計(jì)數(shù)值超過(guò)閥值，刪除無(wú)用的數(shù)據(jù)。其中，所述端口有效是指端口接收數(shù)據(jù)使能；端口無(wú)效是指端口接收數(shù)據(jù)不存在、關(guān)閉或者數(shù)據(jù)堵塞；所述超出閥值是指當(dāng)?shù)却?jì)數(shù)器當(dāng)前的計(jì)數(shù)值大于闊值；所述未超出闊值，是指當(dāng)?shù)却?jì)數(shù)器當(dāng)前的計(jì)數(shù)值小于閥值。圖6是本發(fā)明的異歩緩沖接口的結(jié)構(gòu)示意圖，其中異步緩沖接口是本發(fā)明的最主要的特征之一，其還提供了空、滿、將空、將滿、預(yù)定義空、滿等多種狀態(tài)指示信號(hào)，其中，預(yù)定義空和預(yù)定義滿是本發(fā)明新改進(jìn)的部分，由一個(gè)可以配置的比較器來(lái)實(shí)現(xiàn)。本發(fā)明的具有回寫機(jī)制的異步緩沖接口601(同異步緩沖單元107和108)由雙口RAM605在外層加入''f地址控制電路和讀地址控制電路構(gòu)成的FIFO，雙口RAM605作為異步緩沖接口103的內(nèi)核，用戶在外部只需要提供讀寫信號(hào)，而不需要直接操作地址，所以，在使用層面上看起來(lái)相當(dāng)于一個(gè)FIFO。所述寫地址控制電路包括有FIFO寫入控制單元602，用于完成異步緩沖接口601的寫操作邏輯。寫地址控制606:用于根據(jù)外部的控制信號(hào)(寫信號(hào))完成對(duì)雙口RAM605的寫操作，直接控制地址的增加，如果需要?jiǎng)h除當(dāng)前幀數(shù)據(jù)，直接將地址指向下一個(gè)幀起始處。所述讀地址控制電路包括有FIFO讀取控制單元604::用于完異步緩沖接口601的讀操作邏輯。讀地址控制607:用于根據(jù)外部的控制信號(hào)(讀信號(hào))完成對(duì)雙口RAM605的讀操作，直接控制地址的增加。本發(fā)明的異步緩沖接口601還包括有減法器608:用于根據(jù)所述異步緩沖接口601的FIFO已用空間值和FIFO總空間值來(lái)計(jì)算FIFO剩余空間值。接著，減法器608將所述FIFO剩余空間值發(fā)送給比較器609。其中F[FO總空間值由異步緩沖接口通知給減法器608，而所述FIFO己用空間值由目前雙口RAM605的總深度可知。比較器609:用于存儲(chǔ)固定配置和用戶配置的若干狀態(tài)指示信號(hào)及其代表值，并將所述減法器608計(jì)算的FIFO剩余空間值與所述狀態(tài)指示信號(hào)的代表值進(jìn)行比較，得出當(dāng)前狀態(tài)指示信號(hào)。其中，固定配置的狀態(tài)指示信號(hào)包括空、將空、滿、將滿。對(duì)于滿、將滿、空、將空的狀態(tài)，是當(dāng)FIFO剩余空間值分別為0、1、總深度、總深度一1的情況，即相當(dāng)于控制寄存器的數(shù)值是固定的情況。而用戶配置的狀態(tài)指示信號(hào)包括預(yù)定義空和預(yù)定義滿。其由用戶將預(yù)定義滿和預(yù)定義空的數(shù)值以控制寄存器的方式寫到比較器609，比較器609將減法器608得到的雙口RAM605的FIFO剩余空間值與此寄存器進(jìn)行比較，如果大于預(yù)定義空的數(shù)值，那么就認(rèn)為異步緩沖接口601已經(jīng)進(jìn)入了需要空告警的狀態(tài)，將預(yù)定義空信號(hào)拉起；如果小于預(yù)定義滿的數(shù)值，那么就認(rèn)為異步緩沖接口601已經(jīng)進(jìn)入了需要滿告警的狀態(tài)，將預(yù)定義滿信號(hào)拉起。并且，將作為當(dāng)前指示信號(hào)的信號(hào)滿、將滿或預(yù)定義滿送到所述寫地址控制電路以實(shí)現(xiàn)寫控制，而作為當(dāng)前指示信號(hào)的信號(hào)空、將空或預(yù)定義空送到所述讀地址控制電路以實(shí)現(xiàn)讀控制。采用上述用戶配置的預(yù)定義空和預(yù)定義滿等預(yù)處理選項(xiàng)，克服了普通FIFO單元狀態(tài)過(guò)少的缺點(diǎn)，并在數(shù)據(jù)緩沖過(guò)程中提供了更多的表示狀態(tài)的信號(hào)，使得對(duì)于異步緩沖接口的控制更加完善;進(jìn)一步，使得系統(tǒng)可以提前對(duì)FIFO的空滿狀態(tài)進(jìn)行判斷，從而提高系統(tǒng)的預(yù)處理能力，使用戶可以只關(guān)心交換網(wǎng)絡(luò)數(shù)據(jù)的處理，簡(jiǎn)化了數(shù)據(jù)產(chǎn)品的實(shí)現(xiàn)。所述異步緩沖接口601與幀處理單元610連接，該幀處理單元610進(jìn)行幀數(shù)據(jù)的分析和分類，其包括4級(jí)移位寄存器611:將得到的鏈路層幀頭部拼裝成一個(gè)4到14字節(jié)的數(shù)據(jù)，每級(jí)寄存器是32位，最多需要4級(jí)寄存器；優(yōu)先級(jí)選擇器612:生成對(duì)于當(dāng)前幀的處理方式，控制信號(hào)就是幀類型等鏈路層信息。綜上，本發(fā)明描述了一種基于FPGA的鏈路層數(shù)據(jù)轉(zhuǎn)換方法和裝置，以一種很簡(jiǎn)單的方法實(shí)現(xiàn)了-、二層網(wǎng)絡(luò)接口、二層數(shù)據(jù)傳送和二、三層網(wǎng)絡(luò)接口。由于本發(fā)明的接口簡(jiǎn)單容易實(shí)現(xiàn)，可以廣泛的應(yīng)用在基于FPGA或ASIC的硬件轉(zhuǎn)發(fā)系統(tǒng)中。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。權(quán)利要求1、一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法，包括對(duì)物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；和/或?qū)W(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；其特征在于，所述對(duì)物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟包括將物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口，并對(duì)所述幀數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理之后發(fā)送給網(wǎng)絡(luò)層處理單元；所述對(duì)網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟包括將網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口之后發(fā)送給物理層處理單元。2、根據(jù)權(quán)利要求1所述的方法，其特征在于，所述具有回寫機(jī)制的異步緩沖接口作為物理層和鏈路層之間的SPI-3接口。3、根據(jù)權(quán)利要求1所述的方法，其特征在于，所述具有回寫機(jī)制的異步緩沖接口由雙口RAM在外層加入讀地址控制電路和寫地址控制電路來(lái)實(shí)現(xiàn)。4、根據(jù)權(quán)利要求13任一項(xiàng)所述的方法，其特征在于，所述對(duì)物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟進(jìn)-一歩包括A、所述異步緩沖接口將從物理層處理單元接收來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)緩沖和時(shí)鐘隔離-，B、對(duì)緩存的幀數(shù)據(jù)進(jìn)行幀分析及選擇處理；C、對(duì)于需要CPU處理的幀數(shù)據(jù)封裝上信息頭后發(fā)送給CPU;D、對(duì)于需要送網(wǎng)絡(luò)層處理單元處理的幀數(shù)據(jù)進(jìn)行解幀，生成網(wǎng)絡(luò)層報(bào)文發(fā)送給網(wǎng)絡(luò)層處理單元。5、根據(jù)權(quán)利要求4所述的方法，其特征在于，所述步驟A中僅用一個(gè)所述異步緩沖接口作數(shù)據(jù)緩沖和時(shí)鐘隔離處理。6、根據(jù)權(quán)利要求4所述的方法，其特征在于，所述步驟A進(jìn)一步包括Al、根據(jù)所述異步緩沖接口的總空間值和己使用空間值來(lái)計(jì)算異步緩沖接口的剩余空間值；A2、將步驟A1中得到的異步緩沖接口的剩余空間值與預(yù)存的若干狀態(tài)指示信號(hào)的代表值進(jìn)行比較以得到當(dāng)前狀態(tài)指示信號(hào)，所述狀態(tài)指示信號(hào)包括固定配置的空、將空、滿、將滿以及用戶配置的預(yù)定義空、預(yù)定義滿；A3、將作為當(dāng)前狀態(tài)指示信號(hào)的滿、將滿或預(yù)定義滿送到所述寫地址控制電路以實(shí)現(xiàn)寫控制；A4、將作為當(dāng)前狀態(tài)指示信號(hào)的空、將空或預(yù)定義空送到所述讀地址控制電路以實(shí)現(xiàn)讀控制。7、根據(jù)權(quán)利要求13任一項(xiàng)所述的方法，其特征在于，所述對(duì)網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換的步驟進(jìn)一步包括E、對(duì)于來(lái)自網(wǎng)絡(luò)層處理單元的數(shù)據(jù)進(jìn)行成幀處理，得到幀數(shù)據(jù)后發(fā)送給所述異步緩沖接口處理；F、對(duì)于來(lái)自CPU的數(shù)據(jù)進(jìn)行成幀處理，得到幀數(shù)據(jù)后發(fā)送給所述異步緩沖接口處理；G、所述異步緩沖接口將經(jīng)過(guò)步驟E和/或步驟F所得到的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)緩沖和時(shí)鐘隔離后，再發(fā)送給物理層處理單元進(jìn)行處理。8、根據(jù)權(quán)利要求7所述的方法，其特征在于，所述步驟E中對(duì)來(lái)自網(wǎng)絡(luò)層處理單元的數(shù)據(jù)的處理進(jìn)一步包括El、所述網(wǎng)絡(luò)層處理單元向網(wǎng)絡(luò)層接口請(qǐng)求發(fā)送數(shù)據(jù)；E2、判斷該網(wǎng)絡(luò)層接口是否已滿，若是則執(zhí)行步驟E3，否則執(zhí)行步驟E4;E3、進(jìn)行數(shù)據(jù)丟棄處理，并返回等待狀態(tài)；E4、將所述網(wǎng)絡(luò)層處理單元發(fā)送過(guò)來(lái)的數(shù)據(jù)寫入網(wǎng)絡(luò)層接口。9、根據(jù)權(quán)利要求7所述的方法，其特征在于，所述步驟F中對(duì)來(lái)自CPU的數(shù)據(jù)的處理進(jìn)一步包括F1、所述CPU向CPU接口請(qǐng)求發(fā)送數(shù)據(jù)；F2、判斷該CPU接口是否已滿；若是則執(zhí)行步驟F3，否則執(zhí)行步驟F4;F3、進(jìn)行數(shù)據(jù)丟棄處理，并返回等待狀態(tài)；F4、將所述CPU發(fā)送過(guò)來(lái)的數(shù)據(jù)寫入CPU接口。10、根據(jù)權(quán)利要求7所述的方法，其特征在于，所述步驟G中異步緩沖接口向物理層處理單元發(fā)送幀數(shù)據(jù)的步驟進(jìn)一步包括Gl、所述異步緩沖接口向?qū)?yīng)物理層接收端口請(qǐng)求發(fā)送幀數(shù)據(jù)；G2、持續(xù)判斷所述對(duì)應(yīng)物理層接收端口是否有效；若是則執(zhí)行步驟G3，否則執(zhí)行步驟G4;G3、所述異步緩沖接口向?qū)?yīng)物理層接收端口發(fā)送幀數(shù)據(jù)；G4、由等待計(jì)數(shù)器進(jìn)行計(jì)數(shù)，并將所得計(jì)數(shù)值與預(yù)置的閥值進(jìn)行比較；G5、判斷該計(jì)數(shù)值是否超過(guò)閥值，若是，執(zhí)行步驟G6，否則返回步驟G2;G6、進(jìn)行數(shù)據(jù)丟棄處理。11、一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換裝置，其特征在于，包括具有回寫機(jī)制的異步緩沖接口，用于在物理層處理單元和鏈路層處理單元之間的數(shù)據(jù)緩沖；幀接收處理單元用于對(duì)從物理層處理單元發(fā)來(lái)并緩存在所述異步緩沖接口的幀數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將轉(zhuǎn)換處理所得的數(shù)據(jù)發(fā)送給網(wǎng)絡(luò)層處理單元；幀發(fā)送處理單元用于對(duì)網(wǎng)絡(luò)層處理單元發(fā)送來(lái)的數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的幀數(shù)據(jù)緩存到所述異步緩沖接口后發(fā)送給物理層處理單元。12、根據(jù)權(quán)利要求11所述的裝置，其特征在于，所述異步緩沖接口作為物理層和鏈路層之間的SPI-3接口。13、根據(jù)權(quán)利要求ll所述的裝置，其特征在于，所述異步緩沖接口包招雙口RAM以及其外層加入的讀地址控制電路和寫地址控制電路。14、根據(jù)權(quán)利要求13所述的裝置，其特征在于，所述異步緩沖接口進(jìn)一步包括減法器，用于根據(jù)異步緩沖接口的已用空間值和總空間值來(lái)計(jì)算異步緩沖接口的剩余空間值；比較器，用于存儲(chǔ)固定配置和用戶配置的若干狀態(tài)指示信號(hào)及其代表值，并將所述異步緩沖接口的剩余空間值與所述代表值進(jìn)行比較，得出當(dāng)前狀態(tài)指示信號(hào)，將該當(dāng)前狀態(tài)指示信號(hào)發(fā)送給所述寫地址控制電路以實(shí)現(xiàn)寫控制，或者發(fā)送給所述讀地址控制電路以實(shí)現(xiàn)讀控制。15、根據(jù)權(quán)利要求14所述的裝置，其特征在于，所述比較器中預(yù)存的狀態(tài)指示信號(hào)包括固定配置的空、將空、滿、將滿以及用戶配置的預(yù)定義空、預(yù)定義滿；并且將作為當(dāng)前指示信號(hào)的信號(hào)滿、將滿或預(yù)定義滿送到所述寫地址控制電路，而信號(hào)空、將空或預(yù)定義空送到所述讀地址控制電路。16、根據(jù)權(quán)利要求1115任一項(xiàng)所述的裝置，其特征在于，所述幀接收處理單元進(jìn)一步包括幀分析單元用于對(duì)緩存在所述異步緩沖接口的幀數(shù)據(jù)進(jìn)行分析與選擇處理；信息頭處理單元用于對(duì)從所述幀分析單元接收的需要送交CPU處理的幀數(shù)據(jù)封裝上信息頭，并發(fā)送給所述CPU;解幀處理單元用于對(duì)從所述幀分析單元接收的需要送交網(wǎng)絡(luò)層處理單元處理的幀數(shù)據(jù)進(jìn)行解幀，以生成網(wǎng)絡(luò)層報(bào)文發(fā)送至網(wǎng)絡(luò)層處理單元。17、根據(jù)權(quán)利要求1115任一項(xiàng)所述的裝置，其特征在于，所述幀發(fā)送處理單元進(jìn)一步包括成幀處理單元用于將網(wǎng)絡(luò)層處理單元和/或CPU送來(lái)的數(shù)據(jù)封裝成為幀數(shù)據(jù)，緩存到所述具有回寫機(jī)制的異步緩沖單元后發(fā)送給物理層處理單元；等待計(jì)數(shù)器，其受所述成幀處理單元的控制并配置有閥值；當(dāng)所述異步緩沖接口向物理層處理單元發(fā)送幀數(shù)據(jù)而對(duì)應(yīng)的物理層接收端口停止接收時(shí)，成幀處理單元觸發(fā)等待計(jì)數(shù)器計(jì)數(shù)，當(dāng)計(jì)數(shù)值超出所述閥值，所述成幀處理單元根據(jù)預(yù)置的丟棄機(jī)制進(jìn)行幀數(shù)據(jù)的丟棄處理。全文摘要本發(fā)明公開了一種用于鏈路層的數(shù)據(jù)轉(zhuǎn)換方法和裝置，該方法包括步驟A.對(duì)物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；和/或步驟B.對(duì)網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行數(shù)據(jù)轉(zhuǎn)換；步驟A包括將物理層處理單元發(fā)來(lái)的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口，并對(duì)所述幀數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理之后發(fā)送給網(wǎng)絡(luò)層處理單元；步驟B包括將網(wǎng)絡(luò)層處理單元發(fā)來(lái)的數(shù)據(jù)進(jìn)行轉(zhuǎn)換處理，并將經(jīng)轉(zhuǎn)換處理所得的幀數(shù)據(jù)緩存到具有回寫機(jī)制的異步緩沖接口之后發(fā)送給物理層處理單元。本發(fā)明不僅實(shí)現(xiàn)物理層處理與鏈路層處理的數(shù)據(jù)緩沖和時(shí)鐘隔離，并且實(shí)現(xiàn)了更為靈活的物理層和鏈路層互聯(lián)的接口以及鏈路層數(shù)據(jù)轉(zhuǎn)換。本發(fā)明可廣泛應(yīng)用在基于FPGA或ASIC的轉(zhuǎn)發(fā)系統(tǒng)中。文檔編號(hào)H04L29/08GK101150589SQ20061011328公開日2008年3月26日申請(qǐng)日期2006年9月21日優(yōu)先權(quán)日2006年9月21日發(fā)明者原曲,李艷花,焱楊申請(qǐng)人:中興通訊股份有限公司