專利名稱：應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路的制作方法
技術(shù)領(lǐng)域：
本實用新型是應(yīng)用于光纖通信網(wǎng)和現(xiàn)代數(shù)據(jù)通信系統(tǒng)的時鐘數(shù)據(jù)恢復(fù)電路中的數(shù)據(jù)鑒別方法，是基于近來廣泛使用的鎖相環(huán)式的過采樣時鐘數(shù)據(jù)恢復(fù)技術(shù)的一種數(shù)據(jù)鑒別方法。
背景技術(shù)：
世界正在向信息化社會邁進，電信網(wǎng)、計算機網(wǎng)和Internet網(wǎng)正在爆炸性地發(fā)展，信息高速公路的大規(guī)模建設(shè)迫在眉睫。光纖通信由于其容量大、傳輸距離遠、節(jié)省資源、抗干擾、抗輻射等諸多優(yōu)點，正在得到越來越廣泛的應(yīng)用。在這種形勢下，光纖通信集成電路的研究已成為熱點。目前，基于光纖傳輸網(wǎng)絡(luò)的同步數(shù)字體系(SDH)和同步光網(wǎng)絡(luò)(SONET)已在全世界范圍內(nèi)廣泛建設(shè)和應(yīng)用，光纖通信集成電路的研究向更高的速度和更高的集成度發(fā)展。
隨著系統(tǒng)速率的提升，工藝已不能滿足超高速電路的設(shè)計要求，尤其高速度的時鐘和數(shù)據(jù)恢復(fù)電路是光通信接收機和現(xiàn)代數(shù)據(jù)通信系統(tǒng)的設(shè)計瓶頸。因此近幾年，在時鐘和數(shù)據(jù)恢復(fù)電路中鎖相環(huán)結(jié)構(gòu)的過采樣技術(shù)得到了廣泛應(yīng)用，它采用半頻或四分之一頻率、多相位的時鐘來探測輸入數(shù)據(jù)的相位和頻率的變化，采用多相位的時鐘可以降低鑒相器、振蕩器等電路的工作頻率，給電路結(jié)構(gòu)、工藝選擇帶來更多的自由度。
對于過采樣超前滯后鑒別電路2的實現(xiàn)方法以往有多種，見參考文獻[1-3]，普遍結(jié)構(gòu)復(fù)雜，給電路設(shè)計帶來難度，更重要的是超前滯后鑒別電路結(jié)構(gòu)不對稱，在恢復(fù)出的時鐘和數(shù)據(jù)之間引入了不可消除的系統(tǒng)相位誤差，并且加大了電路的整體功耗。

發(fā)明內(nèi)容
技術(shù)問題本實用新型的目的就是提供一種能夠消除恢復(fù)出的時鐘和數(shù)據(jù)之間的系統(tǒng)相位誤差、總體電路結(jié)構(gòu)簡單、使用的器件少、成本低、總體功耗低的應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路及其數(shù)據(jù)鑒別方法。
技術(shù)方案本實用新型的應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路，由第一異或門、第二異或門、第三異或門、第四異或門、第一2∶1選擇器和第二2∶1選擇器構(gòu)成組合結(jié)構(gòu)的超前滯后鑒別電路；其中，第一異或門、第四異或門的輸出端接第二2∶1選擇器的輸入端，第二異或門、第三異或門的輸出端接第一2∶1選擇器的輸入端，第一2∶1選擇器的輸出端為超前信號輸出端，第二2∶1選擇器的輸出端為滯后信號輸出端。
應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路的數(shù)據(jù)鑒別方法采用第一異或門、第二異或門、第三異或門、第四異或門、第一2∶1選擇器和第二2∶1選擇器構(gòu)成組合結(jié)構(gòu)的超前滯后鑒別電路，即以前端的多相位采樣電路過采樣得到的六路輸入數(shù)據(jù)“a.b.c1.c2.d.e”作為第一異或門、第二異或門、第三異或門、第四異或門的數(shù)據(jù)輸入端，時鐘作為第一2∶1選擇器和第二2∶1選擇器的時鐘輸入端，由第一2∶1選擇器輸出超前信號，第二2∶1選擇器輸出滯后信號。第一2∶1選擇器和第二2∶1選擇器的工作時鐘頻率為系統(tǒng)中輸入數(shù)據(jù)比特率的二分之一。
把時鐘的速率定為數(shù)據(jù)速率的一半，即用兩路相位相差90度的時鐘C0和C90對數(shù)據(jù)data進行采樣。對采樣出的數(shù)據(jù)“a.b.c1.c2.d.e”進行鑒別組合得出超前滯后邏輯，而采樣出的位中點數(shù)據(jù)a.c可作為數(shù)據(jù)判決的結(jié)果，作為恢復(fù)出的數(shù)據(jù)，同時實現(xiàn)1∶2的分接。
本發(fā)明采用第一異或門、第二異或門、第三異或門、第四異或門、第一2∶1選擇器和第二2∶1選擇器構(gòu)成組合結(jié)構(gòu)的超前滯后鑒別電路，即以多相位采樣電路過采樣得到的六路輸入數(shù)據(jù)“a.b.c1.c2.d.e”作為異或門的數(shù)據(jù)輸入端，其中數(shù)據(jù)輸入數(shù)據(jù)“d、c1”作為第一異或門的數(shù)據(jù)輸入端，數(shù)據(jù)“d、e”作為第二異或門的數(shù)據(jù)輸入端，數(shù)據(jù)“c2、b”作為第三異或門的數(shù)據(jù)輸入端，數(shù)據(jù)“a、b”作為第四異或門的數(shù)據(jù)輸入端。
有益效果A)由于本實用新型的電路結(jié)構(gòu)完全對稱，完全消除了系統(tǒng)相位誤差，即理想情況下，恢復(fù)出的時鐘和數(shù)據(jù)的相位完全對準，相位差為零。
B)本實用新型的過采樣鑒相器超前滯后鑒別電路和以往的相比，不僅對采樣得到的數(shù)據(jù)進行邏輯組合，而且引入了用時鐘控制的選擇器，并且時鐘是系統(tǒng)中振蕩器本來產(chǎn)生的，經(jīng)過這樣新的發(fā)明，使電路結(jié)構(gòu)大大簡化，減化了連接關(guān)系，減少了使用的器件，使得整個系統(tǒng)結(jié)構(gòu)緊湊，易于實現(xiàn)。如與參考文獻1(Jonathan E.Rogers and John R.Long.“A 10Gb/s CDR/DEMUX With LC Delay Line VCOin 0.18-um CMOS”IEEE Journal of Solid-State Circuits，VOL.37，NO.12，DEC 2002)中以往采用的復(fù)雜結(jié)構(gòu)的超前滯后鑒別電路，即圖4的電路相比較，該電路采用了21個模塊單元，而本發(fā)明只采用了6個模塊單元。參考文獻2(Mario Reinhold，Claus Dorschky，and Eduard Rose et al.“A Fully Integrated 40-Gb/s Clock and DataRecovery IC With 1:4 DEMUX in SiGe Technology”IEEE Journal of Solid-State Circuits，VOL.36，NO.12，DEC 2001)中的鑒別電路也同樣比較復(fù)雜，參考文獻3(GeorgeGeorgiou et al.“Clock and Data Recovery IC for 40-Gb/s Fiber-Optic Receiver”IEEE Journal of Solid-State Circuits，VOL.37，NO.9，SEP 2002)中采用的是全頻的時鐘采樣出的是3個數(shù)據(jù)，如果采用半頻時鐘采樣出6個數(shù)據(jù)，結(jié)構(gòu)上同樣沒有優(yōu)勢。
C)由于使電路時鐘Ck的速率降低了一半，根據(jù)動態(tài)功耗Pd＝CLfV2dd(CL為負載電容，f為時鐘頻率，Vdd為電源電壓)，本結(jié)構(gòu)減小了功耗，同時給電路結(jié)構(gòu)選擇帶來更多的自由，降低了對器件的要求，可以選擇更廉價的工藝，降低了成本。
本實用新型已經(jīng)過流片驗證，測試效果良好。


圖1是通用的具有多相位采樣功能的電荷泵鎖相環(huán)結(jié)構(gòu)示意圖，其中有多相位采樣電路1、超前滯后鑒別電路2、電荷泵3、振蕩器4。
圖2是半速率的時鐘對數(shù)據(jù)的采樣波形圖，采用兩路相位相差90度的時鐘C0和C90對數(shù)據(jù)Data進行采樣。
圖3是半速率時鐘C0和C90對數(shù)據(jù)Data的采樣電路圖，其中包括16個鎖存器，Data為數(shù)據(jù)輸入端，C0和C90為時鐘輸入端，a、b、c1、c2、d、e為采樣得到的數(shù)據(jù)輸出端。
圖4是參考文獻1中采用的復(fù)雜結(jié)構(gòu)的超前滯后鑒別電路示例，加上數(shù)據(jù)端的反相器共21個單元。
圖5是本實用新型的超前滯后鑒別電路2的電原理圖，其中有第一異或門21、第二異或門22、第三異或門23、第四異或門24、第一2∶1選擇器25和第二2∶1選擇器26、超前信號輸出端E、滯后信號輸出端L。第一超前信號E1、第二超前信號E2、第一滯后信號L1、第二滯后信號L2。
具體實現(xiàn)方式本實用新型的應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路由第一異或門21、第二異或門22、第三異或門23、第四異或門24、第一2∶1選擇器25和第二2∶1選擇器26構(gòu)成組合結(jié)構(gòu)的超前滯后鑒別電路2；其中，第一異或門21、第四異或門24的輸出端接第二2∶1選擇器26的輸入端，第二異或門22、第三異或門23的輸出端接第一2∶1選擇器25的輸入端，第一2∶1選擇器25的輸出端為超前信號輸出端E，第二2∶1選擇器26的輸出端為滯后信號輸出端L。
應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路的數(shù)據(jù)鑒別方法采用第一異或門21、第二異或門22、第三異或門23、第四異或門24、第一2∶1選擇器25和第二2∶1選擇器26構(gòu)成組合結(jié)構(gòu)的超前滯后鑒別電路2，即以前端的多相位采樣電路1過采樣得到的六路輸入數(shù)據(jù)“a.b.c1.c2.d.e”作為第一異或門21、第二異或門22、第三異或門23、第四異或門24的數(shù)據(jù)輸入端，時鐘Ck作為第一2∶1選擇器25和第二2∶1選擇器26的時鐘輸入端，由第一2∶1選擇器25輸出超前信號，第二2∶1選擇器26輸出滯后信號。第一2∶1選擇器25和第二2∶1選擇器26的工作時鐘頻率為系統(tǒng)中輸入數(shù)據(jù)比特率的二分之一。
其中Data和Ck為多相位采樣電路1的輸入端，Ck的速率為輸入數(shù)據(jù)Data速率的二分之一，采樣出的數(shù)據(jù)a、b、c、d、e提供給超前滯后鑒別電路2得出超前信號E和滯后信號L提供給電荷泵。
以上所有電路都可以采用深亞微米集成電路工藝，例如采用0.25微米CMOS集成電路工藝實現(xiàn)。
權(quán)利要求1.一種應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路，其特征在于該電路由第一異或門(21)、第二異或門(22)、第三異或門(23)、第四異或門(24)、第一2∶1選擇器(25)和第二2∶1選擇器(26)構(gòu)成組合結(jié)構(gòu)的超前滯后鑒別電路(2)；其中，第一異或門(21)、第四異或門(24)的輸出端接第二2∶1選擇器(26)的輸入端，第二異或門(22)、第三異或門(23)的輸出端接第一2∶1選擇器(25)的輸入端，第一2∶1選擇器(25)的輸出端為超前信號輸出端(E)，第二2∶1選擇器(26)的輸出端為滯后信號輸出端(L)。
2.根據(jù)權(quán)利要求1所述的時鐘數(shù)據(jù)恢復(fù)電路數(shù)據(jù)鑒別方法，其特征在于第一2∶1選擇器(25)和第二2∶1選擇器(26)的工作時鐘頻率為系統(tǒng)中輸入數(shù)據(jù)比特率的二分之一。
專利摘要應(yīng)用于時鐘數(shù)據(jù)恢復(fù)電路的數(shù)據(jù)鑒別電路具體應(yīng)用于光纖通信網(wǎng)和現(xiàn)代數(shù)據(jù)通信系統(tǒng)的時鐘數(shù)據(jù)恢復(fù)電路中，該電路由第一異或門(21)、第二異或門(22)、第三異或門(23)、第四異或門(24)、第一2:1選擇器(25)和第二2:1選擇器(26)構(gòu)成組合結(jié)構(gòu)的超前滯后鑒別電路(2)；其中，第一異或門(21)、第四異或門(24)的輸出端接第二2:1選擇器(26)的輸入端，第二異或門(22)、第三異或門(23)的輸出端接第一2:1選擇器(25)的輸入端，第一2:1選擇器(25)的輸出端為超前信號輸出端(E)，第二2:1選擇器(26)的輸出端為滯后信號輸出端(L)。該電路總體電路結(jié)構(gòu)簡單、使用的器件少、成本低、總體功耗低。
文檔編號H04J3/06GK2912120SQ20062007478
公開日2007年6月13日 申請日期2006年7月10日 優(yōu)先權(quán)日2006年7月10日
發(fā)明者陳瑩梅, 王志功 申請人:東南大學(xué)