專(zhuān)利名稱(chēng)：數(shù)字廣播接收裝置和數(shù)字廣播系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是涉及數(shù)字廣播(digital broadcasting)接收裝置和數(shù)字廣播系統(tǒng)的發(fā)明。
背景技術(shù)：
以往，家庭用的數(shù)字廣播接收裝置(以下，僅稱(chēng)為接收裝置)用下述方式構(gòu)成使基站(廣播電臺(tái))的基準(zhǔn)時(shí)鐘與家庭內(nèi)的該接收裝置的基準(zhǔn)時(shí)鐘以良好的精度同步，基站和接收裝置按共同的時(shí)鐘和時(shí)間信息工作。該方法詳細(xì)記載于非專(zhuān)利文獻(xiàn)1中。
這樣，為了使基站的基準(zhǔn)時(shí)鐘與接收裝置的基準(zhǔn)時(shí)鐘以良好的精度同步，在該接收裝置中，用昂貴的可變頻的晶體振蕩器(以下，稱(chēng)為VCXO)構(gòu)成。以下，簡(jiǎn)單地說(shuō)明配備該VCXO的接收裝置的工作。
對(duì)從基站發(fā)送的時(shí)間標(biāo)記(time stamp)信息(PCR節(jié)目時(shí)鐘基準(zhǔn)，或SCR系統(tǒng)時(shí)鐘基準(zhǔn))和用接收裝置側(cè)的基準(zhǔn)時(shí)鐘(例如為27MHz，用VCXO生成)計(jì)數(shù)的時(shí)間信息(STC系統(tǒng)時(shí)間時(shí)鐘)的差分進(jìn)行檢測(cè)。然后，用該差分來(lái)控制VCXO的頻率。在此處，接收裝置構(gòu)成時(shí)間信息誤差的反饋系統(tǒng)，實(shí)現(xiàn)相位同步環(huán)。
有時(shí)從基站廣播時(shí)間標(biāo)記信息的頻度少而且是不定期。另外，在不良的接收狀況下，也往往丟失時(shí)間標(biāo)記信息。例如，廣播時(shí)間標(biāo)記信息的頻度為大約100毫秒一次左右。如假定接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率為27MHz，則約2,700,000時(shí)鐘周期廣播1次時(shí)間標(biāo)記信息，需要利用此時(shí)的差分信息，使接收裝置側(cè)基準(zhǔn)時(shí)鐘與基站的基準(zhǔn)時(shí)鐘同步。進(jìn)一步降低了丟失時(shí)間標(biāo)記信息的情況下的差分信息檢測(cè)頻度。
另一方面，如果接收裝置側(cè)時(shí)鐘的頻率變動(dòng)大，則容易發(fā)生影像的色偏移、干擾、聲音的噪聲等，因而接收裝置側(cè)時(shí)鐘的頻率變動(dòng)必須保持盡可能的小。根據(jù)以上原因，為了生成接收裝置側(cè)的基準(zhǔn)時(shí)鐘，必須有頻率能得到控制、具有高的頻率精度和高的穩(wěn)定性的時(shí)鐘振蕩電路。以往，一直將VCXO用于這樣的時(shí)鐘振蕩電路。
再有，基站的基準(zhǔn)時(shí)鐘和同步后的接收裝置側(cè)的基準(zhǔn)時(shí)鐘(用如上所述的VCXO生成)譬如為27MHz。
ISO的MPEG2標(biāo)準(zhǔn)(ISO_IEC_13818-1，附錄D)如上所述，在現(xiàn)有的接收裝置中，昂貴的VCXO成為必須的結(jié)構(gòu)要素，從而成為接收裝置價(jià)格上升的原因。
另外，從物理結(jié)構(gòu)的理由來(lái)看，不僅VCXO難以?xún)?nèi)置于譯碼器LSI之中，而且，低通濾波器等外接部件也不可缺少。因此，不僅部件成本增高，而且也成為故障的原因。

發(fā)明內(nèi)容
因此，本發(fā)明的目的在于，提供一種不使用可變頻的晶體振蕩器(VCXO)并且可抑制故障的發(fā)生的、可實(shí)現(xiàn)基站與接收裝置間的時(shí)間信息和基準(zhǔn)時(shí)鐘的同步的數(shù)字廣播接收裝置和數(shù)字廣播系統(tǒng)。
為了達(dá)到上述目的，本發(fā)明第一方面所述的數(shù)字廣播接收裝置是接收從基站發(fā)送來(lái)的數(shù)字廣播的數(shù)字廣播接收裝置，具備固定頻率振蕩部，振蕩出規(guī)定的固定頻率的時(shí)鐘；可變數(shù)字分頻部，根據(jù)分頻比對(duì)上述固定頻率進(jìn)行數(shù)字分頻，并能對(duì)上述分頻比進(jìn)行變更；基準(zhǔn)時(shí)間信息檢測(cè)部，對(duì)從上述基站發(fā)送來(lái)的基準(zhǔn)時(shí)間信息進(jìn)行檢測(cè)，該基準(zhǔn)時(shí)間信息是與在上述基站中成為基準(zhǔn)的基站側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；時(shí)間信息生成部，生成時(shí)間信息，該時(shí)間信息是與上述數(shù)字廣播接收裝置中成為基準(zhǔn)的接收裝置側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；差分檢測(cè)部，根據(jù)上述基準(zhǔn)時(shí)間信息和上述時(shí)間信息，檢測(cè)出上述基站側(cè)基準(zhǔn)時(shí)鐘的頻率與上述接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率的差分；以及分頻比控制部，根據(jù)上述差分來(lái)控制上述分頻比的變更，上述時(shí)間信息生成部根據(jù)具有由上述可變數(shù)字分頻部進(jìn)行了數(shù)字分頻后的頻率的時(shí)鐘，進(jìn)行上述時(shí)間信息的生成，并將上述時(shí)間信息反饋給上述差分檢測(cè)部。
另外，本發(fā)明第六方面所述的數(shù)字廣播系統(tǒng)具備進(jìn)行數(shù)字廣播的發(fā)送的基站和第一至第五方面的任一方面中所述的數(shù)字廣播接收裝置。
本發(fā)明第一方面所述的數(shù)字廣播接收裝置是接收從基站發(fā)送來(lái)的數(shù)字廣播的數(shù)字廣播接收裝置，具備固定頻率振蕩部，振蕩出規(guī)定的固定頻率的時(shí)鐘；可變數(shù)字分頻部，根據(jù)分頻比對(duì)上述固定頻率進(jìn)行數(shù)字分頻，并能對(duì)上述分頻比進(jìn)行變更；基準(zhǔn)時(shí)間信息檢測(cè)部，對(duì)從上述基站發(fā)送來(lái)的基準(zhǔn)時(shí)間信息進(jìn)行檢測(cè)，該基準(zhǔn)時(shí)間信息是與在上述基站中成為基準(zhǔn)的基站側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；時(shí)間信息生成部，生成時(shí)間信息，該時(shí)間信息是與上述數(shù)字廣播接收裝置中成為基準(zhǔn)的接收裝置側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；差分檢測(cè)部，根據(jù)上述基準(zhǔn)時(shí)間信息和上述時(shí)間信息，檢測(cè)出上述基站側(cè)基準(zhǔn)時(shí)鐘的頻率與上述接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率的差分；分頻比控制部，根據(jù)上述差分來(lái)控制上述分頻比的變更，上述時(shí)間信息生成部根據(jù)具有由上述可變數(shù)字分頻部進(jìn)行了數(shù)字分頻后的頻率的時(shí)鐘，進(jìn)行上述時(shí)間信息的生成，并將上述時(shí)間信息反饋給上述差分檢測(cè)部。
另外，第六方面所述的數(shù)字廣播系統(tǒng)具備該數(shù)字廣播接收裝置。
因此，由于可不使用VCXO，而僅用數(shù)字電路以高的頻率精度并且以高的穩(wěn)定性來(lái)生成頻率可變的時(shí)鐘，所以可削減昂貴的VCXO和模擬電路部件。因而，可實(shí)現(xiàn)接收裝置的成本降低。進(jìn)而，由于無(wú)需模擬電路，所以可改善故障率。


圖1是表示實(shí)施方式1的數(shù)字廣播接收裝置的結(jié)構(gòu)的框圖。
圖2是表示實(shí)施方式1的可變數(shù)字分頻電路的內(nèi)部結(jié)構(gòu)的框圖。
圖3是用于說(shuō)明實(shí)施方式1中的可變數(shù)字分頻的工作的時(shí)序圖。
圖4是表示實(shí)施方式2的數(shù)字廣播接收裝置的結(jié)構(gòu)的框圖。
圖5是表示實(shí)施方式3的數(shù)字廣播接收裝置的結(jié)構(gòu)的框圖。
圖6是表示實(shí)施方式3的可變數(shù)字分頻電路的內(nèi)部概略結(jié)構(gòu)的框圖。
圖7是用于說(shuō)明實(shí)施方式3中的可變數(shù)字分頻的工作的時(shí)序圖。
具體實(shí)施例方式
已經(jīng)述及，數(shù)字廣播系統(tǒng)由發(fā)送數(shù)字廣播的基站(廣播電臺(tái))和家庭用的數(shù)字廣播接收裝置(以下，僅稱(chēng)為接收裝置)構(gòu)成。在此處，接收裝置為至少1臺(tái)以上，接收從基站發(fā)送來(lái)的數(shù)字廣播，進(jìn)行該數(shù)字廣播的輸出等。
以下，按照表示其實(shí)施方式的附圖具體地說(shuō)明本發(fā)明(特別是接收裝置)。
<實(shí)施方式1>
圖1是表示本實(shí)施方式的接收裝置20的結(jié)構(gòu)的框圖。
如圖1所示，接收裝置20包括天線2、調(diào)諧器3、解調(diào)器4、DA(數(shù)字-模擬)變換器7、揚(yáng)聲器8、顯示電路10、顯示元件11(例如液晶顯示面板)、譯碼器LSI(大規(guī)模集成電路)21和晶體振子(crystaloscillator)(可理解為固定頻率振蕩部)22。
另外，譯碼器LSI21包括系統(tǒng)譯碼器(可理解為基準(zhǔn)時(shí)間信息檢測(cè)部)5、音頻譯碼器6、視頻譯碼器9、控制CPU(中央處理單元)12、相位比較器(可理解為差分檢測(cè)部)13、基準(zhǔn)計(jì)數(shù)器(可理解為時(shí)間信息生成部)18、倍頻器23、可變數(shù)字分頻電路(可理解為可變數(shù)字分頻部)24、分頻比控制電路(可理解為分頻比控制部)25和分頻電路26。
在圖1所示的接收裝置20中，由天線2接收從基站(未圖示)發(fā)送的數(shù)字廣播(例如地面波廣播)的電波。該收到的電波由調(diào)諧器3選擇所希望的信道。解調(diào)器4將該選擇的接收信號(hào)變換為數(shù)字的位流(稱(chēng)為T(mén)S(傳送流)信號(hào))，并使該TS信號(hào)輸入到譯碼器LSI21中。
在此處，解調(diào)器4從振蕩出具有規(guī)定的固定頻率的時(shí)鐘的晶體振子22輸入解調(diào)所需的例如25MHz的時(shí)鐘。
在譯碼器LSI21中，系統(tǒng)譯碼器5將TS信號(hào)分離為音頻用的流信號(hào)、視頻用的流信號(hào)和各種控制用的信號(hào)(SI服務(wù)信息)。然后，該系統(tǒng)譯碼器5將上述各信號(hào)分別發(fā)送到音頻譯碼器6、視頻譯碼器9、控制CPU12。
音頻譯碼器6進(jìn)行聲音信號(hào)的譯碼處理，譯碼后的音頻信號(hào)經(jīng)DA變換器7輸出給揚(yáng)聲器8。視頻譯碼器9進(jìn)行視頻信號(hào)的譯碼處理，譯碼后的視頻信號(hào)經(jīng)顯示電路10在顯示元件11(例如液晶顯示面板)上進(jìn)行顯示。
控制CPU12收集視頻信號(hào)、音頻信號(hào)以外的各種控制用的信號(hào)，執(zhí)行對(duì)整個(gè)數(shù)字廣播接收裝置20的控制。時(shí)間標(biāo)記信息(PCR節(jié)目時(shí)鐘基準(zhǔn)，或SCR系統(tǒng)時(shí)鐘基準(zhǔn)等，可理解為基準(zhǔn)時(shí)間信息)被嵌入控制用的信號(hào)之中。
再有，該時(shí)間標(biāo)記信息(基準(zhǔn)時(shí)間信息)是與基站中成為基準(zhǔn)的基站側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息。
若系統(tǒng)譯碼器5檢測(cè)出從基站發(fā)送來(lái)的時(shí)間標(biāo)記信息，則該系統(tǒng)譯碼器5將該時(shí)間標(biāo)記信息發(fā)送給相位比較器13的一個(gè)輸入部。而且，在相位比較器13的另一輸入部中，對(duì)接收裝置20一側(cè)的時(shí)間信息(STC系統(tǒng)時(shí)間時(shí)鐘)進(jìn)行接收。
在此處，該時(shí)間信息是與數(shù)字廣播接收裝置20中成為基準(zhǔn)的接收裝置側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息。
相位比較器13在接收到時(shí)間標(biāo)記信息的時(shí)刻，根據(jù)該時(shí)間標(biāo)記信息和時(shí)間信息，檢測(cè)出基站側(cè)基準(zhǔn)時(shí)鐘的頻率與接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率的差分(相位誤差)。其后，相位比較器13將與該差分有關(guān)的信息發(fā)送給分頻比控制電路25。
可是，如上所述，晶體振子22例如振蕩出25MHz的固定頻率的時(shí)鐘，該固定頻率被用作調(diào)制器4的處理的基準(zhǔn)時(shí)鐘。進(jìn)而，來(lái)自晶體振子22的25MHz的時(shí)鐘也被輸入到倍頻器(可采用PLL(鎖相環(huán))電路)23中。
倍頻器23使該輸入的25MHz的時(shí)鐘倍增52倍，生成1.3GHz的時(shí)鐘。該倍增后的時(shí)鐘的頻率越高，數(shù)字分頻的刻度就變得越細(xì)，能夠減小在可變數(shù)字分頻電路24中的分頻處理時(shí)可發(fā)生的誤差。因此，希望該倍增后的時(shí)鐘的頻率盡可能的高，但在本說(shuō)明中考慮到在譯碼器LSI21內(nèi)的處理速度，采用1.3GHz。
接收到從倍頻器23倍增后的1.3GHz的時(shí)鐘的可變數(shù)字分頻電路24將該1.3GHz的時(shí)鐘進(jìn)行可變分頻，生成以216MHz為基準(zhǔn)而有微小變化的時(shí)鐘(使從該數(shù)字分頻電路24輸出的頻率發(fā)生微小變化)。也就是說(shuō)，可變數(shù)字分頻電路24能夠?qū)诠潭l率的頻率按可變(可變更)的分頻比進(jìn)行分頻。再有，從可變數(shù)字分頻電路24輸出的頻率的變動(dòng)幅度例如為100PPM左右。
在此處，該可變數(shù)字分頻電路24中的分頻比由分頻比控制電路25所做的控制而被變更。該分頻比控制電路25根據(jù)與從相位比較器13接收到的上述差分相關(guān)的信息，控制該分頻比的變更。
如上所述，進(jìn)行了可變分頻的216MHz的時(shí)鐘被發(fā)送給分頻電路26。該分頻電路26對(duì)216MHz的時(shí)鐘進(jìn)行8分頻，生成27MHz的接收裝置側(cè)基準(zhǔn)時(shí)鐘(對(duì)譯碼器LSI21的基準(zhǔn)時(shí)鐘)。然后，該27MHz的接收裝置側(cè)基準(zhǔn)時(shí)鐘被發(fā)送給基準(zhǔn)計(jì)數(shù)器18。
該基準(zhǔn)計(jì)數(shù)器18是生成接收裝置20中的上述時(shí)間信息的電路。更具體地說(shuō)，基準(zhǔn)計(jì)數(shù)器18用所輸入的27MHz的接收裝置側(cè)基準(zhǔn)時(shí)鐘進(jìn)行計(jì)數(shù)，計(jì)算(生成)成為接收裝置20的基準(zhǔn)的時(shí)間信息。
從上述結(jié)構(gòu)可知，基準(zhǔn)計(jì)數(shù)器18根據(jù)具有由可變數(shù)字分頻電路24進(jìn)行了可變分頻的頻率的時(shí)鐘，進(jìn)行上述時(shí)間信息的生成。然后，使該生成后的時(shí)間信息反饋給相位比較器13。
另外，在上述結(jié)構(gòu)中，分頻比控制電路25在接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比基站側(cè)基準(zhǔn)時(shí)鐘的頻率大(快)的情況下，控制上述分頻比的變更以使得從可變數(shù)字分頻電路24輸出的時(shí)鐘的頻率減小(使時(shí)鐘減慢)；在接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比基站側(cè)基準(zhǔn)時(shí)鐘的頻率小(慢)的情況下，控制上述分頻比的變更以使得從可變數(shù)字分頻電路24輸出的時(shí)鐘的頻率增大(使時(shí)鐘加快)(稱(chēng)該控制為負(fù)反饋)。
接著，參照可變數(shù)字分頻電路24的詳細(xì)的結(jié)構(gòu)圖(圖2)，說(shuō)明分頻比的可變工作。
如圖2所示，可變數(shù)字分頻電路24具備寄存器30、32、選擇器31、加法器33、減法器34和可變分頻器(以下，僅稱(chēng)為分頻器)35。
另外，Num值(可理解為第一數(shù))是可變值，是從分頻比控制電路25輸入到該可變數(shù)字分頻電路24的信號(hào)。對(duì)于該Num值來(lái)說(shuō)，在分頻比控制電路25中，根據(jù)上述差分信息來(lái)控制其值的變更。
另外，可變數(shù)字分頻電路24具有Den值(可理解為第三數(shù))。在此處，該Den值是固定值。另外，該Den值也可以從可變數(shù)字分頻電路24外輸入。
另外，用倍頻器23倍增后的1.3GHz的時(shí)鐘(以下，稱(chēng)為clk1300)被輸入到可變數(shù)字分頻電路24中。
再有，如圖2所示，從可變數(shù)字分頻電路24輸出按可變的分頻比分頻后的輸出時(shí)鐘CLKa。該輸出時(shí)鐘CLKa被輸入到寄存器30的一個(gè)輸入部和寄存器32的一個(gè)輸入部。
在圖2中，Num值被輸入到寄存器30的另一輸入部。于是，該Num值與輸出時(shí)鐘CLKa同步地被發(fā)送到加法器33的“A”輸入部。另外，寄存器32將該寄存器32所保持的寄存器值(可理解為第二數(shù))v1與輸出時(shí)鐘CLKa同步地輸出到加法器33的“B”輸入部。
接收到Num值和寄存器值v1的加法器33將Num值與寄存器值v1相加。然后，加法器33將該相加后的信號(hào)(稱(chēng)為相加信號(hào))從“S”輸出部輸出。然后，該相加信號(hào)分別被發(fā)送到減法器34的“A”輸入部和選擇器31的“0”輸入部。
Den值被輸入到減法器34的“B”輸入部。用減法器34進(jìn)行上述相加信號(hào)與Den值的比較以及差分的計(jì)算。其后，減法器34將相加信號(hào)與Den值的差分結(jié)果即差分信號(hào)從“S”輸出部輸出。再有，該差分信號(hào)被輸入到選擇器31的“1”輸入部。
進(jìn)而，在相加信號(hào)的值為Den值以下的情況下，減法器34從“C”輸出部將“0”信號(hào)發(fā)送到選擇器31。與此相對(duì)，在相加信號(hào)的值超過(guò)Den值的情況下，減法器34從“C”輸出部將“1”信號(hào)發(fā)送到選擇器31。該“0”信號(hào)、“1”信號(hào)可理解為進(jìn)位(carry)信號(hào)。
接著，在選擇器31中，根據(jù)上述進(jìn)位信號(hào)，輸出相加信號(hào)或相減信號(hào)。在進(jìn)位信號(hào)為“0”信號(hào)的情況下，選擇器31將相加信號(hào)輸出到寄存器32。另外，在進(jìn)位信號(hào)為“1”信號(hào)的情況下，選擇器31將相減信號(hào)輸出到寄存器32。
寄存器32將從選擇器31發(fā)送來(lái)的信號(hào)作為下一個(gè)寄存器值(可理解為第二數(shù))v2而保持。然后，寄存器32將下一個(gè)寄存器值v2與輸出時(shí)鐘CLKa同步地發(fā)送到加法器33的“B”輸入部。再有，各電路30～34的工作是重復(fù)與上述同樣的工作。
接著，從減法器34的“C”輸出部發(fā)送來(lái)的進(jìn)位信號(hào)也被輸入到分頻器35。另外，分頻器35也在另一輸入部接收在倍頻器23中倍增后的clk1300。
接收到該進(jìn)位信號(hào)和clk1300的分頻器35在進(jìn)位信號(hào)為“0”信號(hào)的情況(相加信號(hào)為Den值以下的情況)下，根據(jù)規(guī)定的正數(shù)進(jìn)行clk1300的分頻處理。與此相對(duì)，在進(jìn)位信號(hào)為“1”信號(hào)的情況(相加信號(hào)超過(guò)Den值的情況)下，根據(jù)使規(guī)定的正數(shù)改變了整數(shù)部分后的數(shù)進(jìn)行clk1300的分頻處理。然后，分頻器35輸出該分頻后的時(shí)鐘，作為輸出時(shí)鐘CLKa。
以下，舉出具體的數(shù)值，說(shuō)明該分頻器35的工作。設(shè)在倍頻器23中倍增后為clk1300(1.3GHz)，可變數(shù)字分頻電路24中分頻后的頻率為216MHz。
對(duì)于分頻比來(lái)說(shuō)，用分頻比＝6+Num值/Den值表示。因此，1.3GHz與216MHz的分頻比為6+1/54(＝6.0185185...)。在此處，將內(nèi)部處理的精度取為二進(jìn)制的21位。于是，具體地說(shuō)，進(jìn)行Num值＝32768、Den值＝1769472的運(yùn)算處理。
再有，如上所述，Den值為固定值，Num值是值根據(jù)分頻比控制電路25的指示而增減的可變的值。如Num值改變-1，則輸出頻率約為216000020Hz，頻率增高約0.1PPM。
分頻器35通常(進(jìn)位信號(hào)為“0”信號(hào)的情況)對(duì)1.3GHz的輸入信號(hào)(該圖的clk1300)進(jìn)行6分頻。但是，只有在從減法器34輸出“1”信號(hào)的進(jìn)位信號(hào)的情況下，才進(jìn)行7分頻。圖3是表示此時(shí)的工作之一例的時(shí)序圖。
在T1的定時(shí)，相加信號(hào)的值為Den值以下，進(jìn)位信號(hào)為“0”信號(hào)。在T2的定時(shí)，相加信號(hào)的值變?yōu)榇笥贒en值，進(jìn)位信號(hào)為“1”信號(hào)。在接收到作為該“1”信號(hào)的進(jìn)位信號(hào)后，分頻器35將分頻比變?yōu)?。即，T2與T3之間的周期成為clk1300的7周期的量。在T3的定時(shí)，相加信號(hào)的值因減去Den值而變小，進(jìn)位信號(hào)再次返回到“0”信號(hào)，分頻比也變?yōu)?。從以上敘述可知，從分頻器35輸出216MHz的輸出時(shí)鐘CLKa。
在此，雖然圖3中進(jìn)位信號(hào)平滑地變化，但這表示信號(hào)的延遲。
這樣一來(lái)，會(huì)含有誤差地計(jì)算出輸入頻率(1.3GHz)與輸出頻率(216MHz)的比率。因此，時(shí)間軸上的時(shí)鐘的刻度為1.3GHz的倒數(shù)，即，以0.77納秒為單位，但可生成準(zhǔn)確指定的頻率的時(shí)鐘。
通過(guò)將Num值從-1000至+1000進(jìn)行增減，能夠以0.1PPM為單位，在從-100PPM至+100PPM之間，實(shí)現(xiàn)輸出時(shí)鐘CLKa(作為結(jié)果，為接收裝置側(cè)基準(zhǔn)時(shí)鐘)的微細(xì)調(diào)整。
在未接收到時(shí)間標(biāo)記信息的情況下，保持Num值不變。在Num值不變更的情況下，接收裝置側(cè)時(shí)鐘的頻率精度和穩(wěn)定性與晶體振子22為相同程度，具有高的頻率精度和高的穩(wěn)定性。這是因?yàn)閷?duì)晶體振子22的輸出時(shí)鐘進(jìn)行數(shù)字分頻以生成接收裝置側(cè)時(shí)鐘的緣故。
如上所述，本實(shí)施方式的數(shù)字廣播接收裝置20對(duì)從晶體振子22振蕩出的具有固定頻率的時(shí)鐘進(jìn)行數(shù)字分頻，由此，生成接收裝置側(cè)基準(zhǔn)時(shí)鐘27MHz，并且，不用昂貴的VCXO，根據(jù)基站的時(shí)間標(biāo)記信息(基準(zhǔn)時(shí)間信息)與接收裝置20的時(shí)間信息的比較，對(duì)其分頻比進(jìn)行微調(diào)。而且，通過(guò)該微調(diào)，使接收裝置20的接收裝置側(cè)基準(zhǔn)時(shí)鐘與基站側(cè)基準(zhǔn)時(shí)鐘同步(這樣一來(lái)，可根據(jù)基站傳送來(lái)的各種數(shù)據(jù)以準(zhǔn)確的定時(shí)在接收裝置20中再現(xiàn)影像或聲音等的數(shù)據(jù))。
因此，由于可不使用VCXO而只用數(shù)字電路進(jìn)行可變分頻，所以，可削減昂貴的VCXO和模擬電路部件(也包含譯碼器LSI21的外接部件或管腳數(shù))。因而，也包含基板等在內(nèi)可實(shí)現(xiàn)接收裝置20的成本降低。此外，由于沒(méi)有模擬電路，所以可改善故障率。另外，由于在接收裝置20的小型化方面也有效果，所以，可有助于數(shù)字廣播的普及。
再有，在用PLL電路構(gòu)成倍頻器23的情況下，一部分包含模擬電路。但是，通常在譯碼器LSI21內(nèi)至少包含1個(gè)該P(yáng)LL電路。因此，對(duì)上述部件的削減和接收裝置20的小型化等效果不會(huì)產(chǎn)生影響。在此處，由于PLL電路是公知的技術(shù)，故省略此處的詳細(xì)說(shuō)明。
另外，例如，在將解調(diào)器4內(nèi)置于譯碼器LSI21中的情況下，上述譯碼器LSI21的外接部件或者管腳數(shù)減少的效果尤為顯著。
分頻比控制部25輸入相位比較器13的輸出，與相位誤差的大小成比例地從基準(zhǔn)的值(在上述例子中，為32768)增減控制量并輸出。對(duì)于增減的方向來(lái)說(shuō)，在接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比基站側(cè)基準(zhǔn)時(shí)鐘的頻率快的情況下，將分頻比控制得較大(減慢時(shí)鐘)，在接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比基站側(cè)基準(zhǔn)時(shí)鐘的頻率慢的情況下，將分頻比控制得較小(加快時(shí)鐘)(負(fù)反饋)。
因此，如為正反饋，對(duì)于增減的方向來(lái)說(shuō)，在接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比基站側(cè)基準(zhǔn)時(shí)鐘的頻率快的情況下，將分頻比控制得較小(加快時(shí)鐘)，在接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比基站側(cè)基準(zhǔn)時(shí)鐘的頻率慢的情況下，將分頻比控制得較大(減慢時(shí)鐘)，與采取正反饋的情況相比，負(fù)反饋可構(gòu)成穩(wěn)定的電路系統(tǒng)。
另外，在本實(shí)施方式中，作為從晶體振子22振蕩出并被輸入到解調(diào)器4中的時(shí)鐘的固定頻率，已述及采用25MHz的情況。然而，該固定頻率并不限定于25MHz，也可以是其它值。但是，優(yōu)選該固定頻率不是基站側(cè)基準(zhǔn)時(shí)鐘的頻率的整數(shù)倍(也包含1倍)。
例如，在基站側(cè)基準(zhǔn)時(shí)鐘的頻率為27MHz的情況下，優(yōu)選從晶體振子22振蕩出的時(shí)鐘的固定頻率不是27MHz或其整數(shù)倍。
這是因?yàn)?，進(jìn)行了極微細(xì)的頻率調(diào)整從而分頻器35極少地改變了分頻比，以致發(fā)生了低頻干擾的緣故。該低頻干擾(抖動(dòng)(jitter))不能用低通濾波器等除去。
例如，在基站側(cè)基準(zhǔn)時(shí)鐘為27MHz的情況下，考慮如下情況采用振蕩出27MHz的固定頻率的時(shí)鐘的晶體振子22，使之在倍頻器23中發(fā)生倍增48倍的1.296GHz的時(shí)鐘，用可變數(shù)字分頻電路24對(duì)其進(jìn)行分頻，由此，生成216MHz的時(shí)鐘。
此時(shí)，如進(jìn)行±1PPM的調(diào)整，則對(duì)于1.296GHz的時(shí)鐘，分頻比＝6±1/1000000。因此，不僅需要將分頻比變成5至7，而且，對(duì)于216MHz的時(shí)鐘，在100萬(wàn)次中發(fā)生1次的分頻比的調(diào)整。這會(huì)發(fā)生216Hz的低頻抖動(dòng)。
另一方面，在用25MHz為固定頻率的時(shí)鐘的情況下，對(duì)于1.3GHz的時(shí)鐘，216MHz的時(shí)鐘的分頻比為6+(1/54)，對(duì)于216MHz的時(shí)鐘，在54次中發(fā)生1次抖動(dòng)。這發(fā)生高達(dá)4MHz的高頻抖動(dòng)，用低通濾波器等能夠很容易從聲音信號(hào)或影像信號(hào)中排除抖動(dòng)。
另外，通過(guò)如圖2那樣構(gòu)成可變數(shù)字分頻電路24的電路，由此，可利用簡(jiǎn)單的電路數(shù)字電路結(jié)構(gòu)來(lái)構(gòu)成可使分頻比變化的分頻電路。
<實(shí)施方式2>
圖4是表示本實(shí)施方式的數(shù)字廣播接收裝置(以下，稱(chēng)為接收裝置)40的結(jié)構(gòu)的框圖。對(duì)于實(shí)施方式1的接收裝置20與本實(shí)施方式的接收裝置40來(lái)說(shuō)，它們的結(jié)構(gòu)在以下方面不同。
也就是說(shuō)，如著眼于圖1的譯碼器LSI21和圖4的譯碼器LSI41的結(jié)構(gòu)，在本實(shí)施方式中，在可變數(shù)字分頻電路24與分頻電路26之間插入PLL電路42。兩接收裝置20、40間的其它結(jié)構(gòu)相同。
PLL電路42輸出與從可變數(shù)字分頻電路(可理解為可變數(shù)字分頻部)24輸出的時(shí)鐘同步的時(shí)鐘(具有同步頻率)。而且，具有該同步頻率的時(shí)鐘經(jīng)分頻電路26被輸入到基準(zhǔn)計(jì)數(shù)器(可理解為時(shí)間信息生成部)18。
PLL電路42由低通濾波器或VCO(Voltage ControlledOscillator壓控振蕩器)等構(gòu)成。并且，由于PLL電路42是公知的電路，所以，省略此處詳細(xì)的電路結(jié)構(gòu)說(shuō)明。
PLL電路42例如輸入216MHz的時(shí)鐘，控制內(nèi)置的VCO，輸出頻率比為1∶1的振蕩時(shí)鐘216MHz。
在此處，如上所述，從PLL電路42輸出的時(shí)鐘與輸入時(shí)鐘同步。另外，頻率比并不限定于1∶1，可選擇接收裝置40所需(發(fā)生微小變化)的接收裝置側(cè)基準(zhǔn)時(shí)鐘的任意倍數(shù)的頻率。但是，為了說(shuō)明的方便，為了容易理解與實(shí)施方式1的差異，設(shè)定頻率比為1∶1。
例如，可將后級(jí)的分頻電路26與PLL電路42整體化，定為8∶1的頻率比，例如，根據(jù)216MHz的輸入時(shí)鐘生成27MHz的輸出時(shí)鐘。或者相反，例如，也可根據(jù)216MHz的輸入時(shí)鐘生成432MHz或864MHz的時(shí)鐘。
如上所述，本實(shí)施方式的接收裝置40具有PLL電路42。因此，可變數(shù)字分頻電路24中的分頻比變化的結(jié)果是，即使發(fā)生了低頻的抖動(dòng)，也可在該P(yáng)LL電路42中除去該抖動(dòng)，并且，可發(fā)送出與輸入時(shí)鐘同步的輸出時(shí)鐘。
例如，在PLL電路42中可切換為與從可變數(shù)字分頻電路24輸出的216MHz時(shí)鐘同步的其他時(shí)鐘(例如，振蕩頻率相同)。因此，包含在從可變數(shù)字分頻電路24輸出的216MHz時(shí)鐘中的、離散地發(fā)生的0.77納秒的抖動(dòng)被分散，從PLL電路42輸出更平滑的216MHz的時(shí)鐘。由此，降低了提供給接收裝置40的、例如27MHz的接收裝置側(cè)基準(zhǔn)時(shí)鐘中離散的抖動(dòng)，降低了對(duì)影像或聲音信號(hào)的噪聲。
<實(shí)施方式3>
圖5是表示本實(shí)施方式的數(shù)字廣播接收裝置(以下，稱(chēng)為接收裝置)50的結(jié)構(gòu)的框圖。實(shí)施方式1的接收裝置20與本實(shí)施方式的接收裝置50的結(jié)構(gòu)在以下方面不同。
著眼于圖1的譯碼器LSI21和圖5的譯碼器LSI51的結(jié)構(gòu)。于是，首先，可變數(shù)字分頻電路24和可變數(shù)字分頻電路52的內(nèi)部結(jié)構(gòu)不同。并且，該可變數(shù)字分頻電路52的內(nèi)部結(jié)構(gòu)在后面用圖6描述。
并且，在實(shí)施方式1中，在可變數(shù)字分頻電路24與基準(zhǔn)計(jì)數(shù)器(可理解為時(shí)間信息生成部)18之間配置分頻電路26。與此相對(duì)，在本實(shí)施方式中，在可變數(shù)字分頻電路52與基準(zhǔn)計(jì)數(shù)器(可理解為時(shí)間信息生成部)18之間配置PLL電路53(在本實(shí)施方式中，不配置分頻電路26)。并且，由于PLL電路53的說(shuō)明與PLL電路42相同，所以，省略此處PLL電路53的說(shuō)明。
其它結(jié)構(gòu)在兩接收裝置20、50間是相同的。
接著，說(shuō)明本實(shí)施方式的可變數(shù)字分頻電路52的結(jié)構(gòu)和工作。圖6是表示本實(shí)施方式的可變數(shù)字分頻電路52的內(nèi)部概略結(jié)構(gòu)的框圖。
并且，在本實(shí)施方式中，對(duì)于可變數(shù)字分頻電路52對(duì)輸入進(jìn)來(lái)的1.3GHz(在下述的圖6、7中，示作clk1300)的時(shí)鐘進(jìn)行分頻、生成并輸出27MHz的時(shí)鐘的情形進(jìn)行說(shuō)明。此時(shí)分頻比＝49+Num值/Den值。在此處，如將內(nèi)部處理的精度取為二進(jìn)制的21位，則Num值為262144、Den值為1769472。
另外，如下面所述的那樣，可變數(shù)字分頻電路52產(chǎn)生因隨機(jī)數(shù)引起的干擾，使抖動(dòng)重疊在所輸出的27MHz的時(shí)鐘上。
其次，圖6中示出了可變數(shù)字分頻電路52的內(nèi)部概略結(jié)構(gòu)，但在下述方面，與圖2中所示的可變數(shù)字分頻電路24的內(nèi)部結(jié)構(gòu)不同。
也就是說(shuō)，在本實(shí)施方式的可變數(shù)字分頻電路52中，如圖6所示，在位于于減法器34的“C”輸出部與選擇器31之間的連接點(diǎn)N1處，連接隨機(jī)數(shù)發(fā)生器(可理解為干擾發(fā)生器)54。
進(jìn)而，在減法器34的“C”輸出部與可變分頻器(以下，僅稱(chēng)為分頻器)55之間，連接選擇器56和寄存器57、58。
另外，選擇器56的一個(gè)輸入部與減法器34的“C”輸出部連接，選擇器56的另一輸入部與隨機(jī)數(shù)發(fā)生器54的輸出部連接。另外，選擇器56的輸出部并聯(lián)地與寄存器57、58的輸入部連接，寄存器57、58的各輸出部分別與分頻器55的輸入部連接。
接著，說(shuō)明各電路54至58的概略工作。
在圖6中，隨機(jī)數(shù)發(fā)生器54發(fā)生所指定范圍(1.3GHz的時(shí)鐘周期的例如±4周期)內(nèi)的干擾。另外，在選擇器56中可切換來(lái)自減法器34的“C”輸出部的輸出信號(hào)與來(lái)自隨機(jī)數(shù)發(fā)生器54的輸出信號(hào)。
在來(lái)自減法器34的進(jìn)位信號(hào)為“1”信號(hào)的情況下，隨機(jī)數(shù)發(fā)生器54中斷隨機(jī)數(shù)的發(fā)生(準(zhǔn)確地說(shuō)，使之延遲27MHz時(shí)鐘的一個(gè)周期)，在選擇器56中優(yōu)先選擇減法器34的輸出。
寄存器57從選擇器56的輸出中抽出極性信號(hào)(V_DIR)并輸出到分頻器55，該極性信號(hào)(V_DIR)是表示增大分頻器55的周期或者減小分頻器55的周期的信號(hào)。另外，寄存器58從選擇器56的輸出中抽出表示分頻器55的周期的變動(dòng)幅度的信號(hào)(V_VAL)并進(jìn)行輸出。并且，分頻器55通常對(duì)1.3GHz的輸入時(shí)鐘進(jìn)行48分頻，輸出約27MHz的時(shí)鐘。
并且，在圖6的結(jié)構(gòu)中，與圖2相同的電路的工作與實(shí)施方式1相同。但是，Num值或Den值與實(shí)施方式1中所述的值不同，并且，在輸出時(shí)鐘CLKa為27MHz這點(diǎn)上不同。
但是，如果忽略隨機(jī)數(shù)發(fā)生器54的工作，則當(dāng)前就能根據(jù)1.3GHz的時(shí)鐘準(zhǔn)確地生成27MHz的時(shí)鐘。另外，如果對(duì)干擾取時(shí)間平均，則直流值為0，輸出的頻率不因干擾而改變。只發(fā)生頻率抖動(dòng)。
圖7是表示可變數(shù)字分頻電路52(或分頻器55)的工作的時(shí)序圖。更具體地說(shuō)，圖7是表示在分頻器55中對(duì)1.3GHz的時(shí)鐘進(jìn)行分頻而生成輸出27MHz的時(shí)鐘CLKa的狀況的時(shí)序圖。
在圖7中，從上起依次示出從倍頻器23輸入的1.3GHz時(shí)鐘信號(hào)、從寄存器57輸出的V_DIR信號(hào)、從寄存器58輸出的27MHz信號(hào)和從分頻器55輸出的輸出時(shí)鐘CLKa(27MHz)信號(hào)。
在來(lái)自寄存器58的輸出為“0”的情況下，分頻器55對(duì)輸入時(shí)鐘1.3GHz進(jìn)行48分頻，輸出約27MHz的輸出時(shí)鐘CLKa(在圖7中，輸出時(shí)鐘CLKa的最初的輸出周期相當(dāng)于此)。
在分頻器55進(jìn)行48分頻的期間，V_DIR和V_VAL發(fā)生變化，其結(jié)果是，輸入將計(jì)數(shù)值從“48”中減去“3”的指示。因此，在下一個(gè)周期中，分頻器55對(duì)輸入時(shí)鐘1.3GHz進(jìn)行45分頻，輸出約27MHz的輸出時(shí)鐘CLKa(在圖7中，輸出時(shí)鐘CLKa的第2輸出周期相當(dāng)于此)。
在分頻器55進(jìn)行45分頻的期間，V_DIR和V_VAL發(fā)生變化，其結(jié)果是，輸入將計(jì)數(shù)值在“48”上增加“4”的指示。因此，在下一個(gè)周期中，分頻器55對(duì)輸入時(shí)鐘1.3GHz進(jìn)行52分頻，輸出約27MHz的輸出時(shí)鐘CLKa(在圖7中，輸出時(shí)鐘CLKa的第3輸出周期相當(dāng)于此)。
在上述情況中，計(jì)數(shù)值按照來(lái)自隨機(jī)數(shù)發(fā)生器54的信號(hào)而變化。也就是說(shuō)，隨機(jī)數(shù)發(fā)生器54使輸出時(shí)鐘CLKa中發(fā)生干擾。并且，該干擾的大小由隨機(jī)數(shù)發(fā)生器54的設(shè)定來(lái)決定。
借助于上述一系列的干擾發(fā)生處理，規(guī)定的期間中輸出時(shí)鐘CLKa的振動(dòng)數(shù)成為27MHz。
將可變數(shù)字分頻電路52的輸出輸入到后級(jí)的PLL電路53，控制內(nèi)置的VCO，生成頻率比為1∶1的27MHz的時(shí)鐘，將該所生成的時(shí)鐘用作譯碼器LSI51的基準(zhǔn)時(shí)鐘(接收裝置側(cè)基準(zhǔn)時(shí)鐘)，并且，將其輸入到基準(zhǔn)計(jì)數(shù)器18中。實(shí)際上可任意選擇PLL電路53的頻率比。
這樣，通過(guò)設(shè)置PLL電路53，從而對(duì)于接收裝置側(cè)基準(zhǔn)時(shí)鐘來(lái)說(shuō)，頻率相同，但沒(méi)有離散的抖動(dòng)，被變換為具有分散后的抖動(dòng)的時(shí)鐘。因此，降低了具有特定周期的噪聲，可實(shí)現(xiàn)聲音或影像信號(hào)的品質(zhì)提高。
綜合上述的工作，在可變數(shù)字分頻電路52中，在按規(guī)定的分頻比被分頻的時(shí)鐘中發(fā)生由隨機(jī)數(shù)發(fā)生器54造成的干擾，使抖動(dòng)的頻率分量分散。由此，如果沒(méi)有由隨機(jī)數(shù)發(fā)生器54造成的上述干擾，則例如可發(fā)生低頻下所發(fā)生的抖動(dòng)，作為高頻抖動(dòng)。然后，用PLL電路53內(nèi)的低通濾波器除去該高頻抖動(dòng)，PLL電路53輸出除去了該抖動(dòng)的時(shí)鐘，作為基準(zhǔn)時(shí)鐘。
可變數(shù)字分頻電路52的分頻比不一定必須取本實(shí)施方式中所示的值。例如，Num值＝38836、Den值＝262144的值，也能得到同樣的效果。此時(shí)，會(huì)產(chǎn)生0.0000038的偏移。但是，由于在接收裝置50的整個(gè)反饋系統(tǒng)中與基站的基準(zhǔn)時(shí)間信息(基站側(cè)基準(zhǔn)時(shí)鐘)同步，所以，該偏移最終得到補(bǔ)償。
若采用上述Num值＝38836、Den值＝262144，則優(yōu)選同樣地可按照與根據(jù)27MHz生成的音頻取樣頻率的基準(zhǔn)時(shí)鐘相同的比率來(lái)調(diào)整時(shí)鐘，可防止整個(gè)接收裝置50的接收裝置側(cè)基準(zhǔn)時(shí)鐘與音頻時(shí)鐘的偏移。
上述各實(shí)施方式的發(fā)明可應(yīng)用于家庭用的數(shù)字廣播接收裝置(例如，STB(機(jī)頂盒)裝置或內(nèi)置數(shù)字廣播功能的數(shù)字TV裝置)和包括各該裝置的數(shù)字廣播系統(tǒng)中。另外，同樣地可應(yīng)用于內(nèi)置了數(shù)字廣播接收功能的電視廣播記錄裝置(所謂記錄器)等數(shù)字廣播應(yīng)用設(shè)備中。
權(quán)利要求
1.一種數(shù)字廣播接收裝置，對(duì)從基站發(fā)送的數(shù)字廣播進(jìn)行接收，其特征在于，具備固定頻率振蕩部，振蕩出規(guī)定的固定頻率的時(shí)鐘；可變數(shù)字分頻部，根據(jù)分頻比對(duì)上述固定頻率進(jìn)行數(shù)字分頻，并能對(duì)上述分頻比進(jìn)行變更；基準(zhǔn)時(shí)間信息檢測(cè)部，對(duì)從上述基站發(fā)送來(lái)的基準(zhǔn)時(shí)間信息進(jìn)行檢測(cè)，該基準(zhǔn)時(shí)間信息是與在上述基站中成為基準(zhǔn)的基站側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；時(shí)間信息生成部，生成時(shí)間信息，該時(shí)間信息是與上述數(shù)字廣播接收裝置中成為基準(zhǔn)的接收裝置側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；差分檢測(cè)部，根據(jù)上述基準(zhǔn)時(shí)間信息和上述時(shí)間信息，檢測(cè)出上述基站側(cè)基準(zhǔn)時(shí)鐘的頻率與上述接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率的差分；以及分頻比控制部，根據(jù)上述差分來(lái)控制上述分頻比的變更，上述時(shí)間信息生成部根據(jù)具有由上述可變數(shù)字分頻部進(jìn)行了數(shù)字分頻后的頻率的時(shí)鐘，進(jìn)行上述時(shí)間信息的生成，并將上述時(shí)間信息反饋給上述差分檢測(cè)部。
2.如權(quán)利要求1所述的數(shù)字廣播接收裝置，其特征在于，上述分頻比控制部在上述接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比上述基站側(cè)基準(zhǔn)時(shí)鐘的頻率大的情況下，控制上述分頻比的變更以使得從上述可變數(shù)字分頻部輸出的時(shí)鐘的頻率減小，在上述接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率比上述基站側(cè)基準(zhǔn)時(shí)鐘的頻率小的情況下，控制上述分頻比的變更以使得從上述可變數(shù)字分頻部輸出的時(shí)鐘的頻率增大。
3.如權(quán)利要求1所述的數(shù)字廣播接收裝置，其特征在于，上述可變數(shù)字分頻部具備加法器，將從上述分頻比控制部發(fā)送的可變的第一數(shù)與第二數(shù)相加；減法器，進(jìn)行上述加法器的相加結(jié)果與固定的第三數(shù)的相減；分頻器，在上述相加結(jié)果為上述第三數(shù)以下的情況下，根據(jù)規(guī)定的正數(shù)進(jìn)行分頻，在上述相加結(jié)果超過(guò)上述第三數(shù)的情況下，根據(jù)使上述規(guī)定的正數(shù)改變整數(shù)部分后的數(shù)進(jìn)行分頻；以及寄存器，在上述相加結(jié)果為上述第三數(shù)以下的情況下，將上述相加結(jié)果保持為上述第二數(shù)，在上述相加結(jié)果超過(guò)上述第三數(shù)的情況下，將上述減法器的相減結(jié)果保持為上述第二數(shù)。
4.如權(quán)利要求1所述的數(shù)字廣播接收裝置，其特征在于，上述規(guī)定的固定頻率不是上述基站側(cè)基準(zhǔn)時(shí)鐘的頻率的整數(shù)倍。
5.如權(quán)利要求1所述的數(shù)字廣播接收裝置，其特征在于，還具備PLL電路，輸出具有與來(lái)自上述可變數(shù)字分頻部的輸出時(shí)鐘同步的同步頻率的時(shí)鐘，并將具有上述同步頻率的時(shí)鐘輸入到上述時(shí)間信息生成部。
6.一種數(shù)字廣播系統(tǒng)，其特征在于，具備基站，進(jìn)行數(shù)字廣播的發(fā)送；以及數(shù)字廣播接收裝置，對(duì)從基站發(fā)送的數(shù)字廣播進(jìn)行接收，上述數(shù)字廣播接收裝置具備固定頻率振蕩部，振蕩出規(guī)定的固定頻率的時(shí)鐘；可變數(shù)字分頻部，根據(jù)分頻比對(duì)上述固定頻率進(jìn)行數(shù)字分頻，并能對(duì)上述分頻比進(jìn)行變更；基準(zhǔn)時(shí)間信息檢測(cè)部，對(duì)從上述基站發(fā)送來(lái)的基準(zhǔn)時(shí)間信息進(jìn)行檢測(cè)，該基準(zhǔn)時(shí)間信息是與在上述基站中成為基準(zhǔn)的基站側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；時(shí)間信息生成部，生成時(shí)間信息，該時(shí)間信息是與上述數(shù)字廣播接收裝置中成為基準(zhǔn)的接收裝置側(cè)基準(zhǔn)時(shí)鐘相關(guān)的信息；差分檢測(cè)部，根據(jù)上述基準(zhǔn)時(shí)間信息和上述時(shí)間信息，檢測(cè)出上述基站側(cè)基準(zhǔn)時(shí)鐘的頻率與上述接收裝置側(cè)基準(zhǔn)時(shí)鐘的頻率的差分；以及分頻比控制部，根據(jù)上述差分來(lái)控制上述分頻比的變更，上述時(shí)間信息生成部根據(jù)具有由上述可變數(shù)字分頻部進(jìn)行了數(shù)字分頻后的頻率的時(shí)鐘，進(jìn)行上述時(shí)間信息的生成，并將上述時(shí)間信息反饋給上述差分檢測(cè)部。
全文摘要
本發(fā)明提供一種不使用可變頻的晶體振蕩器(VCXO)就可實(shí)現(xiàn)基站與接收裝置間的時(shí)間信息和基準(zhǔn)時(shí)鐘的同步的數(shù)字廣播接收裝置等。晶體振子(22)振蕩出規(guī)定的固定頻率的時(shí)鐘?？勺償?shù)字分頻電路(24)可根據(jù)分頻比對(duì)固定頻率進(jìn)行數(shù)字分頻，并可變更分頻比。系統(tǒng)中譯碼器(5)檢測(cè)來(lái)自基站的基準(zhǔn)時(shí)間信息。基準(zhǔn)計(jì)數(shù)器(18)生成接收裝置(20)的時(shí)間信息。相位比較器(13)檢測(cè)出基準(zhǔn)時(shí)間信息與時(shí)間信息的差分。分頻比控制電路(25)根據(jù)上述差分來(lái)控制上述分頻比的變更。另外，基準(zhǔn)計(jì)數(shù)器(18)根據(jù)具有由可變數(shù)字分頻電路(24)進(jìn)行了分頻的頻率的時(shí)鐘，進(jìn)行時(shí)間信息的生成，并使時(shí)間信息反饋給相位比較器(13)。
文檔編號(hào)H04N7/173GK101064520SQ200710101109
公開(kāi)日2007年10月31日 申請(qǐng)日期2007年4月26日 優(yōu)先權(quán)日2006年4月26日
發(fā)明者城田博史, 齊藤規(guī), 伊藤一幸, 奧田亮輔, 荒本雅夫 申請(qǐng)人:株式會(huì)社瑞薩科技