專利名稱：一種數(shù)字視頻信號轉(zhuǎn)換裝置及數(shù)字視頻信號傳輸系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于數(shù)字視頻信號傳輸技術(shù)領(lǐng)域，尤其涉及一種數(shù)字視頻信號格式轉(zhuǎn)換裝
置及數(shù)字視頻信號傳輸系統(tǒng)。
背景技術(shù)：
目前，數(shù)字視頻信號的傳輸系統(tǒng)一般采用光纖或計算機(jī)領(lǐng)域所用的百兆網(wǎng)、千兆網(wǎng)技術(shù)，通過專用傳輸芯片進(jìn)行數(shù)字視頻信號的傳輸，其優(yōu)點是技術(shù)比較成熟，傳輸距離較遠(yuǎn)；對于距離較近的傳輸也有采用帶時鐘恢復(fù)的或不帶時鐘恢復(fù)的低電壓差分信號電路直接傳輸。不管數(shù)字視頻信號的傳輸系統(tǒng)采用何種傳輸方式，都需要把并行的數(shù)字視頻信號轉(zhuǎn)換成串行的數(shù)字視頻信號才能將視頻信號通過光纖或電纜傳輸出去，在接收端再通過專用傳輸芯片把串行的數(shù)字視頻信號轉(zhuǎn)換為并行的數(shù)字視頻信號，現(xiàn)有技術(shù)通過專用傳輸芯片實現(xiàn)數(shù)字視頻信號格式轉(zhuǎn)換，實現(xiàn)起來成本較高。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種數(shù)字視頻信號格式轉(zhuǎn)換裝置，旨在解決現(xiàn)有技術(shù)通過專用傳輸芯片實現(xiàn)數(shù)字視頻信號格式轉(zhuǎn)換，實現(xiàn)起來成本較高的問題。 本發(fā)明是這樣實現(xiàn)的，一種數(shù)字視頻信號格式轉(zhuǎn)換裝置，所述數(shù)字視頻信號的格式轉(zhuǎn)換裝置包括 分頻單元，用于實現(xiàn)分頻，將本地參考時鐘信號進(jìn)行分頻，產(chǎn)生同步時鐘信號；
移位單元，用于在所述分頻單元產(chǎn)生的同步時鐘信號的控制下，將并行數(shù)字視頻信號轉(zhuǎn)換為非連續(xù)的串行數(shù)字視頻信號或者將串行數(shù)字視頻信號轉(zhuǎn)換為并行數(shù)字視頻信號。 本發(fā)明的另一目的在于提供一種數(shù)字視頻信號傳輸系統(tǒng)，包括發(fā)送端和接收端，所述發(fā)送端包括 如上所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置； 發(fā)送端本地參考時鐘產(chǎn)生裝置，用于產(chǎn)生發(fā)送端的本地參考時鐘；
數(shù)據(jù)發(fā)送裝置，用于在所述發(fā)送端本地參考時鐘產(chǎn)生裝置產(chǎn)生的本地參考時鐘的控制下，發(fā)送經(jīng)所述數(shù)字視頻信號格式轉(zhuǎn)換裝置轉(zhuǎn)換后的非連續(xù)的串行數(shù)字視頻信號；
所述接收端包括 如上所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置； 接收端本地參考時鐘產(chǎn)生裝置，用于產(chǎn)生接收端的本地參考時鐘； 數(shù)據(jù)接收裝置，用于在所述接收端本地參考時鐘產(chǎn)生裝置產(chǎn)生的本地參考時鐘的
控制下，接收所述數(shù)據(jù)發(fā)送裝置發(fā)送的串行數(shù)字視頻信號。 在本發(fā)明中，數(shù)字視頻信號格式轉(zhuǎn)換裝置采用分頻單元以及移位單元實現(xiàn)數(shù)字視頻信號格式的轉(zhuǎn)換，實現(xiàn)起來成本低。


圖1是本發(fā)明實施例提供的數(shù)字視頻信號傳輸系統(tǒng)的發(fā)送端的數(shù)字視頻信號格式轉(zhuǎn)換裝置的結(jié)構(gòu)示意圖； 圖2是本發(fā)明實施例提供的分頻單元的結(jié)構(gòu)示意圖； 圖3是本發(fā)明實施例提供的并入串出移位單元的結(jié)構(gòu)示意圖； 圖4是本發(fā)明實施例提供的時序脈沖產(chǎn)生單元的結(jié)構(gòu)示意圖； 圖5是本發(fā)明實施例提供的串行數(shù)據(jù)連續(xù)化單元的結(jié)構(gòu)示意圖； 圖6是本發(fā)明實施例提供的數(shù)字視頻信號進(jìn)行格式轉(zhuǎn)換時的時序變化示意圖； 圖7是本發(fā)明實施例提供的數(shù)字視頻信號傳輸系統(tǒng)的結(jié)構(gòu)示意圖。
具體實施例方式
為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點更加清楚明白，以下結(jié)合附圖及實施例，對本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。 在本發(fā)明實施例中，通過數(shù)字視頻傳輸系統(tǒng)的數(shù)字視頻信號格式轉(zhuǎn)換裝置對數(shù)字視頻信號的格式進(jìn)行轉(zhuǎn)換，所述數(shù)字視頻信號格式轉(zhuǎn)換裝置中的各個單元采用FPGA實現(xiàn)，實現(xiàn)成本低、靈活性高。 圖1示出了本發(fā)明實施例提供的發(fā)送端的數(shù)字視頻信號格式轉(zhuǎn)換裝置的結(jié)構(gòu)，為
了便于說明，僅示出了本發(fā)明實施例相關(guān)的部分。該數(shù)字視頻信號的格式轉(zhuǎn)換裝置包括分
頻單元11、并入串出移位單元12、時序脈沖產(chǎn)生單元13、串行數(shù)據(jù)連續(xù)化單元14。 其中所述分頻單元11用于實現(xiàn)分頻，實現(xiàn)對本地參考時鐘REFCLK進(jìn)行分頻，產(chǎn)生
同步時鐘SCLK，在本發(fā)明實施例中，分頻單元采用FPGA中的鎖相環(huán)電路實現(xiàn)，鎖相環(huán)電路
具體結(jié)構(gòu)如圖2所示。 并入串出移位單元12，用于實現(xiàn)數(shù)字視頻信號的并串轉(zhuǎn)換，將并行的RGB信號R [9. . 0] 、 G [9. . 0] 、 B [9. . 0]，轉(zhuǎn)換成串行信號TD [7. . 0]，在本發(fā)明實施例中，并入串出移位單元采用VHDL/VERIL0G語言控制FPGA中的移位寄存器實現(xiàn)，具體結(jié)構(gòu)如圖3所示。
時序脈沖產(chǎn)生單元13，用于產(chǎn)生寫允許請求信號WR—REQ，在本發(fā)明實施例中，時序脈沖產(chǎn)生單元采用VHDL/VERIL0G語言控制FPGA中的門陣列實現(xiàn)，具體結(jié)構(gòu)如圖4所示。
串行數(shù)據(jù)連續(xù)化單元14，用于對所述并入串出移位單元12產(chǎn)生的串行信號TD[7. . 0]進(jìn)行連續(xù)化，產(chǎn)生連續(xù)的串行信號TDATA[7. . O]，在本發(fā)明實施例中，串行數(shù)據(jù)連續(xù)化單元14采用VHDL/VERIL0G語言控制FPGA中的門陣列實現(xiàn)，其具體結(jié)構(gòu)如圖5所示。
具體工作過程詳述如下分頻單元11對本地參考時鐘REFCLK進(jìn)行分頻，產(chǎn)生同步時鐘SCLK，并入串出移位單元12在分頻單元11產(chǎn)生的同步時鐘SCLK的控制下，將并行的RGB信號R[9. . 0] 、G[9. . 0] 、B[9. . 0]，轉(zhuǎn)換成串行信號TD[7. . 0]，傳送給串行數(shù)據(jù)連續(xù)化單元14，串行數(shù)據(jù)連續(xù)化單元14在分頻單元11產(chǎn)生的同步時鐘SCLK以及時序脈沖產(chǎn)生單元13產(chǎn)生的寫允許請求信號WR_REQ的控制下，對所述并入串出移位單元12產(chǎn)生的串行數(shù)字視頻信號TD[7. . 0]進(jìn)行連續(xù)化，產(chǎn)生連續(xù)的串行數(shù)字視頻信號TDATA[7. . 0]。
在實際應(yīng)用中，接收端要實現(xiàn)數(shù)據(jù)的串并轉(zhuǎn)換，接收端的數(shù)字視頻信號格式轉(zhuǎn)換裝置實際上是發(fā)送端的數(shù)字視頻信號格式轉(zhuǎn)換裝置的逆向變換，根據(jù)發(fā)送端所給出的實例很容易推導(dǎo)出來，只需要將并入串出移位單元12改為串入并出移位單元。 圖2示出了本發(fā)明實施例提供的分頻單元的結(jié)構(gòu)，為了便于說明，僅示出了本發(fā)
明實施例相關(guān)的部分。該分頻單元是FPGA中的鎖相環(huán)電路，其輸入信號是本地參考時鐘
REFCLK，輸出信號是同步時鐘SCLK，具體的分頻的倍數(shù)可以通過FPGA中鎖相環(huán)電路的參數(shù)
設(shè)置來確定。 圖3示出了本發(fā)明實施例提供的并入串出移位單元的結(jié)構(gòu)，為了便于說明，僅示出了本發(fā)明實施例相關(guān)的部分。該并入串出移位單元包括8個并入串出移位寄存器，來自前端的數(shù)字視頻信號分別被送往8個4位并入串出移位寄存器31 38，當(dāng)送入的數(shù)據(jù)有效信號DEN有效時，在像素點時鐘信號TCLK作用下RGB數(shù)據(jù)R[9. . 0] 、 G[9. . 0] 、 B[9. . 0]和行同步信號HS、場同步信號VS由所述8個并入串出移位寄存器的并行數(shù)據(jù)輸入口被同時輸入至各自的并入串出移位寄存器31 38，然后在同步時鐘SCLK的作用下被串行移出得到TD[O]至TD[7]，如果將并入串出移位寄存器31 38各自的輸出信號TD
至TD[7]合在一起便得到所需的同步時鐘SCLK同步的串行數(shù)據(jù)輸出信號TD[7. . 0]。圖5給出了各個信號之間的時序關(guān)系，由圖3和圖6可知，在數(shù)據(jù)有效期間，每次欲傳送的并行數(shù)據(jù)在像素點時鐘信號TCLK的上升沿被并行數(shù)據(jù)輸入并入串出移位寄存器，因為移位寄存器為4位的并入串出移位寄存器，故在同步時鐘SCLK的作用下前四個輸出TD[7. . 0]為有效數(shù)據(jù)，其余輸出為無效數(shù)據(jù)或0(當(dāng)并入串出移位寄存器串行的輸入數(shù)據(jù)為0時)，按照圖3給出的排列順序，第一個輸出的有效數(shù)據(jù)TD [7. . 0]對應(yīng)的數(shù)據(jù)是R[7. . 0]，第二個輸出的有效數(shù)據(jù)TD[7. . 0]對應(yīng)的數(shù)據(jù)便是G[7. . 0]，第三個輸出的有效數(shù)據(jù)TD[7. . 0]對應(yīng)的數(shù)據(jù)是B[7. 0]，第四個輸出的有效數(shù)據(jù)TD[7. 0]對應(yīng)的數(shù)據(jù)是HS、 VS、 B[9] 、 B[8] 、 G[9] 、 G[8]、R[9]、R[8]。 圖4示出了本發(fā)明實施例提供的時序脈沖產(chǎn)生單元的結(jié)構(gòu)，為了便于說明，僅示出了本發(fā)明實施例相關(guān)的部分。該時序脈沖產(chǎn)生單元用于產(chǎn)生寫允許請求信號WR—REQ，在本發(fā)明實施例中，時序脈沖產(chǎn)生單元采用VHDL/VERILOG語言控制FPGA中的門陣列實現(xiàn)，該時序脈沖產(chǎn)生單元的輸入端包括數(shù)據(jù)有效信號DEN、像素點時鐘信號TCLK、以及同步時鐘SCLK，輸出寫允許請求信號WR_REQ。 圖5示出了本發(fā)明實施例提供的串行數(shù)據(jù)連續(xù)化單元的結(jié)構(gòu)，為了便于說明，僅示出了本發(fā)明實施例相關(guān)的部分。該串行數(shù)據(jù)連續(xù)化單元用于對所述并入串出移位單元產(chǎn)生的串行信號TD[7. . 0]進(jìn)行連續(xù)化，產(chǎn)生連續(xù)的串行信號TDATA[7. . 0]。在本發(fā)明實施例中，串行數(shù)據(jù)連續(xù)化單元采用VHDL/VERILOG語言控制FPGA中的門陣列實現(xiàn)，其具體結(jié)構(gòu)如圖5所示。由圖6給出的時序分析可知，由圖3給出的并入串出移位單元輸出的串行數(shù)據(jù)并不是連續(xù)的，還需要經(jīng)過如圖5所示的串行數(shù)據(jù)連續(xù)化單元將有效數(shù)據(jù)緩存后再輸出才可保持輸出的有效數(shù)據(jù)是連續(xù)的，如圖5和圖6所示，在寫允許請求信號WR_REQ和同步時鐘信號SCLK的作用下，串行數(shù)據(jù)TD[7. . 0]被不斷地寫入先入先出緩存器51中，當(dāng)寫入先入先出緩存器51中的字節(jié)數(shù)WR—USEDW達(dá)到設(shè)定的常量值時，比較器52輸出一讀數(shù)據(jù)請求信號RD_REQ，該信號經(jīng)DFF觸發(fā)器53濾波輸出到先入先出緩存器51的讀數(shù)據(jù)請求端，從而允許先入先出緩存器51中的數(shù)據(jù)在本地參考時鐘REFCLK的作用下輸出，先入先出緩存器51的緩存空間足夠大時，串行數(shù)據(jù)TD[7. . 0]經(jīng)先入先出緩存器51緩存后輸出的信號TDATA[7. . 0]在行同步信號HS之間便 連續(xù)的，當(dāng)行同步信號HS和場同步信號VS到來時，通過清零信號產(chǎn)生器54產(chǎn)生異步清零信號ACLR，控制先入先出緩存器51被清零并停止讀 寫，以便開始下一個循環(huán)，具體清零信號ACLR通過或門來實現(xiàn)。此外，如圖5所示，在讀期 間，當(dāng)先入先出緩存器51為空時，產(chǎn)生RD_EMPTY信號，該信號將DFF觸發(fā)器53輸出清零從 而停止先入先出緩存器51中的數(shù)據(jù)的讀出。 圖7示出了本發(fā)明實施例提供的數(shù)字視頻信號的傳輸系統(tǒng)的結(jié)構(gòu)，為了便于說 明，僅示出了本發(fā)明實施例相關(guān)的部分。該數(shù)字視頻信號的傳輸系統(tǒng)包括數(shù)字視頻信號 發(fā)送端71、數(shù)字視頻信號接收端72，其中數(shù)字視頻信號發(fā)送端71包括數(shù)字視頻信號格式 轉(zhuǎn)換裝置711、發(fā)送端本地參考時鐘產(chǎn)生裝置712、數(shù)據(jù)發(fā)送裝置713，數(shù)字視頻信號接收端 72包括接收端本地參考時鐘產(chǎn)生裝置721、數(shù)據(jù)接收裝置722、數(shù)字視頻信號格式轉(zhuǎn)換裝 置723。 在發(fā)送端71的數(shù)字視頻信號格式轉(zhuǎn)換裝置711首先將前端系統(tǒng)傳遞過來的數(shù)字 視頻信號的并行數(shù)據(jù)流(包括30Bit的紅、綠、藍(lán)數(shù)據(jù)R[9. . 0] 、 G[9. . 0] 、 B[9. . 0]，行同步 信號HS，場同步信號VS、數(shù)據(jù)有效信號DEN和像素點時鐘信號TCLK)轉(zhuǎn)換成欲發(fā)送的8Bit 串行數(shù)據(jù)流TDATA[7. . 0]和同步時鐘SCLK，然后由發(fā)送端71的數(shù)據(jù)發(fā)送裝置712在所述 發(fā)送端本地參考時鐘產(chǎn)生裝置712產(chǎn)生的本地參考時鐘的控制下，進(jìn)行8B/10B編碼通過 光纜或電纜傳送；在數(shù)字視頻信號接收端72，數(shù)據(jù)接收裝置722在所述接收端本地參考時 鐘產(chǎn)生裝置721產(chǎn)生的本地參考時鐘的控制下，接收所述編碼后的串行數(shù)據(jù)流，經(jīng)8B/10B 解碼后獲得8Bit并行數(shù)據(jù)(在接收端標(biāo)記為RD[7. . O])以及同步時鐘RCLK，通過接收端 72的數(shù)字視頻信號格式轉(zhuǎn)換裝置723將8Bit數(shù)據(jù)信號即RD[7. . 0]和同步時鐘信號RCLK， 進(jìn)行格式轉(zhuǎn)換，變換后還原為所需的紅、綠、藍(lán)數(shù)據(jù)信號RD[9. 0] 、 GD[9. 0] 、 BD[9. 0]和 時序控制信號(包括行同步HS，場同步VS、數(shù)據(jù)有效信號DEN和接收端的像素點時鐘信號 RDCLK)。在圖7中，本地參考時鐘REFCLK為發(fā)送端71的數(shù)據(jù)發(fā)送裝置713和接收端72的 數(shù)據(jù)接收裝置722所需的本地參考時鐘，可由發(fā)送端本地參考時鐘產(chǎn)生裝置712和接收端 本地參考時鐘產(chǎn)生裝置721產(chǎn)生，在本實施例中，所述本地參考時鐘產(chǎn)生裝置均可由高精 度的有源晶振電路產(chǎn)生；數(shù)據(jù)有效信號DEN和串行數(shù)據(jù)流同步時鐘信號在傳輸過程中隱含 在串行數(shù)字視頻信號的數(shù)據(jù)流中，可由接收端72恢復(fù)；此外，數(shù)據(jù)發(fā)送裝置713及數(shù)據(jù)接收 裝置722可通過FPGA實現(xiàn)，也可采用千兆網(wǎng)等專用芯片來實現(xiàn)。此外，若數(shù)據(jù)發(fā)送裝置713 要求10Bit數(shù)據(jù)輸入，本發(fā)明的發(fā)送端71的數(shù)字視頻信號格式轉(zhuǎn)換裝置711，則需要由10 個并入串出移位寄存器構(gòu)成，并且亦可采用3位或5位等其他位數(shù)的并入串出移位寄存器 實現(xiàn)數(shù)據(jù)的并串轉(zhuǎn)換，控制時序做相應(yīng)的變動便可。本發(fā)明的數(shù)字視頻信號傳輸轉(zhuǎn)換系統(tǒng)， 其接收端72的數(shù)字視頻信號格式轉(zhuǎn)換裝置723實際上是發(fā)送端71的數(shù)字視頻信號格式轉(zhuǎn) 換裝置711的逆向變換，根據(jù)發(fā)送端71的數(shù)字視頻信號的格式轉(zhuǎn)換裝置711所給出的實例 很容易推導(dǎo)出來，在此不再贅述。 在本發(fā)明實施例中，通過數(shù)字視頻傳輸系統(tǒng)的數(shù)字視頻信號格式轉(zhuǎn)換裝置對數(shù)字 視頻信號的格式進(jìn)行轉(zhuǎn)換，所述數(shù)字視頻信號格式轉(zhuǎn)換裝置中的各個單元采用FPGA實現(xiàn)， 實現(xiàn)成本低、靈活性高。 以上所述僅為本發(fā)明的較佳實施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
一種數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，所述數(shù)字視頻信號的格式轉(zhuǎn)換裝置包括分頻單元，用于實現(xiàn)分頻，將本地參考時鐘信號進(jìn)行分頻，產(chǎn)生同步時鐘信號；移位單元，用于在所述分頻單元產(chǎn)生的同步時鐘信號的控制下，將并行數(shù)字視頻信號轉(zhuǎn)換為非連續(xù)的串行數(shù)字視頻信號或者將串行數(shù)字視頻信號轉(zhuǎn)換為并行數(shù)字視頻信號。
2. 如權(quán)利要求1所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，數(shù)字視頻信號格式轉(zhuǎn)換裝置還包括串行數(shù)據(jù)連續(xù)化單元，用于對所述移位單元產(chǎn)生的非連續(xù)的串行數(shù)字視頻信號進(jìn)行連續(xù)化處理，產(chǎn)生連續(xù)的串行數(shù)字視頻信號；時序脈沖產(chǎn)生單元，分別與所述分頻單元和串行數(shù)據(jù)連續(xù)化單元連接，用于產(chǎn)生寫允許請求信號。
3. 如權(quán)利要求1所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，所述移位單元至少包括一移位寄存器。
4. 如權(quán)利要求3所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，所述移位單元的移位寄存器是并入串出移位寄存器或者串入并出移位寄存器。
5. 如權(quán)利要求2所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，所述串行數(shù)據(jù)連續(xù)化單元包括先入先出緩存器，用于緩存所述移位單元產(chǎn)生的非連續(xù)的串行數(shù)字視頻信號，輸出連續(xù)的串行數(shù)字視頻信號；比較器，用于將所述先入先出緩存器中存儲的字節(jié)數(shù)與預(yù)先設(shè)定的常量值進(jìn)行比較，若所述先入先出緩存器中存儲的字節(jié)數(shù)達(dá)到預(yù)先設(shè)定的常量值時，輸出一讀數(shù)據(jù)請求信號；DFF觸發(fā)器，對所述比較器輸出的讀數(shù)據(jù)請求信號進(jìn)行過濾，并輸出所述過濾后的讀數(shù)據(jù)請求信號至所述先入先出緩存器的讀數(shù)據(jù)請求端。
6. 如權(quán)利要求5所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，所述串行數(shù)據(jù)連續(xù)化單元還包括清零信號產(chǎn)生器，用于產(chǎn)生清零信號，控制所述先入先出緩存器被清零并停止讀寫。
7. 如權(quán)利要求6所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，所述清零信號產(chǎn)生器通過FPGA中的或門實現(xiàn)。
8. 如權(quán)利要求2所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置，其特征在于，所述分頻單元、移位單元、時序脈沖產(chǎn)生單元以及串行數(shù)據(jù)連續(xù)化單元均采用FPGA實現(xiàn)。
9. 一種數(shù)字視頻信號傳輸系統(tǒng)，其特征在于，所述數(shù)字視頻信號傳輸系統(tǒng)包括發(fā)送端和接收端，所述發(fā)送端包括如權(quán)利要求1至7任一項所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置；發(fā)送端本地參考時鐘產(chǎn)生裝置，用于產(chǎn)生發(fā)送端的本地參考時鐘；數(shù)據(jù)發(fā)送裝置，用于在所述發(fā)送端本地參考時鐘產(chǎn)生裝置產(chǎn)生的本地參考時鐘的控制下，發(fā)送經(jīng)所述數(shù)字視頻信號格式轉(zhuǎn)換裝置轉(zhuǎn)換后的非連續(xù)的串行數(shù)字視頻信號；所述接收端包括如權(quán)利要求1至7任一項所述的數(shù)字視頻信號格式轉(zhuǎn)換裝置；接收端本地參考時鐘產(chǎn)生裝置，用于產(chǎn)生接收端的本地參考時鐘；數(shù)據(jù)接收裝置，用于在所述接收端本地參考時鐘產(chǎn)生裝置產(chǎn)生的本地參考時鐘的控制下，接收所述數(shù)據(jù)發(fā)送裝置發(fā)送的串行數(shù)字視頻信號。
10.如權(quán)利要求9所述的數(shù)字視頻信號傳輸系統(tǒng)，其特征在于，所述數(shù)據(jù)發(fā)送裝置以及數(shù)據(jù)接收裝置均采用FPGA實現(xiàn)。
全文摘要
本發(fā)明適用于數(shù)字視頻信號傳輸技術(shù)領(lǐng)域，提供了一種數(shù)字視頻信號的轉(zhuǎn)換裝置及數(shù)字視頻信號傳輸系統(tǒng)，所述數(shù)字視頻信號的轉(zhuǎn)換裝置包括分頻單元，用于實現(xiàn)分頻，將本地參考時鐘信號進(jìn)行分頻，產(chǎn)生同步時鐘信號；移位單元，用于在所述分頻單元產(chǎn)生的同步時鐘信號的控制下，將并行數(shù)字視頻信號轉(zhuǎn)換為非連續(xù)的串行數(shù)字視頻信號或者將串行數(shù)字視頻信號轉(zhuǎn)換為并行數(shù)字視頻信號。在本發(fā)明中，數(shù)字視頻信號格式轉(zhuǎn)換裝置采用分頻單元以及移位單元實現(xiàn)數(shù)字視頻信號格式的轉(zhuǎn)換，實現(xiàn)起來成本低。
文檔編號H04N7/24GK101754005SQ20081024124
公開日2010年6月23日 申請日期2008年12月15日 優(yōu)先權(quán)日2008年12月15日
發(fā)明者任平 申請人:康佳集團(tuán)股份有限公司