專利名稱：采樣保持電路及ccd圖像傳感器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種采樣保持電路及使用該采樣保持電路的CCD圖 像傳感器。
背景技術(shù)：
采樣保持電路是將輸入信號(hào)用MOS晶體管等開(kāi)關(guān)元件進(jìn)行采樣， 并保持在保持用電容元件上的電路，采樣保持電路被廣泛使用。在這 種簡(jiǎn)單結(jié)構(gòu)的采樣保持電路中，存在采樣時(shí)的雜音變大且S/N比差的 缺點(diǎn)。并且，還存在采樣脈沖信號(hào)與保持信號(hào)串?dāng)_的缺點(diǎn)。
因此，提出了并聯(lián)連接2組用于采樣的開(kāi)關(guān)元件、并使各開(kāi)關(guān)元 件導(dǎo)通的時(shí)序不同的釆樣保持電路。例如，在專利文獻(xiàn)1中，記載了 如下采樣保持電路，通過(guò)時(shí)序控制電路的控制，在信號(hào)抽取期間切換 時(shí)間常數(shù)切換單元的時(shí)間常數(shù)。更具體地講，在第1采樣期間和與之 連續(xù)的第2采樣期間，改變串聯(lián)連接在開(kāi)關(guān)元件上的電阻值(即，控 制兩組開(kāi)關(guān)元件的切換，以改變電阻值)而進(jìn)行采樣，從而降低噪聲。
并且，在專利文獻(xiàn)2中，記載了如下結(jié)構(gòu)的采樣保持電路，其具 有采樣所涉及的第1及第2傳輸柵；和延遲電路，延遲施加在第1 傳輸柵的控制輸入端子上的信號(hào)，從而向第2傳輸柵的控制輸入端子 輸入，其中，第2傳輸柵開(kāi)關(guān)用MOS晶體管的柵極寬度比第l傳輸柵 開(kāi)關(guān)用MOS晶體管的柵極寬度窄。根據(jù)這種采樣保持電路，由柵極寬 度窄的MOS晶體管構(gòu)成的傳輸柵，在由柵極寬度大的MOS晶體管構(gòu) 成的傳輸柵截止的瞬間導(dǎo)通，能夠通過(guò)降低保持電容器端子的阻抗， 減少采樣脈沖信號(hào)的串?dāng)_。專利文獻(xiàn)h日本特開(kāi)昭61-008799號(hào)公報(bào) 專利文獻(xiàn)2:日本特開(kāi)平2-302999號(hào)公報(bào)
在本發(fā)明中給出以下分析。
近幾年，在CCD圖像傳感器中，隨著受光像素的小像素化及讀取 速度的高速化，產(chǎn)生了應(yīng)對(duì)像素信號(hào)的小信號(hào)輸出化的必要。因此采 用在CCD芯片上內(nèi)置有電壓放大電路而應(yīng)對(duì)小信號(hào)輸出的方法。并且， 在使用CCD圖像傳感器的一部分圖像讀取裝置(復(fù)印機(jī)等)中，隨著 讀取速度的高速化，對(duì)應(yīng)電壓放大電路的高速化成為緊急任務(wù)。作為 其方法中的一個(gè)，有通過(guò)采樣保持來(lái)延長(zhǎng)信號(hào)的輸出期間而對(duì)應(yīng)高速 化的方法。但若使用高速采樣保持電路，則伴隨信號(hào)輸出的熱噪聲等 高頻噪聲成分也被帶入，從而產(chǎn)生畫(huà)質(zhì)的劣化。因此，要求降低該噪 聲成分。
但是，使用CCD圖像傳感器的圖像讀取裝置，根據(jù)種類存在高速 到較低速的裝置。因此，將對(duì)應(yīng)高速的CCD圖像傳感器使用在低速的 圖像讀取裝置時(shí)，還會(huì)帶入不必要的高頻噪聲。因此，為了在低速機(jī) 中提高畫(huà)質(zhì)，有必要進(jìn)行CCD芯片上的電壓放大電路的低速化(開(kāi)發(fā) 用于低速的其他產(chǎn)品)，或者通過(guò)增加濾波電路等而除去高頻成分。
關(guān)于這種用于CCD圖像傳感器的釆樣保持電路，在現(xiàn)有例中，只 能切換為與特定驅(qū)動(dòng)頻率對(duì)應(yīng)的時(shí)間常數(shù)。因此，將對(duì)應(yīng)高速用而設(shè) 計(jì)的電路在中速或低速中驅(qū)動(dòng)時(shí)，只能限制與高速時(shí)相同的高頻波段， 在噪聲降低上產(chǎn)生界限，而不能充分地降低噪聲。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)方面(側(cè)面)所涉及的采樣保持電路構(gòu)成為，根據(jù) 采樣的速度，能夠按兩個(gè)以上的階段切換采樣保持時(shí)用于采樣的開(kāi)關(guān) 元件的導(dǎo)通電阻。根據(jù)本發(fā)明，根據(jù)采樣的速度，能夠按兩個(gè)以上的階段切換用于 采樣的開(kāi)關(guān)元件的導(dǎo)通電阻，因此沒(méi)有與釆樣速度對(duì)應(yīng)的波段限制， 能夠通過(guò)一個(gè)電路更有效地降低噪聲。
本發(fā)明的實(shí)施方式所涉及的一種采樣保持電路構(gòu)成為，根據(jù)采樣
的速度，能夠按兩個(gè)以上的階段切換采樣保持時(shí)用于采樣的MOS晶體 管等開(kāi)關(guān)元件的導(dǎo)通電阻。其中，也可以包括調(diào)整電路，其產(chǎn)生能夠 改變電壓的采樣保持脈沖信號(hào)，并將該信號(hào)傳遞給MOS晶體管的柵極， 以能夠切換MOS晶體管的導(dǎo)通電阻。
在本發(fā)明的采樣保持電路中，具有至少兩個(gè)MOS晶體管，電平調(diào) 整電路分別控制各MOS晶體管的柵極電壓。
在本發(fā)明的采樣保持電路中，電平調(diào)整電路產(chǎn)生具有與所劃分的 采樣的速度分別對(duì)應(yīng)的電平和振幅的采樣保持脈沖信號(hào)。
在本發(fā)明的采樣保持電路中，電平調(diào)整電路對(duì)第1及第2時(shí)序脈 沖信號(hào)分別進(jìn)行電平移位，并且衰減或保持振幅，作為所述采樣保持 脈沖信號(hào)，并能夠根據(jù)所劃分的采樣的速度，變更所述采樣保持脈沖
信號(hào)的電平位移量及/或振幅衰減量。
在本發(fā)明的采樣保持電路中，電平調(diào)整電路將第1及第2時(shí)序脈 沖信號(hào)設(shè)定為相同的信號(hào)。
在本發(fā)明的采樣保持電路中，電平調(diào)整電路將第1及第2時(shí)序脈 沖信號(hào)設(shè)定為以相同的時(shí)序激活的脈沖寬度不同的信號(hào)。
在本發(fā)明的一種CCD圖像傳感器中，包括CCD和對(duì)CCD的輸出
信號(hào)進(jìn)行采樣保持的上述采樣保持電路。根據(jù)上述的采樣保持電路，能夠改變用于采樣的開(kāi)關(guān)元件的導(dǎo)通
電阻，能夠選擇對(duì)應(yīng)于CCD圖像傳感器的驅(qū)動(dòng)頻率的采樣時(shí)間常數(shù)。 并且，開(kāi)關(guān)元件的導(dǎo)通電阻能夠僅通過(guò)設(shè)定電平調(diào)整電路中的外部電 壓來(lái)變更。由此，對(duì)于各種驅(qū)動(dòng)頻率，能夠在信號(hào)輸出沒(méi)有衰減的范 圍內(nèi)，進(jìn)行高頻波段限制，不會(huì)影響具有與驅(qū)動(dòng)頻率相同頻率的信號(hào)， 能夠?qū)⒃肼曤娖礁鶕?jù)各驅(qū)動(dòng)頻率盡可能調(diào)整為最小。因此，能夠確保 與CCD圖像傳感器的驅(qū)動(dòng)速度對(duì)應(yīng)的通用性。


圖1是本發(fā)明的實(shí)施例所涉及的采樣保持電路的電路圖。 圖2是表示與采樣速度對(duì)應(yīng)的模式設(shè)定例的圖。 圖3是最高速模式時(shí)的各部分的時(shí)序圖。
圖4是表示最高速模式時(shí)的用于采樣保持的晶體管的柵極電壓的 波形的圖。
圖5是高速模式時(shí)的各部分的時(shí)序圖。
圖6是表示高速模式時(shí)的用于采樣保持的晶體管的柵極電壓的波 形的圖。
圖7是中速模式、低速模式、超低速模式時(shí)的各部分的時(shí)序圖。 圖8是表示中速模式、低速模式、超低速模式時(shí)的用于采樣保持 的晶體管的柵極電壓的波形的圖。
圖9是表示根據(jù)時(shí)間常數(shù)的切換產(chǎn)生的各模式時(shí)的頻率特性的圖。 圖IO是表示MOS電容的偏壓依賴性的圖。
具體實(shí)施例方式
以下，參照附圖對(duì)實(shí)施例進(jìn)行詳細(xì)說(shuō)明。
(實(shí)施例1)
圖1是本發(fā)明的實(shí)施例所涉及的CCD圖像傳感器的電路圖。在圖 1中，CCD圖像傳感器包括將從CCD 11傳遞的輸出信號(hào)放大的CCD輸出放大器10;和向CCD輸出放大器IO提供采樣保持脈沖信號(hào)的電 平調(diào)整電路20。
CCD輸出放大器IO包括CCD 11、緩沖器12、采樣保持電路13、 倒相放大器14和15、緩沖器16，將從CCD11輸出的信號(hào)依次經(jīng)由緩 沖器12、采樣保持電路13、倒相放大器14和15、緩沖器16，從輸出 Vout輸出。采樣保持電路13包括用于采樣的MOS晶體管MSHl、MSH2 和用于保持的電容元件CSH。向MOS晶體管MSHl、 MSH2各自的柵 極，提供從采樣保持脈沖電平調(diào)整電路20輸出的采樣保持脈沖信號(hào)4> SH1S、 4SH2S。采樣保持電路13，將從CCD 11輸出經(jīng)緩沖器12緩 沖的信號(hào)Vsigl通過(guò)MOS晶體管MSHl、 MSH2進(jìn)行采樣，在電容元 件CSH進(jìn)行采樣保持，并將所保持的信號(hào)Vsig2輸出到倒相放大器14。
采樣保持脈沖電平調(diào)整電路20包括時(shí)序脈沖控制電路21 、時(shí)序切 換電路22、脈沖電平移位電路23、脈沖振幅可變電路24、外部電壓源 25。從時(shí)序脈沖控制電路21輸出的兩個(gè)脈沖信號(hào)4)SH1S、 4)SH2S中 的一個(gè)或兩個(gè)，經(jīng)由時(shí)序切換電路22、脈沖電平移位電路23、脈沖振 幅可變電路24，變換信號(hào)的時(shí)序和電平，從而作為采樣保持脈沖信號(hào) 4)SH1S、 4)SH2S提供到MOS晶體管MSH1、 MSH2各自的柵極。
時(shí)序脈沖控制電路21將用于從CCD 11中的光電二極管向寄存器 讀出電荷的移位脈沖信號(hào)小S、用于CCD傳遞的時(shí)鐘信號(hào)4> 1和》2、 用于將所傳送的電荷復(fù)位的時(shí)鐘信號(hào)小R輸出到CCD11上。并且，將 采樣保持脈沖信號(hào)4)SH1、 4)SH2輸出到時(shí)序切換電路22上。進(jìn)而， 將移位脈沖信號(hào)4) S輸出到脈沖電平移位電路23上。
時(shí)序切換電路22包括MOS晶體管Ml、 M2、 M3。 MOS晶體管 Ml在一端提供有采樣保持脈沖信號(hào)小SH1，另一端連接MOS晶體管 M3的一端及脈沖電平移位電路23中的電容器C1的一端，柵極連接外 部電壓源25的端子VSW1。 MOS晶體管M2在一端提供有采樣保持脈沖信號(hào)4) SH2，另一端連接MOS晶體管M3的另一端及脈沖電平移位 電路23中的電容器C2的一端，柵極連接外部電壓源25的端子VSW2。 MOS晶體管M3的柵極連接外部電壓源25的端子VSW 3。時(shí)序切換 電路22根據(jù)(對(duì)應(yīng)于)端子VSW1、 VSW2、 VSW3的電壓，將提供 給采樣保持晶體管MSH1 、 MSH2的柵極的脈沖切換為由信號(hào)4> SH1或 4)SH2引起的脈沖信號(hào)，或者切換為不進(jìn)行提供。
脈沖電平移位電路23包括電容元件Cl、 C2和MOS晶體管M4、 M5。脈沖電平移位電路23將從時(shí)序切換電路22輸出的兩個(gè)信號(hào)小 SH1A、 4)SH2A分別經(jīng)由電容元件Cl、 C2，傳遞到用于電平移位的 MOS晶體管M4、 M5各自的一端。MOS晶體管M4、 M5各自的另一 端連接外部電壓源25的端子VSH1L、 VSH2L，并從各自的柵極提供信 號(hào)4)S。在脈沖電平移位電路23中，用信號(hào)小S導(dǎo)通(ON) MOS晶體 管M4、 M5，從而端子VSH1L、 VSH2L各自的電壓傳遞到電容元件 Cl、 C2各自的另一端。
脈沖振幅可變電路24包括MOS電容M6、M7和MOS晶體管M8、 M9。用脈沖電平移位電路23電平移位了的脈沖信號(hào)4)SH1S、 4> SH2S 分別經(jīng)由晶體管M8、 M9傳遞到分別具有電容C3、 C4的MOS電容 M6、M7。MOS晶體管M8、M9的柵極連接外部電壓源25的端子VSW4、 VSW5。并且，MOS電容M6、 M7利用耗盡型MOS晶體管的柵極-基 板間電容(或者具有擴(kuò)散層電容等電容的偏壓依賴性)，并且柵極端 子分別連接外部電壓源25的端子VC1、 VC2。信號(hào)4)SH1A，在MOS 晶體管M8導(dǎo)通時(shí)，分配到電容元件Cl和MOS電容M6，作為信號(hào)d) SH1S提供到采樣保持晶體管MSH1的柵極，在MOS晶體管M8截止 (OFF)時(shí)，直接作為信號(hào)4)SH1S提供到采樣保持晶體管MSH1的柵 極。信號(hào)小SH2A，在MOS晶體管M9導(dǎo)通時(shí)，分配到電容元件C2和 MOS電容M7，作為信號(hào)巾SH2S提供到采樣保持晶體管MSH2的柵極， 在MOS晶體管M9截止時(shí)，直接作為信號(hào)cl)SH2S提供到采樣保持晶 體管MSH2的柵極。外部電壓源25的各端子，根據(jù)CCD圖像傳感器的速度所涉及的 動(dòng)作模式，做如圖2所示的電壓電平的設(shè)定。
接著，對(duì)CCD圖像傳感器的動(dòng)作進(jìn)行說(shuō)明，首先對(duì)作為前提的 CCD 11所涉及的信號(hào)進(jìn)行說(shuō)明。從緩沖器12輸出的信號(hào)Vsigl和信號(hào) 4>S、 4)1、 4>2、 4>R的相位關(guān)系如圖3、圖5、圖7所示。在該例子 中，信號(hào)Vsigl，在信號(hào)4)2成為低(LOW)電平的時(shí)間點(diǎn)，輸出來(lái)自 CCD11的電荷信號(hào)，并具有以下波形隨著信號(hào)4)2下降而輸出信號(hào)， 在信號(hào)小R成為高(HIGH)電平的時(shí)間點(diǎn)，信號(hào)電荷被復(fù)位，在信號(hào) 4)R成為低電平的時(shí)間點(diǎn)，輸出復(fù)位噪聲成分。并且，信號(hào)4)S是從 CCD 11的光電二極管向CCD傳送寄存器傳送各像素的電荷的移位脈 沖信號(hào)，具有按照CCD 11每次傳送所有像素?cái)?shù)而產(chǎn)生一次信號(hào)》S的 周期，如圖3、圖5、圖7所示，在信號(hào)4)S導(dǎo)通而向CCD傳送寄存器 傳送像素信號(hào)電荷時(shí)，信號(hào)4>1、 4>2、 cbR的各時(shí)鐘信號(hào)處于停止?fàn)顟B(tài)。
接著，將5個(gè)動(dòng)作模式作為例子，對(duì)CCD圖像傳感器的動(dòng)作進(jìn)行 更具體的說(shuō)明。如圖2所示，5個(gè)動(dòng)作模式為(1)最高速、(2)高速、 (3)中速、(4)低速、(5)超低速的各模式，各模式相對(duì)地表示CCD 11的驅(qū)動(dòng)速度。這對(duì)于時(shí)序脈沖控制電路21的驅(qū)動(dòng)速度也相同。另外， 與現(xiàn)有例相同的使用方法大致相當(dāng)于高速模式。
(1)最高速模式
對(duì)最高速模式進(jìn)行說(shuō)明。在最高速模式下，如圖2的最高速模式 所示設(shè)定外部電壓源及開(kāi)關(guān)晶體管的動(dòng)作。由此，僅信號(hào)4SH1的脈 沖分別經(jīng)由電容元件C1、C2，成為直流分流(C分流)后的信號(hào)小SH1S、 4)SH2S。圖3是最高速模式時(shí)各部的時(shí)序圖。輸入到采樣保持晶體管 MSH1、 MSH2的柵極的時(shí)鐘信號(hào)相同，并且為與脈沖寬度窄的信號(hào)^ SH1相同的時(shí)序。因此，與現(xiàn)有例相比，更能夠應(yīng)對(duì)高速動(dòng)作。圖3 表示采樣保持前的CCD輸出波形Vsigl和采樣保持后的輸出波形Vsig2。并且，關(guān)于脈沖的電壓，信號(hào)4)SH2S也設(shè)定為與高速模式中 的信號(hào)4)SH1S相同的高壓。
接著，對(duì)設(shè)定的脈沖的電壓進(jìn)行說(shuō)明。如圖4所示，信號(hào)小S激 活，將信號(hào)4)SH1S、 4SH2S的低電平電壓分別設(shè)定為電壓VSH1L、 VSH2L，上述電壓VSH1L、 VSH2L高于GND (接地)而低于釆樣保 持晶體管MSH1、 MSH2的閾值電壓Vtl、 Vt2。如此，通過(guò)將信號(hào)4> SH1S與信號(hào)4> SH2S均設(shè)定為高于通常GND基準(zhǔn)脈沖的電位，雖在低 電平下處于截止?fàn)顟B(tài)，但在高電平下，采樣保持晶體管MSH1S、MSH2S 均成為比通常高的導(dǎo)通電壓VONl=VON2。因此，能夠進(jìn)一步提高采 樣速度，從而能夠比現(xiàn)有例更高速地進(jìn)行采樣。
(2)高速模式
對(duì)進(jìn)行與現(xiàn)有例大致相同動(dòng)作的高速模式進(jìn)行說(shuō)明。在高速模式 中，如圖2的高速模式所示設(shè)定外部電壓源及開(kāi)關(guān)晶體管的動(dòng)作。由 此，信號(hào)4SH1、信號(hào)4)SH2的脈沖分別經(jīng)由電容元件Cl、 C2，成為 直流分流(C分流)后的信號(hào)4)SH1S、小SH2S。圖5是高速模式時(shí)的 各部分的時(shí)序圖。關(guān)于采樣保持脈沖信號(hào)》SH1、 4)SH2，將信號(hào)4)SH1 作為用于以高速進(jìn)行采樣保持的脈沖，將信號(hào)々SH2作為用于以時(shí)間
常數(shù)的切換來(lái)抑制噪聲的脈沖。但是，在現(xiàn)有例中，相當(dāng)于信號(hào)小sm
的脈沖成為低電平的時(shí)間點(diǎn)，使相當(dāng)于信號(hào)cbSH2的脈沖成為高電平。 相對(duì)于此，在這里進(jìn)行與現(xiàn)有例相同的驅(qū)動(dòng)時(shí)，使信號(hào)小SH1、小SH2 同時(shí)成為高電平，使采樣保持晶體管MSH1、 MSH2同時(shí)導(dǎo)通，關(guān)于使 信號(hào)巾SH1、 4)SH2成為低電平的時(shí)序，使信號(hào)小SH2滯后。其中，將 信號(hào)小SH1的高電平期間作為采樣期間1、將信號(hào)4)SH2的高電平期間 作為采樣期間3、將僅信號(hào)4 SH2處于高電平的期間作為采樣期間2。 由此，僅在圖5的采樣期間1中，使采樣保持晶體管MSH1、 MSH2同 時(shí)導(dǎo)通，從而能夠使采樣期間1的時(shí)間常數(shù)小于現(xiàn)有例，進(jìn)行更為高 速的動(dòng)作。圖5表示采樣保持前的CCD輸出波形Vsigl和采樣保持后 的輸出波形Vsig2。并且，在本實(shí)施例中，不同于現(xiàn)有例，如圖6所示，脈沖的電壓設(shè)定為4SH1><1)SH2。
接著，對(duì)設(shè)定的脈沖的電壓進(jìn)行說(shuō)明。如圖6所示，首先信號(hào)4)S 激活，將信號(hào)4)SH1S的低電平電壓設(shè)定為電壓VSH1L，該電壓VSH1L 高于GND而低于采樣保持晶體管MSH1、 MSH2的閾值電壓Vtl、 Vt2。 同時(shí)將信號(hào)小SH2S的低電平電壓設(shè)定為與GND相同電位的VSH2L。 由此，信號(hào)^SH2S成為與原來(lái)的信號(hào)4)SH2相同的電位。如此，通過(guò) 使SH1>4>SH2，使采樣保持晶體管MSH1雖然在低電平下處于截止?fàn)?態(tài)，但在高電平下成為比釆樣保持晶體管MSH2S的導(dǎo)通電壓VON2高 的導(dǎo)通電壓VONl。即，在采樣期間l，導(dǎo)通電阻小，而在采樣期間2 中導(dǎo)通電阻高。因此，即使采樣保持晶體管MSH1、 MSH2的晶體管尺 寸相同，也能通過(guò)導(dǎo)通電壓之差進(jìn)行與現(xiàn)有例相同的時(shí)間常數(shù)切換， 從而能夠減少噪聲?？梢哉f(shuō)這在與現(xiàn)有例相同的時(shí)序下也一樣。
(3)中速模式
接著，對(duì)驅(qū)動(dòng)速度比高速模式慢的中速模式進(jìn)行說(shuō)明。在中速模 式中，如圖2的中速模式所示設(shè)定外部電壓源及開(kāi)關(guān)晶體管的動(dòng)作。 由此，僅信號(hào)小SH2的脈沖分別經(jīng)由電容元件C1、 C2，成為直流分流 (C分流)后的信號(hào)4)SH1S、 4)SH2S。圖7表示中速模式時(shí)的各部分 的時(shí)序圖。從采樣保持晶體管MSH1、 MSH2的柵極輸入的時(shí)鐘信號(hào)相 同，并且為與脈沖寬度長(zhǎng)的信號(hào)4)SH2相同的時(shí)序。圖7表示采樣保 持前的CCD輸出波形Vsigl和采樣保持后的輸出波形Vsig2。并且， 關(guān)于脈沖的電壓，信號(hào)d)SHlS、 4)SH2S均與原來(lái)的脈沖信號(hào)》SH2 相同。但是在中速模式中，脈沖振幅可變電路24的開(kāi)關(guān)晶體管M8、 M9導(dǎo)通，電容元件C1、 C2分別與MOS電容M6、 M7連接。因此， 信號(hào)4)SH1S、 cj)SH2S各自的時(shí)鐘振幅分別以電容元件Cl的電容值和 MOS電容M6的電容值C3、電容元件C2的電容值和MOS電容M7 的電容值C4被電容分壓。如圖8所示，通過(guò)該分壓，信號(hào)4)SH1S、 4)SH2S的高電平電壓高于Vtl、 Vt2，但低于原來(lái)的脈沖信號(hào)cl)SH2 的高電平電壓，在輸入通常的GND基準(zhǔn)時(shí)鐘的情況下，通過(guò)進(jìn)一步增大導(dǎo)通電阻，增大時(shí)間常數(shù)。但是，端子VC1、 VC2的電壓成為低電 平電壓，如圖IO所示，MOS電容成為比端子VC1、 VC2的電壓為高 電平時(shí)低的值。因此，由分壓引起的高電平時(shí)的電壓的降低比較小。 如此，在中速模式中，通過(guò)提高采樣保持晶體管MSH1、 MSH2的導(dǎo)通 電阻，使時(shí)間常數(shù)比高速模式時(shí)增大，如圖9所示，能夠比高速模式 降低由高頻波段的限制引起的噪聲混入。另外，在中速模式中，通過(guò) 增大采樣時(shí)間常數(shù)，降低了采樣速度，因此不適用于高速驅(qū)動(dòng)，而在 速度低于高速模式時(shí)有效。
(4) 低速模式
接著，對(duì)驅(qū)動(dòng)速度比中速模式慢的低速模式進(jìn)行說(shuō)明。在低速模 式中，如圖2的低速模式所示設(shè)定外部電壓源及開(kāi)關(guān)晶體管的動(dòng)作。 由此，動(dòng)作時(shí)序和脈沖振幅可變電路的開(kāi)關(guān)切換與中速模式相同。但 是，在低速模式中，脈沖振幅可變電路24的MOS電容M6、 M7的柵 極電壓(端子VC1、 VC2的電壓)成為圖IO所示的高電平電壓，與中 速模式時(shí)相比，MOS電容M6、 M7的電容增大。因此，相對(duì)于中速模 式時(shí)，電容分壓更大，如圖8所示，信號(hào)4)SH1S、》SH2S的高電平電 壓的降低也變得比中速模式時(shí)大。由此，在低速模式中，通過(guò)將采樣 保持晶體管MSH1、 MSH2的導(dǎo)通電阻比中速模式時(shí)進(jìn)一步提高，使時(shí) 間常數(shù)比中速時(shí)增大，如圖9所示，能夠比中速模式進(jìn)一步減少由高 頻波段的限制引起的噪聲混入。另外，在低速模式中，通過(guò)使采樣時(shí) 間常數(shù)比中速模式增大，降低了采樣速度，因此在速度低于中速模式 時(shí)有效。
(5) 超低速模式
接著，對(duì)驅(qū)動(dòng)速度比低速模式慢的超低速模式進(jìn)行說(shuō)明。在超低 速模式中，如圖2的超低速模式所示設(shè)定外部電壓源及開(kāi)關(guān)晶體管的 動(dòng)作。由此，動(dòng)作時(shí)序與脈沖振幅可變電路24的設(shè)定與低速模式相同。 但是，由于時(shí)序切換電路22的M0S晶體管M1、 M3成為截止?fàn)顟B(tài)， 因此信號(hào)4SH1S固定為低電平。因此，僅輸入有信號(hào)小SH2S的采樣保持晶體管MSH2在采樣時(shí)導(dǎo)通，因此與低速模式時(shí)相比，時(shí)間常數(shù) 增大，如圖9所示，能夠比低速模式進(jìn)一步減少由高頻波段的限制引 起的噪聲混入。另外，在超低速模式中，通過(guò)使采樣時(shí)間常數(shù)比低速 模式增大，降低了采樣速度，因此在速度低于低速模式時(shí)有效。
以上，分為5個(gè)模式進(jìn)行了說(shuō)明，但是通過(guò)時(shí)序切換電路22、脈 沖電平移位電路23的脈沖低電平電壓的電壓調(diào)整、脈沖振幅可變電路 24的MOS電容柵極電壓調(diào)整間的組合，能夠?qū)r(shí)間常數(shù)改變?yōu)槌鲜?5個(gè)模式外的各種情況。
此外，上述專利文獻(xiàn)的公開(kāi)內(nèi)容引用到本說(shuō)明書(shū)中。在本發(fā)明的
全部公開(kāi)內(nèi)容(包括權(quán)利要求的范圍)的范圍內(nèi)，可進(jìn)一步根據(jù)其基
本技術(shù)思想進(jìn)行實(shí)施方式及實(shí)施例的變更、調(diào)整。并且，在本發(fā)明的
權(quán)利要求范圍內(nèi)，可進(jìn)行各種公開(kāi)要素的多種組合及選擇。即，本發(fā)
明當(dāng)然包括包含權(quán)利要求范圍在內(nèi)的所有公開(kāi)內(nèi)容及本領(lǐng)域技術(shù)人員 可根據(jù)其技術(shù)思想獲得的各種變形、修改。
權(quán)利要求
1.一種采樣保持電路，其特征在于，根據(jù)采樣的速度，能夠按兩個(gè)以上的階段切換采樣保持時(shí)用于采樣的開(kāi)關(guān)元件的導(dǎo)通電阻。
2. 如權(quán)利要求1所述的采樣保持電路，其特征在于， 所述開(kāi)關(guān)元件為MOS晶體管，包括電平調(diào)整電路，產(chǎn)生能夠改變電壓的采樣保持脈沖信號(hào)，并 將該信號(hào)傳遞給所述MOS晶體管的柵極，以能夠切換所述MOS晶體 管的導(dǎo)通電阻。
3. 如權(quán)利要求2所述的采樣保持電路，其特征在于， 具有至少兩個(gè)所述MOS晶體管，所述電平調(diào)整電路分別控制各所述MOS晶體管的柵極電壓。
4. 如權(quán)利要求2或3所述的采樣保持電路，其特征在于， 所述電平調(diào)整電路產(chǎn)生具有與所劃分的采樣的速度分別對(duì)應(yīng)的電平和振幅的所述采樣保持脈沖信號(hào)。
5. 如權(quán)利要求4所述的采樣保持電路，其特征在于， 所述電平調(diào)整電路，對(duì)第1及第2時(shí)序脈沖信號(hào)分別進(jìn)行電平移位，并且衰減或保持振幅，作為所述采樣保持脈沖信號(hào)，并能夠根據(jù) 所劃分的所述采樣的速度，變更所述采樣保持脈沖信號(hào)的電平位移量 及/或振幅衰減量。
6. 如權(quán)利要求5所述的采樣保持電路，其特征在于， 所述電平調(diào)整電路將所述第1及第2時(shí)序脈沖信號(hào)設(shè)定為相同的信號(hào)。
7. 如權(quán)利要求5所述的采樣保持電路，其特征在于， 所述電平調(diào)整電路將所述第1及第2時(shí)序脈沖信號(hào)設(shè)定為以相同的時(shí)序激活的脈沖寬度不同的信號(hào)。
8. —種CCD圖像傳感器，其特征在于，包括CCD和對(duì)CCD的輸出信號(hào)進(jìn)行采樣保持的權(quán)利要求1至3 中任一項(xiàng)所述的釆樣保持電路。
全文摘要
本發(fā)明提供一種采樣保持電路及CCD圖像傳感器，通過(guò)一個(gè)電路更有效地降低噪聲。根據(jù)采樣的速度，能夠按兩個(gè)以上的階段切換采樣保持時(shí)用于采樣的MOS晶體管MSH1、MSH2的導(dǎo)通電阻。其中，包括電平調(diào)整電路(20)，其產(chǎn)生能夠改變電壓的采樣保持脈沖信號(hào)φSH1S、φSH2S，并將該信號(hào)傳遞給所述MOS晶體管MSH1、MSH2的柵極，以能夠切換MOS晶體管MSH1、MSH2的導(dǎo)通電阻。
文檔編號(hào)H04N5/335GK101540200SQ200910128858
公開(kāi)日2009年9月23日 申請(qǐng)日期2009年3月19日 優(yōu)先權(quán)日2008年3月19日
發(fā)明者原口能純 申請(qǐng)人:恩益禧電子股份有限公司