專利名稱：基于e1/t1電路的物理交換系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及網(wǎng)絡(luò)交換技術(shù)領(lǐng)域的一種物理層交換系統(tǒng)，具體涉及一種基于E1/T1通信線路的物理層交換系統(tǒng)。
背景技術(shù)：
現(xiàn)有交換技術(shù)一般都是指OSI模型(開放式系統(tǒng)互聯(lián)參考模型)中二層以上的交換，而第一層即物理層的交換卻很少涉及。但是，在某些環(huán)境中，我們迫切需要物理交換機(jī)來提高工作的自動(dòng)化程度或者實(shí)現(xiàn)對多個(gè)設(shè)備的實(shí)時(shí)監(jiān)控，如某些實(shí)驗(yàn)室的實(shí)驗(yàn)設(shè)備可能需要頻繁地在不同的終端上進(jìn)行連接和控制，使用物理交換機(jī)就可以自動(dòng)的完成連接，而不再需要采用低效率的人工插拔接口的方式進(jìn)行操作。如圖l所示即是物理交換機(jī)的一種典型的應(yīng)用示例。 E1/T1是基于PCM脈寬調(diào)制技術(shù)的時(shí)分復(fù)用的數(shù)字通信技術(shù)標(biāo)準(zhǔn)，其中，El采用PCM30/32幀結(jié)構(gòu)，其數(shù)據(jù)速率為2. 048Mbps，而Tl采用PCM24幀結(jié)構(gòu)，其數(shù)據(jù)速率為1.544Mbps。采用E1/T1通信標(biāo)準(zhǔn)就可以實(shí)現(xiàn)以上所述的物理交換機(jī)。目前通用的物理交換機(jī)在工作時(shí)，首先是對E1/T1接口收到的信號按E1/T1的幀格式進(jìn)行解析，查找相應(yīng)輸出端口，然后重新將數(shù)據(jù)打包封裝后發(fā)送出去，這樣的操作會帶來如下缺點(diǎn)信號交換的延時(shí)非常大，達(dá)到毫秒級以上，在時(shí)延敏感的環(huán)境中不太適用；控制模塊的數(shù)據(jù)處理過程復(fù)雜，必須選用成本較高的設(shè)備進(jìn)行系統(tǒng)設(shè)計(jì)；交換配置過程復(fù)雜，交換系統(tǒng)設(shè)備易用性不好；并且現(xiàn)有的E1/T1交換系統(tǒng)設(shè)備接口數(shù)目較少，擴(kuò)展性不好，而且使用成本較高，以MRV公司的最大系統(tǒng)NC316-288為例，它的最大接口數(shù)目僅為288個(gè)，而且它是機(jī)框(chassis)形式的，擴(kuò)展性和使用方便性方面不足，在接口數(shù)目更多的環(huán)境中也不適用。

發(fā)明內(nèi)容
本發(fā)明的目的在于提出一種基于E1/T1電路的物理交換系統(tǒng)，其可實(shí)現(xiàn)512X512路E1/T1信號的交換，且信號交換迅速，擴(kuò)展性良好，從而可克服現(xiàn)有技術(shù)中的不足。
為實(shí)現(xiàn)上述發(fā)明目的，本發(fā)明采用了如下技術(shù)方案 —種基于E1/T1電路的物理交換系統(tǒng)，其特征在于，該系統(tǒng)包括主交換系統(tǒng)以及復(fù)數(shù)個(gè)獨(dú)立從交換系統(tǒng)，各從交換系統(tǒng)分別或同時(shí)與主交換系統(tǒng)自由連接，主交換系統(tǒng)與一工作站終端連接，且每個(gè)從交換系統(tǒng)擁有最多64路E1/T1信號接口，從交換系統(tǒng)接收來自E1/T1信號接口的信號，并將信號以時(shí)分復(fù)用的方式傳輸給主交換系統(tǒng)，同時(shí)，從交換系統(tǒng)接收來自主交換系統(tǒng)的輸出信號，并按信號中的通道號信息，將信號分成最多64路El/Tl信號由E1/T1信號接口發(fā)送出去。 具體而言，所述主交換系統(tǒng)包括一處理器單元，該處理器單元通過一主交換/控制邏輯單元與至少一個(gè)主從模塊連接單元連接，該主從模塊連接單元與從交換系統(tǒng)連接。
所述主交換系統(tǒng)還包括存儲單元、時(shí)鐘模塊及電源模塊，該存儲單元、時(shí)鐘模塊和電源模塊分別與處理器單元連接。
所述主交換/控制邏輯單元為一 FPGA，該FPGA內(nèi)設(shè)置交換配置表，該交換配置表 包括 —活動(dòng)表，用于當(dāng)前數(shù)據(jù)交換用； —備份表，用于配置更改和交換配置表的備份； 該活動(dòng)表和備份表可相互切換，且其切換動(dòng)作可在一個(gè)內(nèi)部時(shí)鐘周期內(nèi)完成。
所述從交換設(shè)備包括一FPGA、一主從模塊連接器、一時(shí)鐘模塊、一電源模塊及最多 64路E1/T1信號接口， FPGA通過主從模塊連接器與主交換系統(tǒng)連接，各E1/T1信號接口與 FPGA連接。 所述從交換設(shè)備在采集由E1/T1信號接口輸入的信號時(shí)，其FPGA中的數(shù)據(jù)采樣邏 輯中使用內(nèi)部時(shí)鐘同時(shí)采樣E1/T1時(shí)鐘和數(shù)據(jù)信號，并根據(jù)E1/T1時(shí)鐘信號的采樣結(jié)果來 決定采樣E1/T1數(shù)據(jù)信號的時(shí)刻，上述E1/T1時(shí)鐘和數(shù)據(jù)信號的頻率低于內(nèi)部時(shí)鐘的頻率。
所述從交換設(shè)備中設(shè)有一時(shí)鐘校正電路，該時(shí)鐘校正電路包括一彈性緩沖器，該 彈性緩沖器設(shè)置在從交換系統(tǒng)的數(shù)據(jù)輸出邏輯部分，待輸出的數(shù)據(jù)先寫到該彈性緩沖器 內(nèi)，然后以輸出時(shí)鐘的上升沿做使能信號將數(shù)據(jù)讀出，并按照E1/T1的標(biāo)準(zhǔn)將數(shù)據(jù)和時(shí)鐘 發(fā)出。 所述從交換設(shè)備的數(shù)量在8個(gè)以下。 針對現(xiàn)有技術(shù)中的問題，本發(fā)明提出了一種新型的E1/T1電路交換系統(tǒng)，其僅依 靠輸入端口號來決定目的地，而無需將接收到的E1/T1數(shù)據(jù)按照幀格式進(jìn)行解析，輸入數(shù) 據(jù)的端口信息和交換數(shù)據(jù)信息同時(shí)發(fā)送給主交換系統(tǒng)，主交換系統(tǒng)根據(jù)輸入端口號信息直 接查表獲得目的端口號，并將數(shù)據(jù)送出，簡化了數(shù)據(jù)在系統(tǒng)內(nèi)的交換處理，從而使整個(gè)系統(tǒng) 的交換延時(shí)可以控制在30微秒以下。 同時(shí)，本發(fā)明發(fā)展了如下E1/T1信號采樣技術(shù)，S卩，在從交換系統(tǒng)中的FPGA(現(xiàn)場 可編程門陣列)中的數(shù)據(jù)采樣邏輯中使用頻率較高的內(nèi)部時(shí)鐘同時(shí)去采樣頻率較低的E1/ T1時(shí)鐘和數(shù)據(jù)信號，并根據(jù)E1/T1時(shí)鐘信號的采樣結(jié)果來決定采樣E1/T1數(shù)據(jù)信號的時(shí)刻。 該技術(shù)可以把數(shù)據(jù)輸入的異步接口變?yōu)橥浇涌?，省去了數(shù)據(jù)穿越時(shí)鐘域的處理邏輯，減 少了出錯(cuò)的可能，保證了 E1/T1數(shù)據(jù)采樣的正確性。 又，本發(fā)明中，在主交換系統(tǒng)的FPGA內(nèi)設(shè)置由可互相切換的活動(dòng)表和備份表組 成，在E1/T1電路交換系統(tǒng)系統(tǒng)進(jìn)行交換時(shí)，其僅讀取活動(dòng)表的內(nèi)容。而需要對交換配置表 進(jìn)行更改時(shí)，用戶可以通過主交換設(shè)備內(nèi)由處理器單元等組成的控制模塊去修改備份表內(nèi) 容，這時(shí)活動(dòng)表的內(nèi)容不受影響，因而系統(tǒng)交換也沒有受到影響，待備份表修改完成后，用 戶通過上述控制模塊發(fā)送一個(gè)命令指示可以將兩個(gè)表進(jìn)行切換，活動(dòng)表變成備份表，備份 表變成活動(dòng)表，該兩個(gè)表的切換動(dòng)作可以在一個(gè)內(nèi)部時(shí)鐘周期內(nèi)就完成，因此可以實(shí)現(xiàn)配 置內(nèi)容零延時(shí)切換，防止了配置切換時(shí)誤碼的產(chǎn)生。 此外，本發(fā)明中，從交換系統(tǒng)中還設(shè)置了一自動(dòng)時(shí)鐘校正電路，以實(shí)現(xiàn)對輸入的
E1/T1數(shù)據(jù)速率變動(dòng)的自動(dòng)跟蹤，在該校正電路支持下，本發(fā)明中數(shù)據(jù)抖動(dòng)容限(輸入時(shí)鐘
頻偏)可以達(dá)到±999ppm(ITU-T中El線路的數(shù)據(jù)抖動(dòng)容限為士50卯m)。同時(shí)，因?yàn)樽詣?dòng)
校正電路每次時(shí)鐘調(diào)整的幅度是可配的，所以極大增強(qiáng)了系統(tǒng)使用的靈活性。 與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)勢在于極大地簡化了交換控制邏輯和用戶配置的
設(shè)計(jì)復(fù)雜程度，縮短了數(shù)據(jù)交換延時(shí)，并且達(dá)到了配置更改零延時(shí)切換，不影響正常業(yè)務(wù)，不丟失數(shù)據(jù)的效果，另外，系統(tǒng)接口數(shù)目可調(diào)性大大增強(qiáng)，易用性有了很大提升，對輸入數(shù)據(jù)的頻率抖動(dòng)容限的要求也比標(biāo)準(zhǔn)有很大的放寬。


圖1為一種物理交換機(jī)的典型應(yīng)用示例圖； 圖2為本發(fā)明具體實(shí)施方式
中一種基于E1/T1電路的物理交換系統(tǒng)的結(jié)構(gòu)示意圖； 圖3為圖2所示基于E1/T1電路的物理交換系統(tǒng)中時(shí)鐘校正電路結(jié)構(gòu)示意圖； 圖4為圖2中主交換系統(tǒng)的結(jié)構(gòu)示意圖； 圖5為圖2中從交換系統(tǒng)的結(jié)構(gòu)示意圖。
具體實(shí)施例方式
下面結(jié)合附圖和實(shí)施例，對本發(fā)明所述技術(shù)方案做進(jìn)一步闡述。 如圖2 5所示，該基于F1/T1電路的物理交換系統(tǒng)包括一主交換系統(tǒng)及8個(gè)從
交換系統(tǒng)，該主交換設(shè)備包括一處理器單元(CPU)、一主交換/控制邏輯單元(FPGA)、一存
儲器模塊、一電源模塊、一時(shí)鐘模塊、一控制串口、一控制網(wǎng)口及若干主從模塊連接器，存儲
器模塊、控制串口、一控制網(wǎng)口分別與CPU連接。根據(jù)實(shí)際應(yīng)用的需要，可將上述8個(gè)從交
換系統(tǒng)中的一個(gè)或多個(gè)任意組合并通過連接線與主交換系統(tǒng)的相應(yīng)主從模塊連接器連接，
該主交換系統(tǒng)同時(shí)通過控制串口或控制網(wǎng)口與一工作站連接，該工作站可對該E1/T1電路
交換系統(tǒng)進(jìn)行配置和監(jiān)控。上述各從交換設(shè)備包括一 FPGA、一主從模塊連接器、一時(shí)鐘模
塊、一電源模塊及最多64路E1/T1信號接口，F(xiàn)PGA通過主從模塊連接器及連接線與主交換
系統(tǒng)連接，各E1/T1信號接口直接或通過其他E1/T1信號接口與FPGA連接。 上述主交換系統(tǒng)的FPGA內(nèi)設(shè)置交換配置表，它由兩張可以相互切換的表組成一
活動(dòng)表，用于當(dāng)前數(shù)據(jù)交換用；一備份表，用于配置更改和交換配置表的備份。該E1/T1電
路交換系統(tǒng)在進(jìn)行信號交換時(shí)，讀取活動(dòng)表內(nèi)容，而當(dāng)需要對交換配置表進(jìn)行更改時(shí)，用戶
可以通過主交換系統(tǒng)中由處理器單元等組成的控制單元修改備份表內(nèi)容，這時(shí)活動(dòng)表的內(nèi)
容不受影響，因而系統(tǒng)交換也沒有受到影響，待備份表修改完成后，用戶通過上述控制單元
發(fā)送指令以將兩個(gè)表進(jìn)行切換，即，使活動(dòng)表變成備份表，備份表變成活動(dòng)表，該兩個(gè)表的
切換動(dòng)作可以在一個(gè)內(nèi)部時(shí)鐘周期內(nèi)就完成，故而可以實(shí)現(xiàn)配置內(nèi)容零延時(shí)切換，防止配
置切換時(shí)誤碼的產(chǎn)生。 用戶可通過工作臺實(shí)現(xiàn)對主交換系統(tǒng)的控制，進(jìn)而實(shí)現(xiàn)對整個(gè)E1/T1電路交換系統(tǒng)的控制操作，其工作過程為工作站發(fā)送的命令或配置信息由主交換系統(tǒng)中的處理器單元接收并處理，相應(yīng)的操作會發(fā)送到主交換系統(tǒng)的指定設(shè)備上，而送給從交換系統(tǒng)的命令是通過主交換系統(tǒng)中FPGA內(nèi)的控制處理邏輯來解析的，并最終按照一定的格式發(fā)送到指定的從交換系統(tǒng)，從交換系統(tǒng)的FPGA內(nèi)也有相應(yīng)的控制處理邏輯，它接收并解析來自主交換系統(tǒng)的命令信息，進(jìn)而操作該從交換系統(tǒng)中的各個(gè)器件，并返回相應(yīng)的狀態(tài)信息給主交換系統(tǒng)。 該基于E1/T1電路的物理交換系統(tǒng)在通電后，主交換系統(tǒng)自動(dòng)會自動(dòng)檢測從交換系統(tǒng)的連接狀況，并把相應(yīng)的FPGA配置文件下載到已連接的從交換系統(tǒng)上，待下載完成
5后，主交換系統(tǒng)即通知用戶對該E1/T1電路交換系統(tǒng)進(jìn)行配置更改，待用戶修改完配置信 息后，系統(tǒng)進(jìn)入正常工作狀態(tài)。若在正常工作過程中，用戶還需更改交換配置表的內(nèi)容(包 括增加或是刪除交換接口 )，則可以參照上述配置表更改方法進(jìn)行操作；若要增加或刪除 從交換系統(tǒng)，用戶只需將從交換系統(tǒng)與主交換系統(tǒng)連接或脫離，并修改交換配置表內(nèi)容即 可，主交換系統(tǒng)可自動(dòng)檢測從交換設(shè)備的狀態(tài)并下載FPGA配置文件到新增加的從交換系 統(tǒng)上。正常工作時(shí)，從交換系統(tǒng)接收來自E1/T1信號接口的數(shù)據(jù)和時(shí)鐘信號。
上述的從交換系統(tǒng)在采集由E1/T1信號接口輸入的信號時(shí)，其內(nèi)部的FPGA(現(xiàn)場 可編程門陣列)中的數(shù)據(jù)采樣邏輯中使用頻率較高的內(nèi)部時(shí)鐘同時(shí)去采樣頻率較低的E1/ Tl時(shí)鐘和數(shù)據(jù)信號，并根據(jù)E1/T1時(shí)鐘信號的采樣結(jié)果來決定采樣E1/T1數(shù)據(jù)信號的時(shí) 刻，這樣即可把E1/T1信號接口由異步接口變?yōu)橥浇涌?，省去了數(shù)據(jù)穿越時(shí)鐘域的處理 邏輯，又減少了出錯(cuò)的可能，保證了 E1/T1數(shù)據(jù)采樣的正確性。 又，在上述從交換系統(tǒng)中，采用了一自動(dòng)時(shí)鐘校正電路，該時(shí)鐘校正電路包括一彈 性緩沖器，該彈性緩沖器設(shè)置在從交換系統(tǒng)的數(shù)據(jù)輸出邏輯部分，待輸出的數(shù)據(jù)先寫到這 個(gè)彈性緩沖器內(nèi)，然后用輸出時(shí)鐘的上升沿做使能信號把數(shù)據(jù)讀出來，并按照E1/T1的標(biāo) 準(zhǔn)將數(shù)據(jù)和時(shí)鐘發(fā)送出去，這樣可實(shí)現(xiàn)從交換系統(tǒng)數(shù)據(jù)輸出接口的數(shù)據(jù)跟隨E1/T1信號接 口處的數(shù)據(jù)速率在一定范圍內(nèi)自動(dòng)變化。 在基于E1/T1電路的物理交換系統(tǒng)正常工作時(shí)，從交換系統(tǒng)即采用上述的方法收 集數(shù)據(jù)信息，并把E1/T1信號接口所有端口的信息以時(shí)分復(fù)用方式打包送給主交換系統(tǒng)， 主交換系統(tǒng)收到來自各個(gè)從交換系統(tǒng)的數(shù)據(jù)信息后，首先要根據(jù)端口號信息查詢數(shù)據(jù)的目 的E1/T1信號接口，并把最終送往同一個(gè)從交換系統(tǒng)的數(shù)據(jù)信息再次以時(shí)分復(fù)用的方式打 包發(fā)送出去，每個(gè)從交換系統(tǒng)的數(shù)據(jù)信息在主交換系統(tǒng)里都是相互并行處理的，從交換系 統(tǒng)收到來自主交換系統(tǒng)的數(shù)據(jù)后根據(jù)附在數(shù)據(jù)上的端口號信息把數(shù)據(jù)分別寫入到對應(yīng)彈 性緩沖器里，然后根據(jù)自動(dòng)校正電路的指示把數(shù)據(jù)和時(shí)鐘信號發(fā)送到E1/T1信號接口上。 如圖3示，以El標(biāo)準(zhǔn)舉例說明，彈性緩沖器初始狀態(tài)設(shè)為半滿狀態(tài)，參考時(shí)鐘頻率是E1標(biāo) 準(zhǔn)時(shí)鐘(2.048MHz)的2N倍，輸出時(shí)鐘的高電平時(shí)間是E1標(biāo)準(zhǔn)時(shí)鐘的N個(gè)周期，低電平時(shí) 間則是該時(shí)鐘的(N+A)個(gè)周期，正常情況下(自動(dòng)校正電路沒有工作的情況下)A的值為 0。假設(shè)輸入數(shù)據(jù)的速率是標(biāo)準(zhǔn)的，則因?yàn)檩敵鰰r(shí)鐘在進(jìn)行2N分頻后與輸入時(shí)鐘同頻，所以 彈性緩沖器的狀態(tài)會一直維持初始的半滿狀態(tài)不變，這時(shí)輸出時(shí)鐘也保持2N分頻不變。但 當(dāng)輸入數(shù)據(jù)速率變快時(shí)，寫數(shù)據(jù)到彈性緩沖器的速率也隨之變快，這時(shí)在輸出時(shí)鐘不變的 情況下彈性緩沖器內(nèi)的數(shù)據(jù)會越積越多，達(dá)到一定的閥值時(shí)，校正電路會自動(dòng)加快輸出時(shí) 鐘的頻率(也就是將A變?yōu)橐粋€(gè)負(fù)值)，從而加快從緩沖器內(nèi)讀取數(shù)據(jù)。緩沖器內(nèi)的數(shù)據(jù) 越多，A的絕對值越大，直到緩沖器內(nèi)的數(shù)據(jù)恢復(fù)到半滿狀態(tài)，A再變?yōu)镺。反之，當(dāng)輸入 數(shù)據(jù)速率變慢時(shí)，校正電路會自動(dòng)把A變?yōu)橐粋€(gè)正值，使輸出時(shí)鐘變慢而減慢讀取緩沖器 內(nèi)數(shù)據(jù)的速率。在該校正電路支持下，本系統(tǒng)的數(shù)據(jù)抖動(dòng)容限(輸入時(shí)鐘頻偏)可以達(dá)到 ±999ppm(ITU-T中El線路的數(shù)據(jù)抖動(dòng)容限為士50卯m)。同時(shí)，因?yàn)樽詣?dòng)校正電路每次時(shí) 鐘調(diào)整的幅度是可配的，所以極大增強(qiáng)了系統(tǒng)使用的靈活性。
權(quán)利要求
一種基于E1/T1電路的物理交換系統(tǒng)，其特征在于，該系統(tǒng)包括主交換系統(tǒng)以及復(fù)數(shù)個(gè)獨(dú)立從交換系統(tǒng)，各從交換系統(tǒng)分別或同時(shí)與主交換系統(tǒng)自由連接，主交換系統(tǒng)與一工作站終端連接，且每個(gè)從交換系統(tǒng)擁有最多64路E1/T1信號接口，從交換系統(tǒng)接收來自E1/T1信號接口的信號，并將信號以時(shí)分復(fù)用的方式傳輸給主交換系統(tǒng)，同時(shí)，從交換系統(tǒng)接收來自主交換系統(tǒng)的輸出信號，并按信號中的通道號信息，將信號分成最多64路E1/T1信號由E1/T1信號接口發(fā)出。
2. 根據(jù)權(quán)利要求1所述的基于E1/T1電路的物理交換系統(tǒng)，其特征在于，所述主交換系統(tǒng)包括一處理器單元，該處理器單元通過一主交換/控制邏輯單元與至少一個(gè)主從模塊連接單元連接，該主從模塊連接單元與從交換系統(tǒng)連接。
3. 根據(jù)權(quán)利要求2所述的基于E1/T1電路的物理交換系統(tǒng)，其特征在于，所述主交換系統(tǒng)還包括存儲單元、時(shí)鐘模塊及電源模塊，該存儲單元、時(shí)鐘模塊和電源模塊分別與處理器單元連接。
4. 根據(jù)權(quán)利要求2所述的基于E1/T1電路的物理交換系統(tǒng)，其特征在于，所述主交換/控制邏輯單元為一 FPGA，該FPGA內(nèi)設(shè)置交換配置表，該交換配置表包括一活動(dòng)表，用于當(dāng)前數(shù)據(jù)交換用；一備份表，用于配置更改和交換配置表的備份；該活動(dòng)表和備份表可相互切換，且其切換動(dòng)作可在一個(gè)內(nèi)部時(shí)鐘周期內(nèi)完成。
5. 根據(jù)權(quán)利要求1所述的基于E1/T1電路的物理交換系統(tǒng)，其特征在于，所述從交換設(shè)備包括一 FPGA、一主從模塊連接器、一時(shí)鐘模塊、一電源模塊及最多64路E1/T1信號接口，F(xiàn)PGA通過主從模塊連接器與主交換系統(tǒng)連接，各E1/T1信號接口與FPGA連接。
6. 根據(jù)權(quán)利要求5所述的基于E1/T1電路的物理交換系統(tǒng)，其特征在于，所述從交換設(shè)備在采集由E1/T1信號接口輸入的信號時(shí)，其FPGA中的數(shù)據(jù)采樣邏輯中使用內(nèi)部時(shí)鐘同時(shí)采樣E1/T1時(shí)鐘和數(shù)據(jù)信號，并根據(jù)E1/T1時(shí)鐘信號的采樣結(jié)果來決定采樣E1/T1數(shù)據(jù)信號的時(shí)刻，上述E1/T1時(shí)鐘和數(shù)據(jù)信號的頻率低于內(nèi)部時(shí)鐘的頻率。
7. 根據(jù)權(quán)利要求5所述的基于E1/T1電路的物理交換系統(tǒng)，其特征在于，所述從交換設(shè)備中設(shè)有一時(shí)鐘校正電路，該時(shí)鐘校正電路包括一彈性緩沖器，該彈性緩沖器設(shè)置在從交換系統(tǒng)的數(shù)據(jù)輸出邏輯部分，待輸出的數(shù)據(jù)先寫到該彈性緩沖器內(nèi)，然后以輸出時(shí)鐘的上升沿做使能信號將數(shù)據(jù)讀出，并按照E1/T1的標(biāo)準(zhǔn)將數(shù)據(jù)和時(shí)鐘發(fā)出。
8. 根據(jù)權(quán)利要求1所述的基于E1/T1電路的物理交換系統(tǒng)，其特征在于，所述從交換設(shè)備的數(shù)量在8個(gè)以下。
全文摘要
本發(fā)明涉及一種基于E1/T1電路的物理交換系統(tǒng)，其包括主交換系統(tǒng)以及若干獨(dú)立從交換系統(tǒng)，各從交換系統(tǒng)與主交換系統(tǒng)自由連接，主交換系統(tǒng)與一工作站終端連接，且每個(gè)從交換系統(tǒng)擁有最多64路E1/T1信號接口，從交換系統(tǒng)接收來自E1/T1信號接口的信號，并將信號傳輸給主交換系統(tǒng)，同時(shí)，從交換系統(tǒng)接收來自主交換系統(tǒng)的輸出信號，并按信號中的通道號信息，將信號分成最多64路E1/T1信號由E1/T1信號接口發(fā)出。本發(fā)明可達(dá)到簡化交換控制邏輯和用戶配置的設(shè)計(jì)復(fù)雜程度，縮短數(shù)據(jù)交換延時(shí)，并達(dá)到配置更改0延時(shí)切換，不影響正常業(yè)務(wù)，不丟失數(shù)據(jù)的效果，且系統(tǒng)接口數(shù)目可調(diào)性大大增強(qiáng)，易用性大幅提升，對輸入數(shù)據(jù)的頻率抖動(dòng)容限的要求也較寬。
文檔編號H04L12/50GK101719860SQ20091022417
公開日2010年6月2日 申請日期2009年11月26日 優(yōu)先權(quán)日2009年11月26日
發(fā)明者洪苗, 溫學(xué)東, 許俊, 賈復(fù)山, 龔源泉 申請人:盛科網(wǎng)絡(luò)(蘇州)有限公司