專利名稱：新航行收發(fā)信機的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及電子通信領(lǐng)域，特別是一種用于航空系統(tǒng)的收發(fā)信機。
背景技術(shù)：
收發(fā)信機主要負責(zé)完成對收發(fā)信號的頻率變換與處理等工作，其是航空通信系統(tǒng) 的重要組成部分，其工作原理是將先將源信號為中頻信號變頻到發(fā)射頻率，之后進行放大、 濾波處理后送至功放電路，經(jīng)功放再放大與濾波后通過上下行天線進行射頻發(fā)射；對于接 收到的射頻信號，先進行濾波、變頻到中頻后，再進行解調(diào)處理。 現(xiàn)有的收發(fā)信機主要存在如下技術(shù)問題 1.數(shù)字化程序低，可靠性低，性能指標(biāo)不能滿足新航行系統(tǒng)的發(fā)展需要； 2.集成化程序低、體積大； 3.抗干擾能力差； 4.靈敏度低、抗頻偏功能差。

發(fā)明內(nèi)容本實用新型旨在解決傳統(tǒng)收發(fā)信機存在的數(shù)字化程序低、可靠性低、、體積大、抗
干擾能力差、靈敏度低等的技術(shù)問題，以提供一種高集成、高數(shù)字、高可靠性性、體積小、抗
干擾能力強、靈敏度低高、適應(yīng)性好的收發(fā)信機。 本實用新型的目的是通過以下技術(shù)方案實現(xiàn)的。 本實用新型的新航行收發(fā)信機，由數(shù)字信號處理模塊21、發(fā)射通道模塊23、接收 通道模塊25、本振模塊24、自檢及檢波模塊22、功放模塊26及電源構(gòu)成，其中電源、發(fā)射通 道模塊23、接收通道模塊25和數(shù)字信號處理模塊21分裝在獨立腔體內(nèi)；接收通道模塊25 的低噪聲放大器1輸入端與外部射頻信號源相連，其輸出端與光耦合器2的輸入端相連，光 耦合器2的輸出端順次串接帶通濾波器后與下混頻器3的一個輸入端相連，下混頻器3的 另一個輸入端與本振4相連，其中頻輸出端順次串接放大器5、聲表濾波器6、放大器7、聲 表濾波器8后與AD轉(zhuǎn)換器9的輸入端相連，AD轉(zhuǎn)換器9的輸出端與數(shù)字信號處理模塊21 的高速A/D變換器輸入端相連接，高速A/D變換器的輸出端與數(shù)字信號處理器FPGA的輸入 端相連接，數(shù)字信號處理器FPGA的輸出端順次串接直接數(shù)字式頻率合成器11、低通濾波器 12、放大器13、聲表濾波器14后與上混頻器15的一個輸入端相連，上混頻器15的另一個輸 入端與本振4相連，其輸出端串接濾波器、放大器16、發(fā)射通道開關(guān)17后與功放模塊26的 第一級放大器18的輸入端相連，第一級放大器18的輸出端串接第二級放大器19后與環(huán)形 器27的輸入端相連，環(huán)形器27連接開關(guān)20，單刀雙擲開關(guān)20與上下行天線30相連接；第 二級放大器19與環(huán)形器27輸入端之間、環(huán)形器27與開關(guān)20之間分別耦合連接自檢及檢 波模塊22的檢波器的輸入端，檢波器的輸出端與數(shù)字信號處理模塊21的數(shù)字信號處理器 FPGA的輸入端相連接。本實用新型的新航行收發(fā)信機，其中所述的本振模塊24采用PLL電路結(jié)構(gòu)，并使用集成壓控振蕩器的鎖相芯片。 本實用新型的新航行收發(fā)信機，其中所述的放大器7為對數(shù)放大器。 本實用新型的新航行收發(fā)信機，其中所述的獨立腔體頂部均設(shè)有獨立蓋板，其它
腔體與前述獨立腔體之上另設(shè)有一塊封裝頂板。
本實用新型新航行收發(fā)信機的有益效果 1.集成度高、體積小、功能全、高穩(wěn)定性、高靈敏度、功耗小、收發(fā)一體； 2.使用數(shù)字的方式進行調(diào)制和解調(diào)，集成度高，系統(tǒng)更加的穩(wěn)定； 3.具有上下天線的設(shè)計，能夠保證整個飛機的立體方位的全面覆蓋，保證了飛機
的安全； 4.本振泄漏小，這個可以使系統(tǒng)對其它系統(tǒng)的干擾很小，同時，其它系統(tǒng)對于本系 統(tǒng)的干擾也較小； 5.動態(tài)范圍大，接收靈敏度高，這樣能夠滿足更遠飛機的通訊要求； 6.適應(yīng)性好，對于一定頻偏的頻率也能夠正確的接收，可以與同類的產(chǎn)品進行通
訊，而不需要進行任何的更改。

圖1本實用新型的電路原理圖 圖2本實用新型的模塊邏輯流程圖 圖中標(biāo)號說明1低噪聲放大器、2光耦合器、3下混頻器、4本振、5放大器、6聲表 濾波器、7放大器、8聲表濾波器、9AD轉(zhuǎn)換器、11直接數(shù)字式頻率合成器、12低通濾波器、13 放大器、14聲表濾波器、15上混頻器、16放大器、17發(fā)射通道開關(guān)、18第一級放大器、19第 二級放大器、20單刀雙擲開關(guān)、21數(shù)字信號處理模塊、22自檢及檢波模塊、23發(fā)射通道模 塊、24本振模塊、25接收通道模塊、26功放模塊、27環(huán)形器、30上下行天線
具體實施方式本實用新型詳細結(jié)構(gòu)、應(yīng)用原理、作用與功效，參照附圖l-2，通過如下實施方式予 以說明。 參閱圖1-2所示，本實用新型的新航行收發(fā)信機，由數(shù)字信號處理模塊21、發(fā)射通 道模塊23、接收通道模塊25、本振模塊24、自檢及檢波模塊22、功放模塊26及電源構(gòu)成，其 中電源、發(fā)射通道模塊23、接收通道模塊25和數(shù)字信號處理模塊21分裝在獨立腔體內(nèi)；接 收通道模塊25的低噪聲放大器1輸入端與外部射頻信號源相連，其輸出端與光耦合器2的 輸入端相連，光耦合器2的輸出端順次串接帶通濾波器后與下混頻器3的一個輸入端相連， 下混頻器3的另一個輸入端與本振4相連，其中頻輸出端順次串接放大器5、聲表濾波器6、 放大器7、聲表濾波器8后與AD轉(zhuǎn)換器9的輸入端相連，AD轉(zhuǎn)換器9的輸出端與數(shù)字信號 處理模塊21的高速A/D變換器輸入端相連接，高速A/D變換器的輸出端與數(shù)字信號處理器 FPGA的輸入端相連接，數(shù)字信號處理器FPGA的輸出端順次串接直接數(shù)字式頻率合成器11、 低通濾波器12、放大器13、聲表濾波器14后與上混頻器15的一個輸入端相連，上混頻器15 的另一個輸入端與本振4相連，其輸出端串接濾波器、放大器16、發(fā)射通道開關(guān)17后與功 放模塊26的第一級放大器18的輸入端相連，第一級放大器18的輸出端串接第二級放大器19后與環(huán)形器27的輸入端相連，環(huán)形器27連接開關(guān)20，單刀雙擲開關(guān)20與上下行天線30 相連接；第二級放大器19與環(huán)形器27輸入端之間、環(huán)形器27與開關(guān)20之間分別耦合連接 自檢及檢波模塊22的檢波器的輸入端，檢波器的輸出端與數(shù)字信號處理模塊21的數(shù)字信 號處理器FPGA的輸入端相連接。 數(shù)字信號處理模塊21 :由高速A/D變換器、數(shù)字信號處理器組成。A/D變換將中頻 信號采樣，得到14bit的數(shù)據(jù)。數(shù)字信號處理由超大規(guī)模FPGA實現(xiàn)，它將數(shù)字中頻信號實 時處理。 接收通路模塊25 :在射頻接收通路上采用一級低噪聲放大器1(ATF54143)實 現(xiàn)低噪聲放大電路設(shè)計。在后級鏈兩級光耦合器2(MAG86563)和帶通濾波器后與本振 4(868MHz)下混頻(ADE-11X)產(chǎn)生110腿z中頻信號。對中頻信號首先進行低通濾波，其次 用ERA-3SM放大，最后用聲表濾波器濾波后再用對數(shù)放大器(AD8309)進行限幅放大，使輸 出信號的幅度在整個接收信號的動態(tài)范圍內(nèi)保持基本一致。對限幅放大后的中頻信號再次 用聲表濾波器進行濾波后變壓器轉(zhuǎn)成差分信號用AD(AD9245)采樣并進行綜合處理。 發(fā)射通路模塊23 :用380MHz信號作為AD9954的參考源產(chǎn)生110MHz CPFSK調(diào)制信 號，通過低通濾波器后用兩級ERA-3SM放大和兩級聲表濾波器濾波后與本振4 (868MHz)上 混頻(ADE-11X)得到978MHz的發(fā)射信號進行濾波放大(ERA-51SM)，通過HMC349單刀雙擲 開關(guān)(其中之一作為自檢信號)后再進行濾波放大(ERA-51SM)送給功率放大鏈路。 功放模塊26 :第一級是AH118，第二級是麗E6IC9100，后通過環(huán)行器進入上下行天 線30前的單刀雙擲開關(guān)20，送給天線的發(fā)射功率為47. 5dBm士0. 5dB。 本振模塊24:通過PLL結(jié)構(gòu)來實現(xiàn)。為了減小整機的體積和重量，選用了集成 壓控振蕩器的鎖相芯片。參考源選用20MHz的溫補晶振(CFPT-141)功分兩路分別作為 ADF4360-3和ADF4360-8的參考信號進行鎖相。 其中，用ADF4360-3來產(chǎn)生868MHz本振信號，放大后(ERA-3SM)送給三路等分功 分器(SCN-3-13)功分，其中一路作為本檢信號，另外兩路分別進行放大(ERA-3SM)和高通 濾波后約7dBm送給接收和發(fā)射通路作本振信號。另外，用ADF4360-8來產(chǎn)生380MHz的信 號進行放大和低通濾波后送給DDS(AD9954)作參考信號。 自檢及檢波模塊(22):其系統(tǒng)自檢部分通過發(fā)射通道開關(guān)17 (HMC349)的切換來 完成發(fā)射信號功率耦合到發(fā)射端口 ，進入接收通道，實現(xiàn)系統(tǒng)的自發(fā)自收功能，從而檢測系 統(tǒng)是否在正常工作狀態(tài)(除功放外)。 檢波主要分為發(fā)射功率的檢波和反射功率的檢波。 發(fā)射功率的檢波用來確定發(fā)射通道是否處于正常工作狀態(tài)。它的實現(xiàn)是通過在環(huán) 行器27前耦合部分功率到檢波器(AD8313)來實現(xiàn)。反射功率檢測是在環(huán)行器27后單刀 雙擲開關(guān)20前的位置耦合部分功率來實現(xiàn)。駐波的檢測是通過對發(fā)射功率和反射功率的 一定的數(shù)學(xué)運算來實現(xiàn)，從而確定系統(tǒng)是否與天線處于匹配狀態(tài)。 結(jié)構(gòu)部分設(shè)計將電源、發(fā)射通道、接收通道、綜合處理機部分等的設(shè)計盡量相互 隔開，制作在不同的PCB上，分裝在腔體的各個小腔體里。使整個高頻部分與低頻部分完全 分開，這樣可以避免各功能電路相互干擾，各個小腔體單獨用小蓋板進行屏蔽，上面再加一 塊大蓋板屏蔽達到較好的效果。 以下以具體實現(xiàn)過程對本實用新型作進一步說明[0037] 天線30接收下來的信號經(jīng)過環(huán)行器27送到接收機，首先通過隔離器和限幅器，送 入低噪聲放大器1放大。限幅器起保護低噪聲放大器1的作用，環(huán)形器27的作用是隔離限 幅器的反射和對收發(fā)進行隔離。放大后的信號進入射頻濾波器2，濾除雜波。經(jīng)過濾波后的 高頻信號與本振4信號混頻、濾波，得到110MHz的中頻信號。中頻信號經(jīng)過限幅放大和濾 波處理后，送入數(shù)字信號處理器FPGA，進行數(shù)字解調(diào)，然后輸出解調(diào)數(shù)據(jù)。 系統(tǒng)開啟后，配置DDS(直接數(shù)字式頻率合成器)11工作在CPFSK的模式，配置完 成后；從低頻接口上接收基帶信號和發(fā)射框架，設(shè)置DDS進行CPFSK調(diào)制，設(shè)置功放進行AM 調(diào)制；DDS調(diào)制輸出的CPFSK信號，通過聲表濾波14后，放大，然后混頻到978M，又經(jīng)過濾 波，放大，自檢開關(guān)，濾波，放大，最后送到功放進行放大，經(jīng)過環(huán)形器27輸出。 數(shù)字中頻解調(diào)由高速A/D變換器、數(shù)字信號處理器FPGA組成。A/D變換將中頻信 號采樣，得到14bit的數(shù)據(jù)。數(shù)字信號處理由超大規(guī)模FPGA實現(xiàn)，它將數(shù)字中頻信號實時 處理。 控制電路的功能主要是完成系統(tǒng)的自檢，系統(tǒng)的收發(fā)轉(zhuǎn)換，和功放的控制。 抗燒毀的實現(xiàn)，系統(tǒng)需要實現(xiàn)^ 40dBm的抗燒毀保護能力，在接收端設(shè)計三級限 幅電路來實現(xiàn)。三級限幅電路分別采用MAC0M公司的MA4L022、MA4L011限幅二極管進行限 幅，其中第一級采用MA4L022，第二級和第三級均采用MA4L011。首先，采用MA4L022在10W 輸入功率時能將其限幅至21dBm， MA4L011分別能在21dBm輸入信號時，將輸出信號限幅至 12dBm，在12dBm時將其限幅至9dBm以下，LNA的輸入功率最大為10dBm，這樣，限幅器能夠 滿足系統(tǒng)要求。 由上可見，采用本實用新型的新航行收發(fā)信機，具有集成度高、體積小、功能全、高 穩(wěn)定性、高靈敏度、功耗小、收發(fā)一體；集成度高，系統(tǒng)更加的穩(wěn)定；保證整個飛機的立體方 位的全面覆蓋；系統(tǒng)對其它系統(tǒng)干擾小，并具備自身的強抗干擾能力；動態(tài)范圍大，接收靈 敏度高；適應(yīng)性好等諸多優(yōu)點。
權(quán)利要求一種新航行收發(fā)信機，其特征在于由數(shù)字信號處理模塊(21)、發(fā)射通道模塊(23)、接收通道模塊(25)、本振模塊(24)、自檢及檢波模塊(22)、功放模塊(26)及電源構(gòu)成，其中電源、發(fā)射通道模塊(23)、接收通道模塊(25)和數(shù)字信號處理模塊(21)分裝在獨立腔體內(nèi)；接收通道模塊(25)的低噪聲放大器(1)輸入端與外部射頻信號源相連，其輸出端與光耦合器(2)的輸入端相連，光耦合器(2)的輸出端順次串接帶通濾波器后與下混頻器(3)的一個輸入端相連，下混頻器(3)的另一個輸入端與本振(4)相連，其中頻輸出端順次串接放大器(5)、聲表濾波器(6)、放大器(7)、聲表濾波器(8)后與AD轉(zhuǎn)換器(9)的輸入端相連，AD轉(zhuǎn)換器(9)的輸出端與數(shù)字信號處理模塊(21)的高速A/D變換器輸入端相連接，高速A/D變換器的輸出端與數(shù)字信號處理器FPGA的輸入端相連接，數(shù)字信號處理器FPGA的輸出端順次串接直接數(shù)字式頻率合成器(11)、低通濾波器(12)、放大器(13)、聲表濾波器(14)后與上混頻器(15)的一個輸入端相連，上混頻器(15)的另一個輸入端與本振(4)相連，其輸出端串接濾波器、放大器(16)、發(fā)射通道開關(guān)(17)后與功放模塊(26)的第一級放大器(18)的輸入端相連，第一級放大器(18)的輸出端串接第二級放大器(19)后與環(huán)形器(27)的輸入端相連，環(huán)形器(27)連接開關(guān)(20)，單刀雙擲開關(guān)(20)與上下行天線(30)相連接；第二級放大器(19)與環(huán)形器(27)輸入端之間、環(huán)形器(27)與開關(guān)(20)之間分別耦合連接自檢及檢波模塊(22)的檢波器的輸入端，檢波器的輸出端與數(shù)字信號處理模塊(21)的數(shù)字信號處理器FPGA的輸入端相連接。
2. 如權(quán)利要求1所述的新航行收發(fā)信機，其特征在于所述的本振模塊(24)采用PLL 電路結(jié)構(gòu)，并使用集成壓控振蕩器的鎖相芯片。
3. 如權(quán)利要求1所述的新航行收發(fā)信機，其特征在于所述的放大器(7)為對數(shù)放大器。
4. 如權(quán)利要求1所述的新航行收發(fā)信機，其特征在于所述的獨立腔體頂部均設(shè)有獨 立蓋板，其它腔體與前述獨立腔體之上另設(shè)有一塊封裝頂板。
專利摘要本實用新型的新航行收發(fā)信機，涉及電子通信領(lǐng)域，旨在解決傳統(tǒng)收發(fā)信機存在的數(shù)字化程序低、可靠性低、、體積大、抗干擾能力差、靈敏度低等的技術(shù)問題。本實用新型由數(shù)字信號處理模塊21、發(fā)射通道模塊23、接收通道模塊25、本振模塊24、自檢及檢波模塊22、功放模塊26及電源構(gòu)成，其中電源、發(fā)射通道模塊23、接收通道模塊25和數(shù)字信號處理模塊21分裝在獨立腔體內(nèi)。本實用新型適用于航空系統(tǒng)的收發(fā)信機。
文檔編號H04B1/40GK201467119SQ20092008301
公開日2010年5月12日 申請日期2009年7月31日 優(yōu)先權(quán)日2009年7月31日
發(fā)明者張敏, 汪澤, 牛書強, 申江 申請人:成都九洲迪飛科技有限責(zé)任公司