專利名稱：時鐘同步信號傳輸電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及時鐘信號傳輸技術(shù)，特別涉及一種用于同步主從設(shè)備時鐘信號的 時鐘同步信號傳輸電路。
背景技術(shù)：
在一些時鐘要求較高的主從設(shè)備中，主設(shè)備往往需要同步從設(shè)備的時鐘，使主從 設(shè)備能夠同步工作在同一環(huán)境中。一般的時鐘同步方式可以分為編碼同步和脈沖同步方 式。編碼的同步方式主要用于主設(shè)備的時鐘同步，而對于從設(shè)備的時鐘同步，常用脈 沖同步方式。如申請?zhí)枮?00610148163. X的發(fā)明專利申請中公開了一種事件順序記錄方 法，該發(fā)明專利申請中的主DPU(分散處理單元)通過IRIG-B碼與GPS(衛(wèi)星導(dǎo)航電路)時 鐘同步，而從DPU(分散處理單元)通過秒脈沖與主DPU (分散處理單元)同步，且實現(xiàn)方式 采用硬接線同步方式；再如申請?zhí)枮?00510095427. 5的專利申請中公開了一種多事件順 序記錄與測試電路，該專利申請中所采用的對時信號，也采用秒脈沖的同步方式。但是在以上發(fā)明專利中，只對信號的同步方式進行了研究，未對信號的傳輸方式 進行研究。在實際使用中，該類同步信號的傳輸方式常采用硬接線的連接，這種連接方式的 抗干擾性能差，而且驅(qū)動能力也有限。

實用新型內(nèi)容針對上述現(xiàn)有技術(shù)中存在的缺陷，本實用新型所要解決的技術(shù)問題是提供一種能 提高時鐘同步信號在多電路或多模件之間的傳輸質(zhì)量和驅(qū)動能力，而且抗干擾能力強的時 鐘同步信號傳輸電路。為了解決上述技術(shù)問題，本實用新型采用的技術(shù)方案是提供的一種時鐘同步信 號傳輸電路，其特征在于包括一個同步時鐘發(fā)送單元和多個同步時鐘接收單元；所述同步時鐘發(fā)送單元包括同步時鐘發(fā)送模件、用于將TTL電平轉(zhuǎn)換成RS485差 分電平的RS485發(fā)送電路，所述同步時鐘發(fā)送模件連接并輸出TTL電平至RS485發(fā)送電路；所述同步時鐘接收單元包括同步時鐘接收模件、用于將RS485差分電平轉(zhuǎn)換成 TTL電平的RS485接收電路，所述RS485接收電路連接并輸出TTL電平至同步時鐘接收模 件；所述RS485發(fā)送電路連接并輸出RS485差分電平至各RS485接收電路。進一步的，所述RS485發(fā)送電路包括發(fā)送端RS485收發(fā)芯片、發(fā)送端光耦合芯片、 發(fā)送端DC/DC電源芯片； 所述發(fā)送端DC/DC電源芯片的電源輸入端連接外部電源； 所述發(fā)送端光耦合芯片的輸入端連接同步時鐘發(fā)送模件的輸出端，并串接一限流 電阻，其輸出端連接發(fā)送端RS485收發(fā)芯片的數(shù)據(jù)接收端，并經(jīng)一上拉電阻連接發(fā)送端DC/ DC電源芯片的正電源輸出端；[0013]所述發(fā)送端RS485收發(fā)芯片設(shè)置成發(fā)送模式，其兩個輸出端之間接有一終端電 阻。進一步的，所述RS485接收電路包括接收端RS485收發(fā)芯片、接收端光耦合芯片、 接收端DC/DC電源芯片；所述接收端DC/DC電源芯片的電源輸入端連接外部電源；所述接收端光耦合芯片的輸入端連接接收端RS485收發(fā)芯片的數(shù)據(jù)輸出端，并串 接一限流電阻，其輸出端連接同步時鐘接收模件的輸入端，并經(jīng)一上拉電阻連接發(fā)送端DC/ DC電源芯片的正電源輸出端；所述接收端RS485收發(fā)芯片設(shè)置成接收模式，其兩個輸入端之間接有一終端電 阻。本實用新型的積極效果是提供的時鐘同步信號傳輸電路通過RS485發(fā)送電路， 將同步時鐘發(fā)送模件輸出的時鐘同步信號從TTL電平轉(zhuǎn)換成RS485差分電平，通過RS485 接收電路接收以差分電平方式傳輸?shù)臅r鐘同步信號，并將其轉(zhuǎn)換成TTL電平后輸至同步時 鐘接收模件，由于時鐘同步信號是以差分傳輸方式傳輸?shù)?，因此能提高時鐘同步信號在多 電路或多模件之間的傳輸質(zhì)量和驅(qū)動能力，而且抗干擾能力強。

圖1是本實用新型實施例的時鐘同步信號傳輸電路的結(jié)構(gòu)框圖；圖2是時鐘同步信號傳輸電路中的RS485發(fā)送電路的電路圖；圖3是時鐘同步信號傳輸電路中的RS485接收電路的電路圖。
具體實施方式
以下結(jié)合附圖說明對本實用新型的實施例作進一步詳細描述，但本實施例并不用 于限制本實用新型，凡是采用本實用新型的相似結(jié)構(gòu)及其相似變化，均應(yīng)列入本實用新型 的保護范圍。如圖1所示，本實用新型實施例所提供的一種時鐘同步信號傳輸電路，其特征在 于包括一個同步時鐘發(fā)送單元和多個同步時鐘接收單元；所述同步時鐘發(fā)送單元包括同步時鐘發(fā)送模件1、用于將TTL電平轉(zhuǎn)換成RS485差 分電平的RS485發(fā)送電路2，所述同步時鐘發(fā)送模件1通過I/O輸出線連接并輸出TTL電平 至RS485發(fā)送電路2 ；所述同步時鐘接收單元包括同步時鐘接收模件4、用于將RS485差分電平轉(zhuǎn)換成 TTL電平的RS485接收電路3，所述RS485接收電路3通過I/O輸入線連接并輸出TTL電平 至同步時鐘接收模件4;所述RS485發(fā)送電路2通過RS485總線連接并輸出RS485差分電平至各RS485接 收電路3 ；如圖2所示，所述RS485發(fā)送電路2包括發(fā)送端RS485收發(fā)芯片U11、發(fā)送端光耦 合芯片U12、發(fā)送端DC/DC電源芯片U13 ；所述發(fā)送端DC/DC電源芯片U13的電源輸入端連接外部電源；所述發(fā)送端光耦合芯片U12的輸入端(管腳2、3)連接同步時鐘發(fā)送模件1的輸
4出端，并串接一限流電阻R13，其輸出端(管腳6)連接發(fā)送端RS485收發(fā)芯片Ull的數(shù)據(jù)接 收端DI，并經(jīng)一上拉電阻Rll連接發(fā)送端DC/DC電源芯片U13的正電源輸出端；所述發(fā)送端RS485收發(fā)芯片Ull設(shè)置成發(fā)送模式，即將其收發(fā)控制端麗、DE接至 高電平，其兩個輸出端A、B之間接有一終端電阻R12 ；如圖3所示，所述RS485接收電路3包括接收端RS485收發(fā)芯片U21、接收端光耦 合芯片U22、接收端DC/DC電源芯片U23 ；所述接收端DC/DC電源芯片U23的電源輸入端連接外部電源；所述接收端光耦合芯片U22的輸入端(管腳2、3)連接接收端RS485收發(fā)芯片U21 的數(shù)據(jù)輸出端R0，并串接一限流電阻R21，其輸出端(管腳6)連接同步時鐘接收模件4的 輸入端，并經(jīng)一上拉電阻R23連接發(fā)送端DC/DC電源芯片U23的正電源輸出端；所述接收端RS485收發(fā)芯片U21設(shè)置成接收模式，即將其收發(fā)控制端ii、DE接至 低電平，其兩個輸入端Α、Β之間接有一終端電阻R22 ；本實用新型實施例中，所述發(fā)送端RS485收發(fā)芯片U11、接收端RS485收發(fā)芯片 U21的型號為SN65176B，其傳輸速率為IOMbps ；所述發(fā)送端光耦合芯片U12、接收端光耦合 芯片U22的型號為6Ν137 ；所述發(fā)送端DC/DC電源芯片U13為發(fā)送端RS485收發(fā)芯片Ul 1、 發(fā)送端光耦合芯片U12提供供電隔離，所述接收端DC/DC電源芯片U23為接收端RS485收 發(fā)芯片U21、接收端光耦合芯片U22提供供電隔離。本實用新型實施例的工作原理如下同步時鐘發(fā)送模件1輸出時鐘同步信號，該時鐘同步信號經(jīng)發(fā)送端光耦合芯片 U12光耦隔離后輸入至發(fā)送端RS485收發(fā)芯片Ul 1，發(fā)送端RS485收發(fā)芯片Ull通過數(shù)據(jù)接 收端DI接收經(jīng)光耦隔離的同步信號，并將其從TTL電平轉(zhuǎn)換成RS485差分電平后輸出；接收端RS485收發(fā)芯片U21接收發(fā)送端RS485收發(fā)芯片Ull輸出的以差分方式 輸入的時鐘同步信號，并將其從RS485差分電平轉(zhuǎn)換成TTL電平輸出至接收端光耦合芯片 U22，接收端光耦合芯片U22對收到的信號進行光耦隔離后輸出至同步時鐘接收模件4。
權(quán)利要求時鐘同步信號傳輸電路，其特征在于包括一個同步時鐘發(fā)送單元和多個同步時鐘接收單元；所述同步時鐘發(fā)送單元包括同步時鐘發(fā)送模件、用于將TTL電平轉(zhuǎn)換成RS485差分電平的RS485發(fā)送電路，所述同步時鐘發(fā)送模件連接并輸出TTL電平至RS485發(fā)送電路；所述同步時鐘接收單元包括同步時鐘接收模件、用于將RS485差分電平轉(zhuǎn)換成TTL電平的RS485接收電路，所述RS485接收電路連接并輸出TTL電平至同步時鐘接收模件；所述RS485發(fā)送電路連接并輸出RS485差分電平至各RS485接收電路。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于所述RS485發(fā)送電路包括發(fā)送端RS485收 發(fā)芯片、發(fā)送端光耦合芯片、發(fā)送端DC/DC電源芯片；所述發(fā)送端DC/DC電源芯片的電源輸入端連接外部電源；所述發(fā)送端光耦合芯片的輸入端連接同步時鐘發(fā)送模件的輸出端，并串接一限流電 阻，其輸出端連接發(fā)送端RS485收發(fā)芯片的數(shù)據(jù)接收端，并經(jīng)一上拉電阻連接發(fā)送端DC/DC 電源芯片的正電源輸出端；所述發(fā)送端RS485收發(fā)芯片設(shè)置成發(fā)送模式，其兩個輸出端之間接有一終端電阻。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于所述RS485接收電路包括接收端RS485收 發(fā)芯片、接收端光耦合芯片、接收端DC/DC電源芯片；所述接收端DC/DC電源芯片的電源輸入端連接外部電源；所述接收端光耦合芯片的輸入端連接接收端RS485收發(fā)芯片的數(shù)據(jù)輸出端，并串接一 限流電阻，其輸出端連接同步時鐘接收模件的輸入端，并經(jīng)一上拉電阻連接發(fā)送端DC/DC 電源芯片的正電源輸出端；所述接收端RS485收發(fā)芯片設(shè)置成接收模式，其兩個輸入端之間接有一終端電阻。
專利摘要本實用新型涉及時鐘信號傳輸技術(shù)領(lǐng)域，特別涉及一種用于同步主從設(shè)備時鐘信號的時鐘同步信號傳輸電路。所述時鐘同步信號傳輸電路，其特征在于包括一個同步時鐘發(fā)送單元和多個同步時鐘接收單元；所述同步時鐘發(fā)送單元包括同步時鐘發(fā)送模件、RS485發(fā)送電路，所述同步時鐘發(fā)送模件連接并輸出TTL電平至RS485發(fā)送電路；所述同步時鐘接收單元包括同步時鐘接收模件、RS485接收電路，所述RS485接收電路連接并輸出TTL電平至同步時鐘接收模件；所述RS485發(fā)送電路連接并輸出RS485差分電平至各RS485接收電路。本實用新型提供的電路，能提高時鐘同步信號在多電路或多模件之間的傳輸質(zhì)量和驅(qū)動能力，而且抗干擾能力強，適用于主從設(shè)備時鐘信號的同步傳輸。
文檔編號H04J3/06GK201708806SQ20102023220
公開日2011年1月12日 申請日期2010年6月21日 優(yōu)先權(quán)日2010年6月21日
發(fā)明者查章其, 王佳承, 王文忻, 韋炳舜, 韓寅馳 申請人:國核自儀系統(tǒng)工程有限公司