專利名稱：高填充系數(shù)的cmos圖像傳感器像素單元及其工作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路技術(shù)領(lǐng)域，具體涉及一種高填充系數(shù)的互補金屬氧化物半導體(CM0Q圖像傳感器像素單元及其工作方法。
背景技術(shù)：
圖像傳感技術(shù)已深入現(xiàn)代人的生活，如照相、攝影等。而CMOS圖像傳感器(CIS) 基于自身低成本、低功耗、高集成能力的優(yōu)勢，逐步替代了電荷耦合元件(CCD)圖像傳感器。CIS的特性主要由分辨率、填充系數(shù)、暗電流、時間噪聲、固定圖形噪聲、靈敏度、響應(yīng)率、 量子效率、動態(tài)范圍和信噪比決定的。伴隨著當今集成電路的集成密度和復(fù)雜程度的增長， 減小像素單元尺寸成為驅(qū)動CIS發(fā)展競爭的主要動力，但這造成的靈敏度、信噪比、填充系數(shù)等的特性退化，為像素單元設(shè)計帶來了巨大的挑戰(zhàn)。填充系數(shù)作為像素特性的重要參數(shù)， 對保證高質(zhì)量像素品質(zhì)有著決定性意義。在傳統(tǒng)3T-APS (three transistor active pixel structure，三晶體管有源像素結(jié)構(gòu))結(jié)構(gòu)的基礎(chǔ)上，結(jié)合尺寸縮小趨勢，對像素單元的晶體管進行優(yōu)化設(shè)計，有效提高填充系數(shù)是本發(fā)明的目的。

發(fā)明內(nèi)容
本發(fā)明需要解決的技術(shù)問題是，如何提供一種高填充系數(shù)的CMOS圖像傳感器像素單元及其工作方法，在與3T-APS結(jié)構(gòu)同等尺寸時能有效提高填充系數(shù)。本發(fā)明的第一個技術(shù)問題這樣解決構(gòu)建一種高填充系數(shù)的CMOS圖像傳感器像素單元及其工作方法，電連接偏置電壓、偏置電流和控制信號，其特征在于，包括僅一個P+/N-Well/P-sub結(jié)構(gòu)的二極管，P+端電連接所述控制信號，用于清零、重置、置零和截止；僅一個源極跟隨晶體管，基極電連接所述P+/N-Well/P-sub結(jié)構(gòu)的二極管，射極通過讀出總線電連接所述偏置電流，集電極電連接所述偏置電壓，用于讀出光感信號。按照本發(fā)明提供的CMOS圖像傳感器像素單元，NXM個所述CMOS圖像傳感器像素單元構(gòu)成像素陣列，N、M是大于1的自然數(shù)。按照本發(fā)明提供的CMOS圖像傳感器像素單元，所述像素陣列包括N個行控制信號和M條列讀出總線。本發(fā)明的另一個技術(shù)問題這樣解決構(gòu)建一種基于所述CMOS圖像傳感器像素單元的像素陣列工作方法，其特征在于，包括以下步驟402)重置在指定像素列施加高的正電壓，以激活P+/N-Well/P-sub結(jié)構(gòu)的二極管為節(jié)點充電；403)讀出在重置過程完成后，將控制信號置零，在一個固定光照集成時間后，光感信號將通過源極跟隨晶體管被讀出；404)置零在讀出操作后，施加高負電壓的控制信號，使源極跟隨晶體管失效，并通過P+/N-Well/P-sub結(jié)構(gòu)的二極管的結(jié)電容將感應(yīng)節(jié)點電荷釋放至零；
405)截止將控制信號置零，這將使CMOS圖像傳感器像素單元輸出被截斷，直至下個重置操作開始。按照本發(fā)明提供的像素陣列工作方法，該工作方法還包括步驟401)清零在像素陣列開始運作時，對全體CMOS圖像傳感器像素單元施加一個負的偏置電壓，清楚內(nèi)部所有節(jié)點的電荷。本發(fā)明提供的高填充系數(shù)的CMOS圖像傳感器像素單元及其工作方法，結(jié)構(gòu)簡單、 控制便捷、填充系數(shù)高，本發(fā)明對經(jīng)典的3T-APS電路結(jié)構(gòu)進行變動從而形成IT-APS結(jié)構(gòu)， 充分利用P+/N-Wel/P-Sub結(jié)構(gòu)的二極管的物理特性，對像素單元和特性進行了有效的優(yōu)化控制，不僅為滿足像素單元尺寸不斷見效的需求，還有效提高了填充系數(shù)。


下面結(jié)合附圖和具體實施例進一步對本發(fā)明進行詳細說明圖1為IT-APS結(jié)構(gòu)等效電路示意圖；圖2為2X21T-APS像素陣列等效電路示意圖；圖3為2X21T-APS像素陣列的操作時間示意圖；圖4為2X21T-APS像素陣列的測試版圖示意圖；圖5為IT-APS像素單元的結(jié)構(gòu)示意圖。
具體實施例方式首先，說明本發(fā)明所提供的能提高CMOS圖像傳感器填充系數(shù)的像素單元的具體單元結(jié)構(gòu)和操作機理( 一 )單元結(jié)構(gòu)該像素單元，具體結(jié)構(gòu)如圖1所示，只由一個P+/N-Well/P-sub結(jié)構(gòu)的二極管附和一個源極跟隨晶體管Ml組成；像素單元的功能運行由像素單元外的偏置電流I保證；每個像素單元只需要一個連接P+端的控制信號Φ1 ；其中，P+/N-ffell/P-sub結(jié)構(gòu)的二極管附被用作重置和讀出管(Active Reset/ Readout Diode)。( 二)操作機理由該像素單元組成的像素陣列中每個像素單元每完成一次操作需要經(jīng)過以下五個階段清零(Clear)、重置(Reset)、讀出(Readout)、置零(Set)、截止(Cutoff)。上述五個階段的具體操作規(guī)范分別為①清零在像素陣列工作時，對所有單元施加一個負的高偏置電壓，清除單元內(nèi)部所有節(jié)點的電荷；②重置在指定像素列(Assigned Row)施加高的正電壓，以激活P+/N_Well/ P-sub結(jié)構(gòu)的二極管，從而為像素節(jié)點充電；③讀出在重置過程完成后，將控制信號置零，在一個固定光照集成時間(fixed light integration time)后，光感信號將通過Ml被讀出；④置零在讀出操作后，施加高的負偏置電壓的控制信號，使Ml失效，并通過P+/ N-ffell/P-sub結(jié)構(gòu)的二極管結(jié)電容將感應(yīng)節(jié)點的電荷釋放至零；
⑤截止將控制信號置零，這將使單元輸出被截斷，直至下個重置操作開始。第二，結(jié)合本發(fā)明具體實施例進一步詳細說明，但本發(fā)明包括但不限于以下實施例。實施例1本實施例采用了 0. 35um厚度尺寸的AMIS (安森美半導體)CMOS技術(shù)和規(guī)則，這樣每個像素單元只需要一個多晶硅層和五個金屬層的IT-APS測試結(jié)構(gòu)，每個像素單元平面尺寸為7umX7um。該實施例芯片具體采用最簡單的2X2像素單元的IT-APS像素陣列，其等效電路如圖2所示，對應(yīng)版圖如圖4所示。該像素陣列芯片的每個像素單元電路結(jié)構(gòu)，等效電路如圖1所示，其中m是由一個P+/N-Well/P-SUb結(jié)構(gòu)的二極管，其P+端電連接控制信號；Ml是源極跟隨晶體管，基極電連接所述P+/N-Well/P-Sub 二極管，射極通過列讀出總線電連接偏置電流，集電極電連接偏置電壓Vdd，用于讀出光感信號。該像素單元對應(yīng)的物理結(jié)構(gòu)如圖5所示，圖中，STI是淺槽隔離層(Shallow trench insulator), Φ reset是重置階段需要外加的負電壓，VDD是該像素單元的工作電壓。另外，由AMIS CMOS技術(shù)和規(guī)則進一步確定最小N-Well的間距充當了芯片中像素陣列的保護環(huán)，并按最小可能區(qū)域在芯片中制定P+/N_Well管。將該像素陣列芯片放在探針臺(Probe Station HP4156)上，在無外界光源干擾的環(huán)境下，在芯片上方放置光源，并連接示波器測試芯片輸出電壓。其中，芯片控制信號由任意波形發(fā)生器提供，其中重置階段，需要外加-6V的負高電平才能有效地關(guān)斷源跟隨晶體管。為保證像素單元的讀出和截止操作都正確地運行，像素陣列的工作電信號控制時序如圖3所示，包括以下具體過程Tl T2時間段，控制信號Φ 1置為正高電平，控制信號Φ2置為低電平“0”，第一電壓輸出Ui為正高電平，為像素單元1重置階段；Τ2 Τ3時間段，Φ1和Φ2都置為低電平“0”，U1由正高電平逐漸變?yōu)榈碗娖剑瑸橄袼貑卧?的集成階段；T3 T4時間段，Φ 1保持為低電平“0”，Φ 2置為負高電平，Ul為低電平，為像素單元1的讀出階段；Τ4 Τ5時間段，Φ 1置為正高電平，Φ 2置為低電平“0”，Ul為正高電平，為像素單元1的置零階段，像素單元3的重置階段；Τ5 Τ6時間段，Φ1和Φ2都置為低電平“0”，U1由正高電平逐漸變?yōu)榈碗娖剑瑸橄袼貑卧?的截止階段，像素單元3的集成階段；T6 T7時間段，Φ1保持為低電平，Φ2置為負高電平，Ul為低電平，為像素單元 1的清零階段，像素單元3的讀出階段。如此周期往復(fù)。經(jīng)過上述實驗過程，結(jié)果表明該IT-APS像素單元的填充系數(shù)，比經(jīng)典同尺寸 3T-APS 高出了 22%。以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。
權(quán)利要求
1.一種高填充系數(shù)的CMOS圖像傳感器像素單元，電連接偏置電壓(Vddl)、偏置電流 (Il)和控制信號(Φ 1)，其特征在于，包括僅一個P+/N-Well/P-SUb結(jié)構(gòu)的二極管(Ni)，P+端電連接所述控制信號，用于清零、重置、置零和截止；僅一個源極跟隨晶體管(M1)，基極電連接所述P+/N-Well/P-Sub結(jié)構(gòu)的二極管(m)， 射極通過讀出總線電連接所述偏置電流(II)，集電極電連接所述偏置電壓(Vddl)，用于讀出光感信號。
2.根據(jù)權(quán)利要求1所述CMOS圖像傳感器像素單元，其特征在于，NXM個所述CMOS圖像傳感器像素單元構(gòu)成像素陣列，N、M是大于1的自然數(shù)。
3.根據(jù)權(quán)利要求2所述CMOS圖像傳感器像素單元，其特征在于，所述像素陣列包括N 個行控制信號和M條列讀出總線。
4.基于權(quán)1所述CMOS圖像傳感器像素單元的像素陣列工作方法，其特征在于，包括以下步驟402)重置對指定像素列施加高正電壓的控制信號，以激活P+/N-Well/P-Sub結(jié)構(gòu)的二極管為節(jié)點充電；403)讀出在重置過程完成后，將所述高正電壓的控制信號置零，在一個固定光照集成時間后，光感信號將通過源極跟隨晶體管被讀出；404)置零在讀出操作后，對指定像素列施加高負電壓的控制信號，使所述源極跟隨晶體管失效，并通過所述P+/N-Well/P-Sub結(jié)構(gòu)的二極管的結(jié)電容將感應(yīng)節(jié)點電荷釋放至零；405)截止將全部控制信號置零，使CMOS圖像傳感器像素單元輸出被截斷，直至下一個所述重置開始。
5.根據(jù)權(quán)利要求4所述像素陣列工作方法，其特征在于，該工作方法還包括步驟401) 清零在像素陣列運作時，對內(nèi)部全體CMOS圖像傳感器像素單元施加一個負的偏置電壓， 清除內(nèi)部所有節(jié)點的電荷。
全文摘要
本發(fā)明涉及一種高填充系數(shù)的CMOS圖像傳感器像素單元及其工作方法，其中像素單元包括僅一個P+端電連接控制信號的P+/N-Well/P-sub結(jié)構(gòu)的二極管(N1)和僅一個射極連接讀出總線的源極跟隨晶體管(M1)；對應(yīng)像素陣列工作方法包括清零運作時，對全體像素單元施加一個負電壓，清除內(nèi)部節(jié)點電荷；重置在指定像素列施加高的正電壓，以激活N1為節(jié)點充電；讀出將控制信號置零，在一個固定光照集成時間后，光感信號將通過M1被讀出；置零在讀出操作后，施加高負電壓的控制信號，使M1失效，并通過N1的結(jié)電容將感應(yīng)節(jié)點電荷釋放至零；截止將控制信號置零，這將使像素單元輸出被截斷，直至下一個重置。
文檔編號H04N5/374GK102420946SQ201110354390
公開日2012年4月18日 申請日期2011年11月10日 優(yōu)先權(quán)日2011年11月10日
發(fā)明者何進, 張東維, 蘇艷梅 申請人:深港產(chǎn)學研基地