專利名稱：寬頻帶信號(hào)干擾系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電子技術(shù)領(lǐng)域，特別是一種應(yīng)用于電子對(duì)抗、電磁干擾的寬頻帶信號(hào)干擾系統(tǒng)。
背景技術(shù)：
信號(hào)干擾系統(tǒng)主要用于實(shí)現(xiàn)對(duì)對(duì)方通信進(jìn)行壓制和干擾，使對(duì)方通信受阻，現(xiàn)有的信號(hào)干擾系統(tǒng)主要存在頻帶較窄、跳頻步進(jìn)大、無多種調(diào)制方式等問題，另外也缺少輸出功率自動(dòng)校準(zhǔn)功能。

發(fā)明內(nèi)容
本發(fā)明旨在解決傳統(tǒng)信號(hào)干擾系統(tǒng)存在頻帶較窄、跳頻步進(jìn)大、無多種調(diào)制方式和缺少輸出功率自動(dòng)校準(zhǔn)功能等技術(shù)問題，以提供具有工作頻帶寬、細(xì)步進(jìn)、具備多種調(diào)制方式、控制功能齊全、輸出功率可自動(dòng)校準(zhǔn)等優(yōu)點(diǎn)的寬頻帶信號(hào)干擾系統(tǒng)。本發(fā)明的目的是通過以下技術(shù)方案實(shí)現(xiàn)的。本發(fā)明的寬頻帶信號(hào)干擾系統(tǒng)，由通信模塊1、上下變頻模塊2、中頻處理模塊4和本振模塊構(gòu)成，其中本振模塊包括本振模塊一 5和本振模塊二 6 ；通信模塊1由FPGA處理器、MCU處理器及EEPROM構(gòu)成；MCU處理器與EEPROM連接，并設(shè)有SPI接口和外部音頻輸入接口，其第一路輸出分別連接中頻處理模塊4中的本振五14、本振模塊一 5中的本振一 10、本振模塊二 6中的本振三12，第二路輸出DA信號(hào)二 DA2到中頻處理模塊4中的混頻器四44，第三路輸出DA信號(hào)一 DAl到中頻處理模塊4中的混頻器一 41，第四路輸出連接FPGA 處理器的輸入端；FPGA處理器的第一路輸出Kzl信號(hào)到上下變頻模塊2中的功率衰減及校準(zhǔn)電路一 25、輸出Kz2信號(hào)到上下變頻模塊2中的功率衰減及校準(zhǔn)電路二 35、輸出Kgl信號(hào)到上下變頻模塊2中的開關(guān)一沈和開關(guān)二四，第二路輸出連接本振模塊二 6中的本振四 13和本振模塊一 5中的本振二 11，第三路輸出串接中頻處理模塊4的DDS — 51、放大濾波電路一 21、混頻器一 41、放大濾波電路二 22后輸出到混頻器二 42的一個(gè)輸入端，混頻器二 42的另一個(gè)輸入端連接本振模塊一 5的本振一 10，混頻器二 42的輸出端串接上下變頻模塊2中的濾波放大濾波電路一 23、混頻器三43、濾波放大濾波電路二 M、功率衰減及校準(zhǔn)電路一 25后連接開關(guān)一沈的輸入端，開關(guān)一沈的兩個(gè)輸出端分別連接濾波放大濾波電路三 27和濾波放大濾波電路四觀，后二者的輸出端連接開關(guān)二四后向外輸出信號(hào)一 RFl ；FPGA 處理器的第四路輸出串接中頻處理模塊4的DDS 二 52、放大濾波電路三31、混頻器四44、放大濾波電路四32后輸出到混頻器五45的一個(gè)輸入端，混頻器五45的另一個(gè)輸入端連接本振模塊二 6的本振三12，混頻器五45的輸出端串接上下變頻模塊2中的濾波放大濾波電路五33、混頻器六46、濾波放大濾波電路六34、功率衰減及校準(zhǔn)電路二 35和濾波放大濾波電路七36后向外輸出信號(hào)二 RF2 ；混頻器三43的另一個(gè)端入端連接本振模塊一 5的本振二11 ；混頻器六46的另一個(gè)端入端連接本振模塊二 6的本振四13 ；中頻處理模塊4的本振五 14分別連接DDS — 51和DDS 二 52的信號(hào)輸入端。本發(fā)明的寬頻帶信號(hào)干擾系統(tǒng)，其中所述放大濾波電路二 22的工作頻率為 355-385MHZ，濾波放大濾波電路一 23的工作頻率為2155_2185MHz，濾波放大濾波電路二 24的工作頻率為30-560MHZ ；開關(guān)一沈連接濾波放大濾波電路三27的一路輸出頻段為 30 ^ F^ 130，連接濾波放大濾波電路四觀的一路輸出頻段為130 < F < 560 ；放大濾波電路四32的工作頻率為255-285MHZ，濾波放大濾波電路五33的工作頻率為2055_2085MHz， 濾波放大濾波電路六；34的工作頻率為560-1000MHZ。本發(fā)明的寬頻帶信號(hào)干擾系統(tǒng)，其中所述輸出信號(hào)一 RFl的工作頻率為 30-560MHz，輸出信號(hào)二 RF2的工作頻率為560_1000MHz。本發(fā)明的寬頻帶信號(hào)干擾系統(tǒng)，其中所述本振一 10、本振三12和本振五14的工作頻率為1800MHz，本振二 11的工作頻率為2200-2730MHz，本振四13的工作頻率為 2600-3070MHz。
本發(fā)明寬頻帶信號(hào)干擾系統(tǒng)的有益效果具有工作頻帶寬、細(xì)步進(jìn)、具備多種調(diào)制方式、控制功能齊全、輸出功率可自動(dòng)校準(zhǔn)等優(yōu)點(diǎn)。


圖1本發(fā)明的電路原理中標(biāo)號(hào)說明
1通信模塊、2上下變頻模塊、4中頻處理模塊、5本振模塊一、6本振模塊二、10本振一、11本振二、12本振三、13本振四、14本振五、21放大濾波電路一、22放大濾波電路二、23濾波放大濾波電路一、24濾波放大濾波電路二、25功率衰減及校準(zhǔn)電路一、26 開關(guān)一、27濾波放大濾波電路三、28濾波放大濾波電路四、29開關(guān)二、31放大濾波電路三、32放大濾波電路四、33濾波放大濾波電路五、34濾波放大濾波電路六、35功率衰減及校準(zhǔn)電路二、36濾波放大濾波電路七、41混頻器一、42混頻器二、43混頻器三、44混頻器四、45混頻器五、46混頻器六、51 DDS—、52 DDS 二、DAl DA信號(hào)一、DA2 DA信號(hào)二、 RFl信號(hào)一、RF2信號(hào)二
具體實(shí)施例方式本發(fā)明詳細(xì)結(jié)構(gòu)、應(yīng)用原理、作用與功效，參照附圖1，通過如下實(shí)施方式予以說明。本發(fā)明寬頻帶信號(hào)干擾系統(tǒng)由通信模塊1、上下變頻模塊2、中頻處理模塊4和本振模塊構(gòu)成，其中本振模塊包括本振模塊一 5和本振模塊二 6 ；通信模塊1由FPGA處理器、 MCU處理器及EEPROM構(gòu)成；MCU處理器與EEPROM連接，并設(shè)有SPI接口和外部音頻輸入接口，其第一路輸出分別連接中頻處理模塊4中的本振五14、本振模塊一 5中的本振一 10、本振模塊二 6中的本振三12，第二路輸出DA信號(hào)二 DA2到中頻處理模塊4中的混頻器四44， 第三路輸出DA信號(hào)一 DAl到中頻處理模塊4中的混頻器一 41，第四路輸出連接FPGA處理器的輸入端；FPGA處理器的第一路輸出Kzl信號(hào)到上下變頻模塊2中的功率衰減及校準(zhǔn)電路一 25、輸出Kz2信號(hào)到上下變頻模塊2中的功率衰減及校準(zhǔn)電路二 35、輸出Kgl信號(hào)到上下變頻模塊2中的開關(guān)一沈和開關(guān)二四，第二路輸出連接本振模塊二 6中的本振四13 和本振模塊一 5中的本振二 11，第三路輸出串接中頻處理模塊4的DDS — 51、放大濾波電路一 21、混頻器一 41、放大濾波電路二 22后輸出到混頻器二 42的一個(gè)輸入端，混頻器二 42 的另一個(gè)輸入端連接本振模塊一 5的本振一 10，混頻器二 42的輸出端串接上下變頻模塊2 中的濾波放大濾波電路一 23、混頻器三43、濾波放大濾波電路二 Μ、功率衰減及校準(zhǔn)電路
一25后連接開關(guān)一沈的輸入端，開關(guān)一沈的兩個(gè)輸出端分別連接濾波放大濾波電路三27 和濾波放大濾波電路四觀，后二者的輸出端連接開關(guān)二四后向外輸出信號(hào)一 RFl ；FPGA處理器的第四路輸出串接中頻處理模塊4的DDS 二 52、放大濾波電路三31、混頻器四44、放大濾波電路四32后輸出到混頻器五45的一個(gè)輸入端，混頻器五45的另一個(gè)輸入端連接本振模塊二 6的本振三12，混頻器五45的輸出端串接上下變頻模塊2中的濾波放大濾波電路五 33、混頻器六46、濾波放大濾波電路六34、功率衰減及校準(zhǔn)電路二 35和濾波放大濾波電路七36后向外輸出信號(hào)二 RF2 ；混頻器三43的另一個(gè)端入端連接本振模塊一 5的本振二 11 ； 混頻器六46的另一個(gè)端入端連接本振模塊二 6的本振四13 ；中頻處理模塊4的本振五14 分別連接DDS — 51和DDS 二 52的信號(hào)輸入端。放大濾波電路二 22的工作頻率為355-385ΜΗΖ，濾波放大濾波電路一 23的工作頻率為2155-2185ΜΗΖ，濾波放大濾波電路二 M的工作頻率為30_560ΜΗζ ；開關(guān)一沈連接濾波放大濾波電路三27的一路輸出頻段為30 < F < 130，連接濾波放大濾波電路四觀的一路輸出頻段為130<F<560 ；放大濾波電路四32的工作頻率為255485MHz，濾波放大濾波電路五33的工作頻率為2055-2085MHz，濾波放大濾波電路六34的工作頻率為560_1000MHz。輸出信號(hào)一 RFl的工作頻率為30-560MHZ，輸出信號(hào)二 RF2的工作頻率為 560-1000MHz。本振一 10、本振三12和本振五14的工作頻率為1800MHz，本振二 11的工作頻率為2200-2730MHZ，本振四13的工作頻率為^00_3070MHz。本發(fā)明寬頻帶信號(hào)干擾系統(tǒng)主要由帶內(nèi)外調(diào)制模式的中頻處理模塊4、上下變頻模塊2、本振模塊、通信模塊1等組成。中頻處理模塊4完成將各種模式調(diào)制信號(hào)調(diào)制為中心頻率255 觀5 MHz (30 MHz頻段內(nèi)任意256個(gè)頻點(diǎn)跳頻)，送到變頻模塊后與本振模塊經(jīng)過兩次變頻后分30MHz 560MHz、560MHz 1000MHz兩頻段輸出?？刂撇糠种饕蒑CU處理器、FPGA芯片、DDS芯片及EEPROM芯片等組成。MCU處理器通過串行SPI接口與外部控制器通訊，接收跳頻、調(diào)制等控制命令。MCU處理器內(nèi)部AD轉(zhuǎn)換器采集外部輸入的音頻調(diào)制信號(hào)，經(jīng)處理后經(jīng)內(nèi)部DA轉(zhuǎn)換器輸出，再與DDS — 51和DDS
二52輸出的270士 15MHz中頻信號(hào)進(jìn)行調(diào)制，實(shí)現(xiàn)外部AM調(diào)制。MCU處理器還可以自行產(chǎn)生IKHz的正弦波數(shù)據(jù)信號(hào)，經(jīng)內(nèi)部DA轉(zhuǎn)換后輸出模擬正弦波信號(hào)，再與DDS — 51和DDS 二 52輸出的中頻信號(hào)進(jìn)行調(diào)制，實(shí)現(xiàn)內(nèi)部AM調(diào)制。FPGA用于接收MCU處理器經(jīng)過預(yù)處理的控制數(shù)據(jù)，控制DDS — 51和DDS 二 52實(shí)現(xiàn)快速跳頻及FSK、FM、BPSK、QPSK等各種調(diào)制。采用多個(gè)本振產(chǎn)生固定頻率和可變頻率，以提供參考頻率給DDS — 51和DDS 二 52 進(jìn)行頻率合成、提供給射頻通道進(jìn)行二級(jí)變頻。
射頻通道主要由兩級(jí)混頻電路、放大電路、濾波電路、用于校準(zhǔn)和輸出功率控制的衰減電路、開關(guān)電路等組成。由于需要30MHz 560MHz，560MHz 1000MHz兩頻段獨(dú)立輸出，射頻鏈路需分為兩路。經(jīng)實(shí)驗(yàn)驗(yàn)證，本發(fā)明寬頻帶信號(hào)干擾系統(tǒng)具有30MHz 1000MHz寬頻帶、細(xì)步進(jìn) (IkHz)信號(hào)發(fā)生器，跳頻時(shí)間可設(shè)置(5us lms)。本發(fā)明采用DDS技術(shù)實(shí)現(xiàn)內(nèi)部FSK、 BPSK、QPSK (調(diào)制信號(hào)為碼率5MHz、1 OMHz、20MHz的偽隨機(jī)碼)、AM、FM調(diào)制，采用A/D、D/A 變換及模擬乘法技術(shù)實(shí)現(xiàn)外部AM，F(xiàn)M (調(diào)制信號(hào)為音頻信號(hào)，調(diào)頻帶寬為IkHz 150kHz， 步進(jìn)IkHz)調(diào)制。本發(fā)明可實(shí)現(xiàn)多頻點(diǎn)、多頻段跳頻、掃頻輸出，通過SPI、GPIB接口技術(shù)，PC計(jì)算機(jī)與信號(hào)發(fā)生器和頻譜儀聯(lián)機(jī)通訊，實(shí)現(xiàn)各頻率輸出功率的自動(dòng)校準(zhǔn)，并將校準(zhǔn)參數(shù)自動(dòng)保存到FLASH芯片。本發(fā)明的結(jié)構(gòu)設(shè)計(jì)部分，將電源、接收通道、數(shù)控本振、數(shù)字處理板等的設(shè)計(jì)盡量相互隔開，制作在不同的PCB上，分裝在腔體的各個(gè)小腔體里。使整個(gè)高頻部分與低頻部分完全分開，這樣可以避免各功能電路相互干擾，達(dá)到較好的屏蔽效果。綜上所述，本發(fā)明運(yùn)用數(shù)字信號(hào)處理技術(shù)、DDS技術(shù)、射頻通道設(shè)計(jì)技術(shù)、頻率源設(shè)計(jì)技術(shù)和腔體結(jié)構(gòu)設(shè)計(jì)技術(shù)，采用了大規(guī)模集成電路減少了器件，提高了產(chǎn)品可靠性，本發(fā)明的寬頻帶信號(hào)干擾系統(tǒng)具有集成度高、體積小、工作寬頻帶、細(xì)步進(jìn)、多種調(diào)制方式、控制功能齊全、輸出功率自動(dòng)校準(zhǔn)等特點(diǎn)。
權(quán)利要求
1.寬頻帶信號(hào)干擾系統(tǒng)，其特征在于由通信模塊(1)、上下變頻模塊(2)、中頻處理模塊(4 )和本振模塊構(gòu)成，其中本振模塊包括本振模塊一(5 )和本振模塊二( 6 )；通信模塊(1) 由FPGA處理器、MCU處理器及EEPROM構(gòu)成；MCU處理器與EEPROM連接，并設(shè)有SPI接口和外部音頻輸入接口，其第一路輸出分別連接中頻處理模塊(4)中的本振五(14)、本振模塊一 (5)中的本振一(10)、本振模塊二(6)中的本振三(12)，第二路輸出DA信號(hào)二(DA2)到中頻處理模塊(4)中的混頻器四(44)，第三路輸出DA信號(hào)一(DAl)到中頻處理模塊(4)中的混頻器一(41 )，第四路輸出連接FPGA處理器的輸入端；FPGA處理器的第一路輸出Kzl信號(hào)到上下變頻模塊(2)中的功率衰減及校準(zhǔn)電路一(25)、輸出Kz2信號(hào)到上下變頻模塊(2)中的功率衰減及校準(zhǔn)電路二(35)、輸出Kgl信號(hào)到上下變頻模塊(2)中的開關(guān)一(26)和開關(guān)二 (29 )，第二路輸出連接本振模塊二( 6 )中的本振四(13 )和本振模塊一(5 )中的本振二( 11)， 第三路輸出串接中頻處理模塊(4 )的DDS —( 51)、放大濾波電路一(21)、混頻器一(41)、放大濾波電路二(22)后輸出到混頻器二(42)的一個(gè)輸入端，混頻器二(42)的另一個(gè)輸入端連接本振模塊一(5)的本振一(10)，混頻器二(42)的輸出端串接上下變頻模塊(2)中的濾波放大濾波電路一(23)、混頻器三(43)、濾波放大濾波電路二(24)、功率衰減及校準(zhǔn)電路一(25)后連接開關(guān)一(26)的輸入端，開關(guān)一(26)的兩個(gè)輸出端分別連接濾波放大濾波電路三(27)和濾波放大濾波電路四(28)，后二者的輸出端連接開關(guān)二(29)后向外輸出信號(hào)一(RF1);FPGA處理器的第四路輸出串接中頻處理模塊(4)的DDS 二(52)、放大濾波電路三 (31)、混頻器四(44)、放大濾波電路四(32)后輸出到混頻器五(45)的一個(gè)輸入端，混頻器五(45 )的另一個(gè)輸入端連接本振模塊二( 6 )的本振三(12 )，混頻器五(45 )的輸出端串接上下變頻模塊(2 )中的濾波放大濾波電路五(33 )、混頻器六(46 )、濾波放大濾波電路六(34 )、 功率衰減及校準(zhǔn)電路二(35)和濾波放大濾波電路七(36)后向外輸出信號(hào)二(RF2);混頻器三(43 )的另一個(gè)端入端連接本振模塊一(5 )的本振二(11)；混頻器六(46 )的另一個(gè)端入端連接本振模塊二(6)的本振四(13);中頻處理模塊(4)的本振五(14)分別連接DDS —(51) 和DDS 二(52)的信號(hào)輸入端。
2.根據(jù)權(quán)利要求1所述的寬頻帶信號(hào)干擾系統(tǒng)，其特征在于所述放大濾波電路二 (22)的工作頻率為355-385MHz，濾波放大濾波電路一(23)的工作頻率為2155_2185MHz， 濾波放大濾波電路二(24)的工作頻率為30-560MHZ ；開關(guān)一(26)連接濾波放大濾波電路三(27)的一路輸出頻段為30 < F < 130，連接濾波放大濾波電路四(28)的一路輸出頻段為130 < F < 560 ；放大濾波電路四(32)的工作頻率為255_285MHz，濾波放大濾波電路五 (33)的工作頻率為2055-2085MHz，濾波放大濾波電路六(34)的工作頻率為560_1000MHz。
3.根據(jù)權(quán)利要求1所述的寬頻帶信號(hào)干擾系統(tǒng)，其特征在于所述輸出信號(hào)一(RFl)的工作頻率為30-560MHz，輸出信號(hào)二(RF2)的工作頻率為560_1000MHz。
4.根據(jù)權(quán)利要求1所述的寬頻帶信號(hào)干擾系統(tǒng)，其特征在于所述本振一(10)、本振三 (12)和本振五(14)的工作頻率為1800MHz，本振二(11)的工作頻率為2200_2730MHz，本振四(13)的工作頻率為^00-3070MHz。
全文摘要
本發(fā)明的寬頻帶信號(hào)干擾系統(tǒng)，涉及電子技術(shù)領(lǐng)域，旨在解決傳統(tǒng)信號(hào)干擾系統(tǒng)存在頻帶較窄、跳頻步進(jìn)大、無多種調(diào)制方式和缺少輸出功率自動(dòng)校準(zhǔn)功能等技術(shù)問題。本發(fā)明的寬頻帶信號(hào)干擾系統(tǒng)，由通信模塊(1)、上下變頻模塊(2)、中頻處理模塊(4)和本振模塊構(gòu)成，其中本振模塊包括本振模塊一(5)和本振模塊二(6)；通信模塊(1)由FPGA處理器、MCU處理器及EEPROM構(gòu)成；MCU處理器與EEPROM連接，并設(shè)有SPI接口和外部音頻輸入接口。
文檔編號(hào)H04B1/7163GK102571143SQ201110456628
公開日2012年7月11日 申請(qǐng)日期2011年12月31日 優(yōu)先權(quán)日2011年12月31日
發(fā)明者萬遠(yuǎn)志, 徐克興, 謝寧川 申請(qǐng)人:成都九洲迪飛科技有限責(zé)任公司