寬頻帶信號(hào)發(fā)生器的制造方法
【專利摘要】本發(fā)明提供了寬頻帶信號(hào)發(fā)生器，其特征在于，包含通信控制模塊、中頻處理模塊、上下變頻模塊、本振模塊四部分。所述中頻處理模塊將各種模式調(diào)制信號(hào)調(diào)制為中心頻率，送到上下變頻模塊的第一變頻支路和第二變頻支路，與本振模塊經(jīng)過(guò)兩次變頻后分為30MHz～560MHz、560MHz～1000MHz兩頻段輸出。本發(fā)明克服了現(xiàn)有技術(shù)中頻率精度低、頻率范圍窄、反應(yīng)時(shí)間慢、功能少等問(wèn)題，同時(shí)提高了生產(chǎn)效率利于批量生產(chǎn)。
【專利說(shuō)明】寬頻帶信號(hào)發(fā)生器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及無(wú)線通信領(lǐng)域，尤其涉及一種寬頻帶信號(hào)發(fā)生器。
【背景技術(shù)】
[0002]在無(wú)線通信系統(tǒng)中，高精度，高分辨率，寬頻率范圍的信號(hào)發(fā)生器有著廣泛的應(yīng)用，一般的頻率源設(shè)計(jì)都通過(guò)鎖相環(huán)電路進(jìn)行設(shè)計(jì)，該方法存在響應(yīng)時(shí)間長(zhǎng)，頻率范圍不能滿足現(xiàn)有的市場(chǎng)需要等缺點(diǎn)。目前市場(chǎng)上的產(chǎn)品技術(shù)陳舊，頻率范圍窄，精度差，步進(jìn)大，反應(yīng)速度慢，功能少等缺陷，不能滿足日益發(fā)展的無(wú)線通信、電子對(duì)抗、干擾等領(lǐng)域要求。
[0003]寬頻帶信號(hào)發(fā)生器是無(wú)線通信系統(tǒng)、電子對(duì)抗、干擾領(lǐng)域的重要組成部分。在電子對(duì)抗、干擾領(lǐng)域中需要一種在較寬的頻率范圍內(nèi)的具有頻率步進(jìn)小、精度高、調(diào)制模式多、功能多、反應(yīng)速度快、工作溫度范圍寬、穩(wěn)定性好的寬頻帶信號(hào)發(fā)生器，同時(shí)生產(chǎn)效率高利于批量生產(chǎn)。如果能提供一種這樣的寬頻帶信號(hào)發(fā)生器將是非常有意義的。

【發(fā)明內(nèi)容】

[0004]為解決上述問(wèn)題，本發(fā)明提供了寬頻帶信號(hào)發(fā)生器，包含通信控制模塊、中頻處理模塊、上下變頻模塊、本振模塊四部分；
所述通信控制模塊輸出端與中頻處理模塊輸入端和本振模塊輸入端連接；本振模塊輸出端又與中頻處理模塊輸入端、上下變頻模塊輸入端連接；中頻處理模塊輸出端與上下變頻模塊輸入端連接，上下變頻模塊的輸出作為所述信號(hào)發(fā)生器的輸出；
所述通信控制模塊包含一個(gè)MCU處理器、一個(gè)EEPROM、一個(gè)FPGA，所述MCU處理器與FPGA、EEPROM連接；所述通信控制模塊用于接收上位機(jī)指令、采樣外部音頻信號(hào)以實(shí)現(xiàn)內(nèi)部AM調(diào)制、用于保存校準(zhǔn)值、控制中頻處理模塊和本振模塊；
本振模塊包括三個(gè)本振，分別為第一本振、第二本振、第三本振；
所述上下變頻模塊包含兩條變頻支路，即第一變頻支路和第二變頻支路；
中頻處理模塊包括第一 DDS及與其連接的第一放大濾波模塊、第二 DDS及與其連接的第二放大濾波模塊；
所述中頻處理模塊將各種模式調(diào)制信號(hào)調(diào)制為中心頻率，送到上下變頻模塊的第一變頻支路和第二變頻支路，與本振模塊經(jīng)過(guò)兩次變頻后分為30MHz?560MHz、560MHz?1000MHz兩頻段輸出。
[0005]進(jìn)一步的，所述第一本振產(chǎn)生1800MHz的點(diǎn)頻，經(jīng)二功分后分為二路，提供給第二乘法器、第五乘法器作為參考頻率，經(jīng)混頻后分別提供給第一變頻支路、第二變頻支路；
第二本振產(chǎn)生2100MHz?2630MHz、步進(jìn)為IMHz的跳頻信號(hào)，
第三本振L03產(chǎn)生2600MHz?3070MHz，步進(jìn)為IMHz的跳頻信號(hào)；
第二本振、第三本振由FPGA控制，分別提供給上下變頻模塊的第一變頻支路、第二變頻支路，實(shí)現(xiàn)兩次變頻。
[0006]進(jìn)一步的，所述第一變頻支路包括順次連接的第一乘法器、第三放大濾波模塊、第二乘法器、第一濾波放大濾波模塊、第三乘法器、第二濾波放大濾波模塊、第一功率衰減及校準(zhǔn)模塊、第一開(kāi)關(guān)，所述第一開(kāi)關(guān)將30MHz?560MHz信號(hào)分為兩個(gè)頻段，所述兩個(gè)頻段分別順次經(jīng)過(guò)第一濾波器及第三放大濾波模塊、第二濾波器及第四放大濾波模塊后連接到第二開(kāi)關(guān)的兩個(gè)輸入端，第二開(kāi)關(guān)的輸出端輸出30MHz?560MH頻段；
其中，第一本振與第三放大濾波模塊輸出信號(hào)在第二乘法器處合成實(shí)現(xiàn)第一級(jí)變頻后連接到第一濾波放大濾波模塊輸入端，第一濾波放大濾波模塊輸出端與第二本振在第三乘法器處混頻合成實(shí)現(xiàn)第二級(jí)變頻后連接到第二放大濾波模塊輸入端。
[0007]進(jìn)一步的，所述第一開(kāi)關(guān)將30MHz?560MHz信號(hào)分為30MHz?130MHz、130MHz?560MHz兩個(gè)頻段。
[0008]進(jìn)一步的，所述第一變頻支路的第一級(jí)變頻是把輸入頻率為255?285MHz、步進(jìn)為IKHz的中頻信號(hào)變頻到2055MHz?2085MHz ；
第二級(jí)變頻是將第一次變頻產(chǎn)生的2055MHz?2085MHz信號(hào)與第二本振的本振信號(hào)進(jìn)行混頻，產(chǎn)生30MHz?560MHz信號(hào)。
[0009]進(jìn)一步的，第一功率衰減及校準(zhǔn)模塊包含兩個(gè)衰減器，分別用于功率控制和幅度校準(zhǔn)，用于功率控制衰減器的衰減范圍為O?31dBm，步進(jìn)0.5dBm ;用于幅度校準(zhǔn)的衰減器的衰減范圍為O?7.5dBm,步進(jìn)0.5dBm。
[0010]進(jìn)一步的，所述第二變頻支路包括順次連接的第四乘法器、第四放大濾波模塊、第五乘法器、第五濾波放大濾波模塊、第六乘法器、第六濾波放大濾波模塊、第二功率衰減及校準(zhǔn)模塊、第七濾波放大濾波模塊，所述第七濾波放大濾波模塊輸出端輸出560MHZ?1000MHz 頻段；
其中，第一本振與第四放大濾波模塊輸出信號(hào)在第五乘法器處合成實(shí)現(xiàn)第一級(jí)變頻后連接到第五濾波放大濾波模塊，第五濾波放大濾波模塊的輸出信號(hào)與第三本振在第六乘法器處合成實(shí)現(xiàn)第二級(jí)變頻后連接到第六濾波放大濾波模塊輸入端。
[0011]進(jìn)一步的，第二變頻支路的第一級(jí)變頻是把輸入頻率為255?285MHz、步進(jìn)為IKHz的中頻信號(hào)變頻到2055MHz?2085MHz ；
第二級(jí)變頻即是將第一次混頻產(chǎn)生的2055MHz?2085MHz信號(hào)與第三本振的本振信號(hào)進(jìn)行混頻，產(chǎn)生560MHz?1000MHz信號(hào)。
[0012]進(jìn)一步的，第二功率衰減及校準(zhǔn)模塊包含兩個(gè)衰減器，分別用于功率控制和幅度校準(zhǔn)，用于功率控制衰減器的衰減范圍為O?31dBm，步進(jìn)0.5dBm ;用于幅度校準(zhǔn)的衰減器的衰減范圍為O?7.5dBm,步進(jìn)0.5dBm。
[0013]本發(fā)明的有益效果為:
本發(fā)明采用FPGA和DDS芯片和頻率變換及其多通道結(jié)構(gòu)等關(guān)鍵技術(shù)組合使其頻率覆蓋范圍廣、頻率步進(jìn)小、精度高、跳頻速度快、調(diào)制模式多、可控方式多等。因此克服了現(xiàn)有技術(shù)中頻率精度低、頻率范圍窄、反應(yīng)時(shí)間慢、功能少等問(wèn)題；同時(shí)提高了生產(chǎn)效率利于批量生產(chǎn)。
【專利附圖】

【附圖說(shuō)明】
[0014]圖1為本發(fā)明的功能模塊示意圖。
[0015]圖2為本發(fā)明的構(gòu)造示意圖。具體實(shí)施方案
[0016]如圖1所示，本發(fā)明所述寬頻帶信號(hào)發(fā)生器按照功能分，主要由通信控制模塊、中頻處理模塊、上下變頻模塊、本振模塊、等四部分組成，所述通信控制模塊連接中頻處理模塊和本振模塊，本振模塊與中頻處理模塊、上下變頻模塊連接，中頻處理模塊與上下變頻模塊連接，上下變頻模塊的輸出作為本發(fā)明的輸出。中頻處理模塊完成將各種模式調(diào)制信號(hào)調(diào)制為中心頻率=255?285 MHz (30 MHz頻段內(nèi)任意256個(gè)頻點(diǎn)跳頻)，送到上下變頻模塊后與本振模塊經(jīng)過(guò)兩次變頻后分為30MHz?560MHz、560MHz?1000MHz兩頻段輸出。
[0017]下面結(jié)合圖2分別進(jìn)行說(shuō)明。
[0018]一:通信控制模塊
如圖2所示，所述通信控制模塊包含一個(gè)MCU處理器、一個(gè)EEPROM、一個(gè)FPGA。所述MCU處理器與FPGA、EEPROM連接。下面分別予以介紹。
[0019]MCU處理器采用一片C8051F015-TQFP645單片機(jī)，通過(guò)SPI串口實(shí)現(xiàn)與上位機(jī)的通訊，接收跳頻、調(diào)制等控制命令。單片機(jī)外掛一片存儲(chǔ)器EEPR0M_AT24C256，用于保存校準(zhǔn)值。另外，所述單片機(jī)還實(shí)現(xiàn)對(duì)第一本振LOl的控制。采用其內(nèi)部的IObit的AD通道，對(duì)外部音頻信號(hào)進(jìn)行采樣，處理后經(jīng)內(nèi)部雙通道12bit的DA轉(zhuǎn)換輸出，實(shí)現(xiàn)AM、FM調(diào)制。
[0020]MCU內(nèi)部AD轉(zhuǎn)換器采集外部輸入的音頻調(diào)制信號(hào)，經(jīng)處理后經(jīng)內(nèi)部DA轉(zhuǎn)換器輸出，再與DDS輸出的270± 15MHz中頻信號(hào)進(jìn)行調(diào)制，實(shí)現(xiàn)外部AM調(diào)制。
[0021]MCU還可以自行產(chǎn)生IKHz的正弦波數(shù)據(jù)信號(hào)，經(jīng)內(nèi)部DA轉(zhuǎn)換后輸出模擬正弦波信號(hào)，再與DDS輸出的中頻信號(hào)進(jìn)行調(diào)制，實(shí)現(xiàn)內(nèi)部AM調(diào)制。
[0022]MCU產(chǎn)生控制信號(hào)，控制第一變頻支路和第二變頻支路的第一乘法器、第四乘法器。
[0023]FPGA采用一片F(xiàn)PGA_XC2S100-5TQ144I，與單片機(jī)進(jìn)行數(shù)據(jù)交換，接收MCU處理器經(jīng)過(guò)預(yù)處理的控制數(shù)據(jù)，實(shí)現(xiàn)對(duì)L02、L03、通道校準(zhǔn)及功率衰減等控制。采用三個(gè)本振產(chǎn)生固定頻率和可變頻率提供給射頻通道進(jìn)行二級(jí)變頻。
[0024]FPGA還用于控制PLL2、PLL3鎖相環(huán)芯片，為二級(jí)混頻器提供本振信號(hào)。
[0025]二:本振模塊
如圖2所示，本振模塊包括三個(gè)本振，分別為第一本振(L01)、第二本振(L02)、第三本振(L03)。
[0026]第一本振LOl產(chǎn)生1800MHz的點(diǎn)頻，由單片機(jī)控制。LOl經(jīng)二功分后分為二路，提
供給第二乘法器、第五乘法器作為參考頻率，經(jīng)混頻后分別提供給第一變頻支路、第二變頻支路；。
[0027]第二本振L02產(chǎn)生2100MHz?2630MHz、步進(jìn)為IMHz的跳頻信號(hào)；
第三本振L03產(chǎn)生2600MHz?3070MHz，步進(jìn)為IMHz的跳頻信號(hào)。
[0028]第二本振、第三本振由FPGA控制，分別提供給上下變頻模塊的第一變頻支路、第二變頻支路，與第一次混頻產(chǎn)生的信號(hào)實(shí)現(xiàn)第二次混頻。
[0029]三:中頻處理模塊
如圖2所示，包括第一 DDS及與其連接的第一放大濾波模塊、第二 DDS及與其連接的第二放大濾波模塊。本發(fā)明采用了性能優(yōu)異的14bit直接數(shù)字頻率合成器(DDS)AD9910BSVZ-TQFP100 (內(nèi)部工作頻率達(dá)IGSPS)，設(shè)計(jì)電路來(lái)實(shí)現(xiàn)頻率合成和調(diào)制功能。AD9910的最大功耗為850mW，與AD9858相比，在信噪比和功耗指標(biāo)上都有很大優(yōu)勢(shì)。由于需要兩頻段同時(shí)輸出，所以需要兩片DDS_AD9910。
[0030]所述兩片DDS受控于FPGA，合成輸出兩路獨(dú)立的中頻頻率為255MHz?285MHz、步進(jìn)為IKHz的調(diào)制信號(hào)，信號(hào)帶寬30MHz。
[0031]所述中頻處理模塊用于將各種模式調(diào)制信號(hào)調(diào)制為中心頻率:255?285 MHz (30MHz頻段內(nèi)任意256個(gè)頻點(diǎn)跳頻)，并送到上下變頻模塊后與本振模塊經(jīng)過(guò)兩次變頻后分30MHz ?560MHz、560MHz ?1000MHz 兩頻段輸出。
[0032]四:上下變頻模塊
本發(fā)明的寬頻帶信號(hào)發(fā)生器30MHz?560MHz，560MHz?1000MHz兩頻段是獨(dú)立的信號(hào)源，可以同時(shí)輸出和分別輸出。這就需要將DDS頻率合成、可變本振、上下變頻、功率控制及射頻通道的幅度校準(zhǔn)等電路設(shè)計(jì)兩套，才能分別滿足兩個(gè)獨(dú)立頻段輸出要求。
[0033]圖2所示，所述上下變頻模塊包含兩條變頻支路，輸入信號(hào)為中頻處理模塊輸出的兩路255MHz?285MHz的信號(hào)。變頻支路主要由兩級(jí)混頻電路、放大電路、濾波電路、用于校準(zhǔn)和輸出功率控制的衰減電路、開(kāi)關(guān)電路等組成。由于需要30MHz?560MHz，560MHz?1000MHz兩頻段獨(dú)立輸出，變頻支路需分為兩路，即第一變頻支路和第二變頻支路。
[0034]所述第一變頻支路包括順次連接的第一乘法器、第三放大濾波模塊、第二乘法器、第一濾波放大濾波模塊、第三乘法器、第二濾波放大濾波模塊、第一功率衰減及校準(zhǔn)模塊、第一開(kāi)關(guān)，所述第一開(kāi)關(guān)用于將30MHz?560MHz分為兩個(gè)頻段，即30MHz?130MHz、130MHz?560MHz。這樣便于分段濾波，較好地濾除變頻產(chǎn)生的諧波，所述兩個(gè)頻段分別順次經(jīng)過(guò)第一濾波器及第三放大濾波模塊、第二濾波器及第四放大濾波模塊后連接到第二開(kāi)關(guān)的兩個(gè)輸入端，第二開(kāi)關(guān)的輸出端輸出30MHz?560MH頻段。其中，第一本振與第三放大濾波模塊輸出信號(hào)在第二乘法器處合成實(shí)現(xiàn)第一級(jí)變頻后連接到第一濾波放大濾波模塊輸入端，第一濾波放大濾波模塊輸出端與第二本振在第三乘法器處混頻合成實(shí)現(xiàn)第二級(jí)變頻后連接到第二放大濾波模塊輸入端。所述第一功率衰減及校準(zhǔn)模塊包含兩個(gè)衰減器，分別用于功率控制和幅度校準(zhǔn)。
[0035]在第一變頻支路中，第一級(jí)變頻，即把輸入頻率為255?285MHz、步進(jìn)為IKHz的中頻信號(hào)變頻到2055MHz?2085MHz，經(jīng)放大濾波后，到第二級(jí)變頻。第二級(jí)變頻即是將第一次變頻產(chǎn)生的2055MHz?2085MHz信號(hào)與L02=2100MHz?2630MHz、步進(jìn)為IMHz的本振信號(hào)進(jìn)行混頻，產(chǎn)生30MHz?560MHz信號(hào)，經(jīng)放大濾波后，串入兩個(gè)衰減器用于輸出功率控制和幅度校準(zhǔn)。用于功率控制的衰減范圍為O?31dBm，步進(jìn)0.5dBm。用于幅度校準(zhǔn)的衰減范圍為O?7.5dBm,步進(jìn)0.5dBm。
[0036]第一開(kāi)關(guān)用于將30MHz?560MHz分為兩個(gè)頻段，即30MHz?130MHz、130MHz?560MHz。這樣便于分段濾波，較好地濾除變頻產(chǎn)生的諧波、雜散。
[0037]所述第二變頻支路包括順次連接的第四乘法器、第四放大濾波模塊、第五乘法器、第五濾波放大濾波模塊、第六乘法器、第六濾波放大濾波模塊、第二功率衰減及校準(zhǔn)模塊、第七濾波放大濾波模塊，所述第七濾波放大濾波模塊輸出端輸出560MHz?1000MHz頻段。其中，第一本振與第四放大濾波模塊輸出信號(hào)在第五乘法器處合成實(shí)現(xiàn)第一級(jí)變頻后連接到第五濾波放大濾波模塊，第五濾波放大濾波模塊的輸出信號(hào)與第三本振在第六乘法器處合成實(shí)現(xiàn)第二級(jí)變頻后連接到第六濾波放大濾波模塊輸入端。所述第二功率衰減及校準(zhǔn)模塊包含兩個(gè)衰減器，分別用于功率控制和幅度校準(zhǔn)。
[0038]在第二變頻支路中，第一級(jí)變頻，即把輸入頻率為255?285MHz、步進(jìn)為IKHz的中頻信號(hào)變頻到2055MHz?2085MHz，經(jīng)放大濾波后，到第二級(jí)變頻。第二級(jí)變頻即是將第一次變頻產(chǎn)生的2055MHz?2085MHz信號(hào)與L03=2600MHz?3070MHz、步進(jìn)為IMHz的本振信號(hào)進(jìn)行混頻，產(chǎn)生560MHz?1000MHz信號(hào)，經(jīng)放大濾波后，串入兩個(gè)衰減器用于輸出功率控制和幅度校準(zhǔn)。用于功率控制的衰減范圍為O?31dBm，步進(jìn)0.5dBm。用于幅度校準(zhǔn)的衰減范圍為O?7.5dBm,步進(jìn)0.5dBm。
[0039]本發(fā)明的有益效果為:
本發(fā)明采用FPGA和DDS芯片和頻率變換及其多通道結(jié)構(gòu)等關(guān)鍵技術(shù)組合使其頻率覆蓋范圍廣、頻率步進(jìn)小、精度高、跳頻速度快、調(diào)制模式多、可控方式多等。因此克服了現(xiàn)有技術(shù)中頻率精度低、頻率范圍窄、反應(yīng)時(shí)間慢、功能少等問(wèn)題；同時(shí)提高了生產(chǎn)效率利于批量生產(chǎn)。
[0040]以上僅為本發(fā)明的優(yōu)選實(shí)施案例，對(duì)于本領(lǐng)域的技術(shù)人員來(lái)說(shuō)，本發(fā)明可以有各種更改和變化；如更改DDS，F(xiàn)PGA等型號(hào)或者更換為DSP處理器。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.寬頻帶信號(hào)發(fā)生器，其特征在于，包含通信控制模塊、中頻處理模塊、上下變頻模塊、本振模塊四部分； 所述通信控制模塊輸出端與中頻處理模塊輸入端和本振模塊輸入端連接；本振模塊輸出端又與中頻處理模塊輸入端、上下變頻模塊輸入端連接；中頻處理模塊輸出端與上下變頻模塊輸入端連接，上下變頻模塊的輸出作為所述信號(hào)發(fā)生器的輸出； 所述通信控制模塊包含一個(gè)MCU處理器、一個(gè)EEPROM、一個(gè)FPGA，所述MCU處理器與FPGA、EEPROM連接；所述通信控制模塊用于接收上位機(jī)指令、采樣外部音頻信號(hào)以實(shí)現(xiàn)內(nèi)部AM調(diào)制、用于保存校準(zhǔn)值、控制中頻處理模塊和本振模塊； 本振模塊包括三個(gè)本振，分別為第一本振、第二本振、第三本振； 所述上下變頻模塊包含兩條變頻支路，即第一變頻支路和第二變頻支路； 中頻處理模塊包括第一 DDS及與其連接的第一放大濾波模塊、第二 DDS及與其連接的第二放大濾波模塊； 所述中頻處理模塊將各種模式調(diào)制信號(hào)調(diào)制為中心頻率，送到上下變頻模塊的第一變頻支路和第二變頻支路，與本振模塊經(jīng)過(guò)兩次變頻后分為30MHz~560MHz、560MHz~1000MHz兩頻段輸出。
2.如權(quán)利要求1所述的寬頻帶信號(hào)發(fā)生器，其特征在于，所述第一本振產(chǎn)生1800MHz的點(diǎn)頻，經(jīng)二功分后分為二路，提供給第二乘法器、第五乘法器作為參考頻率，經(jīng)混頻后分別提供給第一變頻支路、第二變頻支路； 第二本振產(chǎn)生2100MHz~2630MHz、步進(jìn)為IMHz的跳頻信號(hào)， 第三本振L03產(chǎn)生2600MHz~3070MHz，步進(jìn)為IMHz的跳頻信號(hào)； 第二本振、第三本振由FPGA控制，分別提供給上下變頻模塊的第一變頻支路、第二變頻支路，實(shí)現(xiàn)兩次變頻。
3.如權(quán)利要求1或2所述的寬頻帶信號(hào)發(fā)生器，其特征在于，所述第一變頻支路包括順次連接的第一乘法器、第三放大濾波模塊、第二乘法器、第一濾波放大濾波模塊、第三乘法器、第二濾波放大濾波模塊、第一功率衰減及校準(zhǔn)模塊、第一開(kāi)關(guān)，所述第一開(kāi)關(guān)將30MHz~560MHz信號(hào)分為兩個(gè)頻段，所述兩個(gè)頻段分別順次經(jīng)過(guò)第一濾波器及第三放大濾波模塊、第二濾波器及第四放大濾波模塊后連接到第二開(kāi)關(guān)的兩個(gè)輸入端，第二開(kāi)關(guān)的輸出端輸出30MHz~560MH頻段； 其中，第一本振與第三放大濾波模塊輸出信號(hào)在第二乘法器處合成實(shí)現(xiàn)第一級(jí)變頻后連接到第一濾波放大濾波模塊輸入端，第一濾波放大濾波模塊輸出端與第二本振在第三乘法器處混頻合成實(shí)現(xiàn)第二級(jí)變頻后連接到第二放大濾波模塊輸入端。
4.如權(quán)利要求3所述的寬頻帶信號(hào)發(fā)生器，其特征在于，所述第一開(kāi)關(guān)將30MHz~560MHz 信號(hào)分為 30MHz ~130MHz、130MHz ~560MHz 兩個(gè)頻段。
5.如權(quán)利要求3所述的寬頻帶信號(hào)發(fā)生器，其特征在于，所述第一變頻支路的第一級(jí)變頻是把輸入頻率為255~285MHz、步進(jìn)為IKHz的中頻信號(hào)變頻到2055MHz~2085MHz ； 第二級(jí)變頻是將第一次變頻產(chǎn)生的2055MHz~2085MHz信號(hào)與第二本振的本振信號(hào)進(jìn)行混頻，產(chǎn)生30MHz~560MHz信號(hào)。
6.如權(quán)利要求3或4或5所述的寬頻帶信號(hào)發(fā)生器，其特征在于，第一功率衰減及校準(zhǔn)模塊包含兩個(gè)衰減器，分別用于功率控制和幅度校準(zhǔn)，用于功率控制衰減器的衰減范圍為O~31dBm，步進(jìn)0.5dBm ;用于幅度校準(zhǔn)的衰減器的衰減范圍為O~7.5dBm，步進(jìn)0.5dBm。
7.如權(quán)利要求1或2所述的寬頻帶信號(hào)發(fā)生器，其特征在于，所述第二變頻支路包括順次連接的第四乘法器、第四放大濾波模塊、第五乘法器、第五濾波放大濾波模塊、第六乘法器、第六濾波放大濾波模塊、第二功率衰減及校準(zhǔn)模塊、第七濾波放大濾波模塊，所述第七濾波放大濾波模塊輸出端輸出560MHz~1000MHz頻段； 其中，第一本振與第四放大濾波模塊輸出信號(hào)在第五乘法器處合成實(shí)現(xiàn)第一級(jí)變頻后連接到第五濾波放大濾波模塊，第五濾波放大濾波模塊的輸出信號(hào)與第三本振在第六乘法器處合成實(shí)現(xiàn)第二級(jí)變頻后連接到第六濾波放大濾波模塊輸入端。
8.如權(quán)利要求7所述信號(hào)發(fā)生器，其特征在于，第二變頻支路的第一級(jí)變頻是把輸入頻率為255~285MHz、步進(jìn)為IKHz的中頻信號(hào)變頻到2055MHz~2085MHz ； 第二級(jí)變頻即是將第一次混頻產(chǎn)生的2055MHz~2085MHz信號(hào)與第三本振的本振信號(hào)進(jìn)行混頻 ，產(chǎn)生560MHz~1000MHz信號(hào)。
9.如權(quán)利要求7或8所述的寬頻帶信號(hào)發(fā)生器，其特征在于，第二功率衰減及校準(zhǔn)模塊包含兩個(gè)衰減器，分別用于功率控制和幅度校準(zhǔn)，用于功率控制衰減器的衰減范圍為O~31dBm，步進(jìn)0.5dBm ;用于幅度校準(zhǔn)的衰減器的衰減范圍為O~7.5dBm，步進(jìn)0.5dBm。
【文檔編號(hào)】H04B1/7163GK103731181SQ201410018854
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2014年1月16日 優(yōu)先權(quán)日:2014年1月16日
【發(fā)明者】夏長(zhǎng)春, 趙小松, 陳波 申請(qǐng)人:四川九洲電器集團(tuán)有限責(zé)任公司, 成都九洲迪飛科技有限責(zé)任公司