專利名稱：可級(jí)聯(lián)的數(shù)字音頻矩陣、數(shù)字音頻通信系統(tǒng)及方法
技術(shù)領(lǐng)域：
本發(fā)明涉及音頻信號(hào)處理技術(shù)領(lǐng)域，尤其涉及ー種可級(jí)聯(lián)的數(shù)字音頻矩陣、數(shù)字音頻通信系統(tǒng)及方法。
背景技術(shù)：
數(shù)字音頻矩陣是各種酒店、會(huì)堂、體育場(chǎng)館等大型場(chǎng)所必需的音頻信號(hào)處理設(shè)備。目前，為了擴(kuò)展音頻輸入輸出通道數(shù)，數(shù)字音頻矩陣的應(yīng)用方式通常如圖I所示。圖I是僅應(yīng)用兩個(gè)數(shù)字音頻矩陣擴(kuò)展方式為例，圖中數(shù)字音頻矩陣Dl和數(shù)字音頻矩陣D2均具有三個(gè)音頻信號(hào)輸入接口和三個(gè)音頻信號(hào)輸出接ロ，可以接收三路模擬音頻信號(hào)和輸出三路模擬音頻信號(hào)。數(shù)字音頻矩陣Dl通過(guò)ー個(gè)音頻輸出接ロ 11與數(shù)字音頻矩陣D2的一個(gè)音頻輸入接ロ 21連接，通過(guò)該通道傳輸模擬的音頻信號(hào)，實(shí)現(xiàn)兩個(gè)矩陣之間的 音頻信號(hào)的傳輸，從而將音頻輸入輸出通道數(shù)由3個(gè)擴(kuò)展為5個(gè)。然而，這種傳統(tǒng)的擴(kuò)展方式存在以下缺陷
I)在數(shù)字音頻矩陣Dl與D2之間，一條線只能傳輸一路音頻信號(hào)，因而音頻信號(hào)路數(shù)受限。2)音頻信號(hào)在不同矩陣之間傳輸時(shí)，信號(hào)容易損失。以圖I為例，數(shù)字音頻矩陣Dl接收到模擬信號(hào)后，先對(duì)其進(jìn)行模數(shù)轉(zhuǎn)換及其他數(shù)字處理，再進(jìn)行數(shù)模轉(zhuǎn)換后輸出至數(shù)字音頻矩陣D2，顯然模擬音頻信號(hào)的傳輸方式使得信號(hào)容易受損。3)音頻信號(hào)只能單向輸出。以圖I為例，音頻信號(hào)只能由數(shù)字音頻矩陣Dl輸出至數(shù)字音頻矩陣D2，不能反向，這樣再應(yīng)用時(shí)給用戶帶來(lái)諸多不便。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種可級(jí)聯(lián)的的數(shù)字音頻矩陣、數(shù)字音頻通信系統(tǒng)及方法，用戶可根據(jù)需求自由的對(duì)音頻輸入輸出位數(shù)進(jìn)行擴(kuò)展，且在擴(kuò)展的同時(shí)保證音頻信號(hào)的質(zhì)量；
本發(fā)明的另一目的在于提供一種可級(jí)聯(lián)的的數(shù)字音頻矩陣、數(shù)字音頻通信系統(tǒng)及方法，實(shí)現(xiàn)音頻信號(hào)的雙向傳輸，進(jìn)ー步提升用戶的使用效果。本發(fā)明的目的是通過(guò)以下技術(shù)方案實(shí)現(xiàn)的
ー種可級(jí)聯(lián)的數(shù)字音頻矩陣，包括電源模塊、DSP単元，以及與該DSP単元分別連接的音頻輸入接口和音頻輸出接ロ，還包括FPGA單元，所述電源模塊與DSP單元和FPGA單元分別連接；
所述DSP単元，用于接收外界信號(hào)源通過(guò)音頻輸入接ロ輸入的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)連同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至FPGA単元；接收FPGA単元上發(fā)的數(shù)字音頻信號(hào)，對(duì)該數(shù)字音頻信號(hào)以及所述模擬音頻信號(hào)進(jìn)行相關(guān)音頻處理，之后控制各音頻輸出接ロ輸出；
所述FPGA単元，用于接收DSP単元下發(fā)的數(shù)字音頻信號(hào)，將其中一路或者一路以上的數(shù)字音頻信號(hào)打包后按照信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至其他設(shè)備。ー種數(shù)字音頻通信系統(tǒng)，包括至少兩個(gè)數(shù)字音頻矩陣，所述數(shù)字音頻矩陣包括電源模塊、DSP單元、與該DSP單元分別連接的音頻輸入接口和音頻輸出接ロ、FPGA單元；
所述DSP単元，用于接收外界信號(hào)源通過(guò)音頻輸入接ロ輸入的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)連同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至FPGA単元；接收FPGA単元上發(fā)的數(shù)字音頻信號(hào)，對(duì)該數(shù)字音頻信號(hào)以及所述模擬音頻信號(hào)進(jìn)行相關(guān)音頻處理，之后控制各音頻輸出接ロ輸出；
所述FPGA単元，用于接收DSP単元下發(fā)的數(shù)字音頻信號(hào)，將其中一路或者一路以上的數(shù)字音頻信號(hào)打包后按照信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至下ー級(jí)設(shè)備；在接收到來(lái)自上ー級(jí)設(shè)備的數(shù)字音頻信號(hào)吋，判斷本端是否為目的地，若是，則將其拆包后上報(bào)至本端的DSP単元，否則將其轉(zhuǎn)發(fā)至下一級(jí)設(shè)備； 不同數(shù)字音頻矩陣之間通過(guò)FPGA単元級(jí)聯(lián)。其中，所述FPGA単元，還用于實(shí)時(shí)檢測(cè)與本端連接的數(shù)字音頻矩陣是否掉電，在檢測(cè)到掉電時(shí)通過(guò)數(shù)字信號(hào)線傳輸電壓調(diào)制信號(hào)至對(duì)端。其中，所述電源模塊還與本端連接的數(shù)字音頻矩陣的FPGA單元連接，向其輸出電壓調(diào)制信號(hào)。其中，所述級(jí)聯(lián)的數(shù)字音頻矩陣的個(gè)數(shù)為8。ー種數(shù)字音頻通信系統(tǒng)，包括至少兩個(gè)數(shù)字音頻矩陣，交換機(jī)設(shè)備；
所述數(shù)字音頻矩陣包括電源模塊、DSP単元、與該DSP単元分別連接的音頻輸入接口和音頻輸出接ロ、第一 FPGA単元；
所述DSP単元，用于接收外界信號(hào)源通過(guò)音頻輸入接ロ輸入的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)連同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至第一 FPGA単元；接收第一 FPGA単元上發(fā)的數(shù)字音頻信號(hào)，對(duì)該數(shù)字音頻信號(hào)以及所述模擬音頻信號(hào)進(jìn)行相關(guān)音頻處理，之后控制各音頻輸出接ロ輸出；
所述FPGA単元，用于接收DSP単元下發(fā)的數(shù)字音頻信號(hào)，將其中一路或者一路以上的數(shù)字音頻信號(hào)打包后連同信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至交換機(jī)設(shè)備；在接收到交換機(jī)設(shè)備的數(shù)字音頻信號(hào)吋，將其拆包后上報(bào)至本端的DSP単元；
所述交換機(jī)設(shè)備，包括第二 FPGA単元，用于接收來(lái)自各數(shù)字音頻矩陣的數(shù)字音頻信號(hào)及信號(hào)轉(zhuǎn)發(fā)路徑信息，根據(jù)該信號(hào)轉(zhuǎn)發(fā)路徑將數(shù)字音頻信號(hào)轉(zhuǎn)發(fā)至指定數(shù)字音頻矩陣的第一 FPGA單元；
所述各數(shù)字音頻矩陣分別通過(guò)第一 FPGA単元與交換機(jī)設(shè)備的第二 FPGA単元相連接。ー種數(shù)字音頻通信方法，包括步驟
在各個(gè)數(shù)字音頻矩陣中分別預(yù)設(shè)信號(hào)轉(zhuǎn)發(fā)路徑信息；
在各個(gè)數(shù)字音頻矩陣端，將本端的音頻輸入接ロ收到的模擬音頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換處理，將處理后的各路數(shù)字音頻信號(hào)發(fā)送至本端的FPGA単元；
FPGA単元根據(jù)信號(hào)轉(zhuǎn)發(fā)路徑將其中指定的一路或者多路數(shù)字音頻信號(hào)打包連同信號(hào)轉(zhuǎn)發(fā)路徑信息發(fā)送至下ー級(jí)數(shù)字音頻矩陣；
下ー級(jí)數(shù)字音頻矩陣的FPGA單元收到數(shù)字音頻信號(hào)后，根據(jù)其中攜帯的信號(hào)轉(zhuǎn)發(fā)路徑信息判斷本端是否為信號(hào)轉(zhuǎn)發(fā)目的地，若是，則將數(shù)字音頻信號(hào)拆包處理后上報(bào)至本端的DSP単元，否則將其轉(zhuǎn)發(fā)至下ー級(jí)數(shù)字音頻矩陣，直至轉(zhuǎn)發(fā)至目的地；
在各個(gè)數(shù)字音頻矩陣端，DSP単元根據(jù)預(yù)設(shè)的規(guī)則對(duì)FPGA単元上報(bào)的數(shù)字音頻信號(hào)以及本端音頻輸入接ロ接收的模擬音頻信號(hào)進(jìn)行相應(yīng)音頻處理，控制本端的音頻輸出接ロ輸出各路模擬音頻信號(hào)。其中，還包括在FPGA單元中設(shè)定默認(rèn)的信號(hào)轉(zhuǎn)發(fā)路徑信息，在本端掉電時(shí)按照該默認(rèn)的信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)當(dāng)前的數(shù)字音頻信號(hào)。另ー種數(shù)字音頻通信方法，包括步驟
在各個(gè)數(shù)字音頻矩陣中分別預(yù)設(shè)信號(hào)轉(zhuǎn)發(fā)路徑；
在各個(gè)數(shù)字音頻矩陣端，將本端的音頻輸入接ロ收到的模擬音頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換處理，將處理后的各路數(shù)字音頻信號(hào)發(fā)送至本端的FPGA単元；
FPGA単元根據(jù)信號(hào)轉(zhuǎn)發(fā)路徑將其中指定的一路或者多路數(shù)字音頻信號(hào)打包連同信號(hào) 轉(zhuǎn)發(fā)路徑信息發(fā)送至交換機(jī)設(shè)備，由交換機(jī)設(shè)備將打包的數(shù)字音頻信號(hào)轉(zhuǎn)發(fā)至指定的數(shù)字音頻矩陣；
在各個(gè)數(shù)字音頻矩陣端，DSP単元根據(jù)預(yù)設(shè)的規(guī)則對(duì)交換機(jī)設(shè)備轉(zhuǎn)發(fā)來(lái)的數(shù)字音頻信號(hào)以及本端音頻輸入接ロ接收的模擬音頻信號(hào)進(jìn)行相應(yīng)音頻處理，控制本端的音頻輸出接ロ輸出各路模擬音頻信號(hào)。與現(xiàn)有技術(shù)相比，本發(fā)明實(shí)施例具有以下有益效果
I)本發(fā)明實(shí)施例在數(shù)字音頻矩陣中增設(shè)了用于對(duì)音頻數(shù)據(jù)進(jìn)行打包/拆包/同步的FPGA単元，在進(jìn)行擴(kuò)展時(shí)，數(shù)字音頻矩陣之間可通過(guò)FPGA單元連接，能夠雙向傳輸數(shù)字音頻信號(hào)且一條數(shù)據(jù)信號(hào)線可同時(shí)傳輸多個(gè)通道的數(shù)據(jù)，一方面由于數(shù)字信號(hào)本身所具有的特性，保證了音頻信號(hào)的質(zhì)量，提高了穩(wěn)定性和可靠性；另一方面，由于可雙向傳輸，増加了數(shù)字音頻矩陣擴(kuò)展的靈活性，可滿足用戶在復(fù)雜環(huán)境下的使用需求。2)本發(fā)明實(shí)施例中可保證不同數(shù)字音頻矩陣能夠基本同歩。3)本發(fā)明實(shí)施例中，F(xiàn)PGA単元中可預(yù)設(shè)在本端死機(jī)情況下的信號(hào)轉(zhuǎn)發(fā)路徑，這樣在多級(jí)級(jí)聯(lián)時(shí)，若其中一臺(tái)數(shù)字音頻矩陣down掉的話其他數(shù)字音頻矩陣仍然能夠正常輸入輸出。4)本發(fā)明實(shí)施例還進(jìn)行了防掉電處理，可通過(guò)兩種方式來(lái)實(shí)現(xiàn)，保證了一臺(tái)數(shù)字音頻矩陣掉電情況下能夠從其他數(shù)字音頻矩陣獲取電源信號(hào)，保證正常工作。


圖I是傳統(tǒng)的音頻通信系統(tǒng)架構(gòu)圖。圖2是本發(fā)明實(shí)施例一中數(shù)字音頻通信系統(tǒng)架構(gòu)圖。圖3是本發(fā)明實(shí)施例一中數(shù)字音頻通信方法流程圖。圖4是本發(fā)明實(shí)施例一中防掉電處理方式示意圖。圖5是本發(fā)明實(shí)施例ニ中數(shù)字音頻通信系統(tǒng)架構(gòu)圖。
具體實(shí)施例方式為了使本發(fā)明的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)ー步詳細(xì)說(shuō)明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。本發(fā)明的核心思想為在數(shù)字音頻矩陣中增設(shè)FPGA単元，該FPGA単元具有數(shù)字音頻信號(hào)的打包/拆包/同步功能，這樣多個(gè)數(shù)字音頻矩陣通過(guò)FPGA単元級(jí)聯(lián)，即可通過(guò)FPGA單元實(shí)現(xiàn)兩個(gè)數(shù)字音頻矩陣之間雙向傳輸多路數(shù)字音頻信號(hào)；也可將多個(gè)數(shù)字音頻矩陣分別與ー個(gè)交換機(jī)設(shè)備連接，通過(guò)交換機(jī)設(shè)備實(shí)現(xiàn)數(shù)字音頻信號(hào)的轉(zhuǎn)發(fā)。實(shí)施例一
請(qǐng)參閱圖2，本實(shí)施例中，音頻通信系統(tǒng)中包括數(shù)字音頻矩陣Dl、D2、D3。數(shù)字音頻矩陣Dl、D2、D3均包括以下組成部分音頻輸入接ロ、音頻輸出接ロ、DSP單元、FPGA單元、電源模塊。其中，DSP単元，用于接收本端的各音頻輸入接ロ所接收到的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至FPGA単元；接收 FPGA單元發(fā)送來(lái)的數(shù)字音頻信號(hào)，結(jié)合本端音頻輸入接ロ所接收到的模擬音頻信號(hào)，進(jìn)行各種處通后控制本端指定首頻輸出接ロ輸出；
FPGA単元，用于接收DSP單元發(fā)送來(lái)的數(shù)字音頻信號(hào)，將其打包處理后按照信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至指定數(shù)字音頻矩陣；在接收到來(lái)自其他數(shù)字音頻矩陣的數(shù)字音頻信號(hào)吋，判斷本端是否為目的地，若是，則將該數(shù)字音頻信號(hào)上報(bào)至本端的DSP単元，否則將其轉(zhuǎn)發(fā)至下ー級(jí)數(shù)字音頻矩陣。如圖2所示，在級(jí)聯(lián)時(shí)，數(shù)字音頻矩陣Dl的FPGA單元I與數(shù)字音頻矩陣D2的FPGA單元2連接，數(shù)字音頻矩陣D2的FPGA單元2與數(shù)字音頻矩陣D3的FPGA單元3連接。如圖3所示，上述系統(tǒng)中音頻信號(hào)轉(zhuǎn)發(fā)處理的過(guò)程為
301、按照當(dāng)前的使用需求，在各個(gè)數(shù)字音頻矩陣中分別預(yù)設(shè)信號(hào)轉(zhuǎn)發(fā)路徑。302、在各個(gè)數(shù)字音頻矩陣端，將本端的音頻輸入接ロ收到的模擬音頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換處理，將處理后的各路數(shù)字音頻信號(hào)發(fā)送至本端的FPGA単元。303、FPGA単元根據(jù)信號(hào)轉(zhuǎn)發(fā)路徑將其中指定的一路或者多路數(shù)字音頻信號(hào)打包連同信號(hào)轉(zhuǎn)發(fā)路徑信息發(fā)送至下ー級(jí)數(shù)字音頻矩陣。304、下ー級(jí)數(shù)字音頻矩陣的FPGA單元收到數(shù)字音頻信號(hào)后，根據(jù)其中攜帯的信號(hào)轉(zhuǎn)發(fā)路徑信息判斷本端是否為信號(hào)轉(zhuǎn)發(fā)目的地，若是，則將數(shù)字音頻信號(hào)拆包處理后上報(bào)至本端的DSP単元，否則將其轉(zhuǎn)發(fā)至下ー級(jí)數(shù)字音頻矩陣，直至轉(zhuǎn)發(fā)至目的地。305、在各個(gè)數(shù)字音頻矩陣端，DSP単元根據(jù)預(yù)設(shè)的規(guī)則對(duì)FPGA単元上報(bào)的數(shù)字音頻信號(hào)以及本端音頻輸入接ロ接收的模擬音頻信號(hào)進(jìn)行相應(yīng)處理，控制本端的音頻輸出接ロ輸出各路模擬音頻信號(hào)。在數(shù)字音頻矩陣工作過(guò)程中，可能會(huì)出現(xiàn)死機(jī)的情況，為了避免該情況導(dǎo)致的音頻信號(hào)轉(zhuǎn)發(fā)過(guò)程失敗，本實(shí)施例中可在FPGA単元中定義默認(rèn)的信號(hào)轉(zhuǎn)發(fā)路徑，在出現(xiàn)死機(jī)時(shí)FPGA根據(jù)該信號(hào)轉(zhuǎn)發(fā)路徑進(jìn)行數(shù)字音頻信號(hào)的轉(zhuǎn)發(fā)，從而保證整個(gè)音頻系統(tǒng)的工作能夠正常進(jìn)行。本實(shí)施例還進(jìn)行了防掉電處理，如圖4所示，處理方式有兩種
ー種方式為=FPGA単元在與檢測(cè)到其相連的數(shù)字音頻矩陣掉電時(shí)，通過(guò)數(shù)字信號(hào)線向?qū)Χ说腇PGA傳送電壓調(diào)制信號(hào)，從而為對(duì)端的FPGA單元供電。另ー種方式為FPGA單元在本端掉電吋，從對(duì)端的電源模塊獲取電壓調(diào)制信號(hào)。
實(shí)施例ニ
由于數(shù)字音頻矩陣增設(shè)了 FPGA単元，該單元主要用戶數(shù)字音頻信號(hào)的輸出，因而多個(gè)數(shù)字音頻矩陣除了級(jí)聯(lián)方式外還可通過(guò)交換機(jī)設(shè)備來(lái)實(shí)現(xiàn)通信。具體應(yīng)用方式如圖5所
/Jn ο本實(shí)施例中，音頻通信過(guò)程為
在各個(gè)數(shù)字音頻矩陣中分別預(yù)設(shè)信號(hào)轉(zhuǎn)發(fā)路徑；各數(shù)字音頻矩陣通過(guò)FPGA單元將數(shù)字音頻信號(hào)連同信號(hào)轉(zhuǎn)發(fā)路徑信息轉(zhuǎn)發(fā)至交換機(jī)設(shè)備，交換機(jī)設(shè)備再根據(jù)信號(hào)轉(zhuǎn)發(fā)路徑將數(shù)字音頻信號(hào)轉(zhuǎn)發(fā)至指定的數(shù)字音頻矩陣。該過(guò)程也是應(yīng)用了 FPGA単元的數(shù)字音頻信號(hào)轉(zhuǎn)發(fā)處理功能。以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精 神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.ー種可級(jí)聯(lián)的數(shù)字音頻矩陣，包括電源模塊、DSP単元，以及與該DSP単元分別連接的音頻輸入接口和音頻輸出接ロ，其特征在于，還包括FPGA單元，所述電源模塊與DSP單元和FPGA單元分別連接；所述DSP単元，用于接收外界信號(hào)源通過(guò)音頻輸入接ロ輸入的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)連同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至FPGA単元；接收FPGA単元上發(fā)的數(shù)字音頻信號(hào)，對(duì)該數(shù)字音頻信號(hào)以及所述模擬音頻信號(hào)進(jìn)行相關(guān)音頻處理，之后控制各音頻輸出接ロ輸出；所述FPGA単元，用于接收DSP単元下發(fā)的數(shù)字音頻信號(hào)，將其中一路或者一路以上的數(shù)字音頻信號(hào)打包后按照信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至其他設(shè)備。
2.ー種數(shù)字音頻通信系統(tǒng)，包括至少兩個(gè)數(shù)字音頻矩陣，其特征在干，所述數(shù)字音頻矩陣包括電源模塊、DSP単元、與該DSP単元分別連接的音頻輸入接口和音頻輸出接ロ、FPGA単元；所述DSP単元，用于接收外界信號(hào)源通過(guò)音頻輸入接ロ輸入的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)連同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至FPGA単元；接收FPGA単元上發(fā)的數(shù)字音頻信號(hào)，對(duì)該數(shù)字音頻信號(hào)以及所述模擬音頻信號(hào)進(jìn)行相關(guān)音頻處理，之后控制各音頻輸出接ロ輸出；所述FPGA単元，用于接收DSP単元下發(fā)的數(shù)字音頻信號(hào)，將其中一路或者一路以上的數(shù)字音頻信號(hào)打包后按照信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至下ー級(jí)設(shè)備；在接收到來(lái)自上ー級(jí)設(shè)備的數(shù)字音頻信號(hào)吋，判斷本端是否為目的地，若是，則將其拆包后上報(bào)至本端的DSP単元，否則將其轉(zhuǎn)發(fā)至下一級(jí)設(shè)備；不同數(shù)字音頻矩陣之間通過(guò)FPGA単元級(jí)聯(lián)。
3.如權(quán)利要求2所述可級(jí)聯(lián)的數(shù)字音頻通信系統(tǒng)，其特征在于，所述FPGA単元，還用于實(shí)時(shí)檢測(cè)與本端連接的數(shù)字音頻矩陣是否掉電，在檢測(cè)到掉電時(shí)通過(guò)數(shù)字信號(hào)線傳輸電壓調(diào)制信號(hào)至對(duì)端。
4.如權(quán)利要求2所述可級(jí)聯(lián)的數(shù)字音頻矩陣，其特征在于，所述電源模塊還與本端連接的數(shù)字音頻矩陣的FPGA單元連接，向其輸出電壓調(diào)制信號(hào)。
5.如權(quán)利要求2至4任一所述數(shù)字音頻通信系統(tǒng)，其特征在于，所述級(jí)聯(lián)的數(shù)字音頻矩陣的個(gè)數(shù)為8。
6.ー種數(shù)字音頻通信系統(tǒng)，包括至少兩個(gè)數(shù)字音頻矩陣，其特征在于，還包括交換機(jī)設(shè)備;所述數(shù)字音頻矩陣包括電源模塊、DSP単元、與該DSP単元分別連接的音頻輸入接口和音頻輸出接ロ、第一 FPGA単元；所述DSP単元，用于接收外界信號(hào)源通過(guò)音頻輸入接ロ輸入的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)連同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至第一 FPGA単元；接收第一 FPGA単元上發(fā)的數(shù)字音頻信號(hào)，對(duì)該數(shù)字音頻信號(hào)以及所述模擬音頻信號(hào)進(jìn)行相關(guān)音頻處理，之后控制各音頻輸出接ロ輸出；所述FPGA単元，用于接收DSP単元下發(fā)的數(shù)字音頻信號(hào)，將其中一路或者一路以上的數(shù)字音頻信號(hào)打包后連同信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至交換機(jī)設(shè)備；在接收到交換機(jī)設(shè)備的數(shù)字音頻信號(hào)吋，將其拆包后上報(bào)至本端的DSP単元；所述交換機(jī)設(shè)備，包括第二 FPGA単元，用于接收來(lái)自各數(shù)字音頻矩陣的數(shù)字音頻信號(hào)及信號(hào)轉(zhuǎn)發(fā)路徑信息，根據(jù)該信號(hào)轉(zhuǎn)發(fā)路徑將數(shù)字音頻信號(hào)轉(zhuǎn)發(fā)至指定數(shù)字音頻矩陣的第一 FPGA單元；所述各數(shù)字音頻矩陣分別通過(guò)第一 FPGA単元與交換機(jī)設(shè)備的第二 FPGA単元相連接。
7.—種如權(quán)利要求4所述數(shù)字音頻通信系統(tǒng)的數(shù)字音頻通信方法，其特征在干，該方法包括在各個(gè)數(shù)字音頻矩陣中分別預(yù)設(shè)信號(hào)轉(zhuǎn)發(fā)路徑信息；在各個(gè)數(shù)字音頻矩陣端，將本端的音頻輸入接ロ收到的模擬音頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換處理，將處理后的各路數(shù)字音頻信號(hào)發(fā)送至本端的FPGA単元；FPGA単元根據(jù)信號(hào)轉(zhuǎn)發(fā)路徑將其中指定的一路或者多路數(shù)字音頻信號(hào)打包連同信號(hào)轉(zhuǎn)發(fā)路徑信息發(fā)送至下ー級(jí)數(shù)字音頻矩陣；下ー級(jí)數(shù)字音頻矩陣的FPGA單元收到數(shù)字音頻信號(hào)后，根據(jù)其中攜帯的信號(hào)轉(zhuǎn)發(fā)路徑信息判斷本端是否為信號(hào)轉(zhuǎn)發(fā)目的地，若是，則將數(shù)字音頻信號(hào)拆包處理后上報(bào)至本端的DSP単元，否則將其轉(zhuǎn)發(fā)至下ー級(jí)數(shù)字音頻矩陣，直至轉(zhuǎn)發(fā)至目的地；在各個(gè)數(shù)字音頻矩陣端，DSP単元根據(jù)預(yù)設(shè)的規(guī)則對(duì)FPGA単元上報(bào)的數(shù)字音頻信號(hào)以及本端音頻輸入接ロ接收的模擬音頻信號(hào)進(jìn)行相應(yīng)音頻處理，控制本端的音頻輸出接ロ輸出各路模擬音頻信號(hào)。
8.如權(quán)利要求7所述數(shù)字音頻通信方法，其特征在干，該方法還包括在FPGA単元中設(shè)定默認(rèn)的信號(hào)轉(zhuǎn)發(fā)路徑信息，在本端掉電時(shí)按照該默認(rèn)的信號(hào)轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)當(dāng)前的數(shù)字音頻信號(hào)。
9.一種如權(quán)利要求6所述數(shù)字音頻通信系統(tǒng)的數(shù)字音頻通信方法，其特征在干，該方法包括在各個(gè)數(shù)字音頻矩陣中分別預(yù)設(shè)信號(hào)轉(zhuǎn)發(fā)路徑；在各個(gè)數(shù)字音頻矩陣端，將本端的音頻輸入接ロ收到的模擬音頻信號(hào)進(jìn)行模數(shù)轉(zhuǎn)換處理，將處理后的各路數(shù)字音頻信號(hào)發(fā)送至本端的FPGA単元；FPGA単元根據(jù)信號(hào)轉(zhuǎn)發(fā)路徑將其中指定的一路或者多路數(shù)字音頻信號(hào)打包連同信號(hào)轉(zhuǎn)發(fā)路徑信息發(fā)送至交換機(jī)設(shè)備，由交換機(jī)設(shè)備將打包的數(shù)字音頻信號(hào)轉(zhuǎn)發(fā)至指定的數(shù)字音頻矩陣；在各個(gè)數(shù)字音頻矩陣端，DSP単元根據(jù)預(yù)設(shè)的規(guī)則對(duì)交換機(jī)設(shè)備轉(zhuǎn)發(fā)來(lái)的數(shù)字音頻信號(hào)以及本端音頻輸入接ロ接收的模擬音頻信號(hào)進(jìn)行相應(yīng)音頻處理，控制本端的音頻輸出接ロ輸出各路模擬音頻信號(hào)。
全文摘要
本發(fā)明提供了一種可級(jí)聯(lián)的數(shù)字音頻矩陣、數(shù)字音頻通信系統(tǒng)及方法。數(shù)字音頻矩陣包括DSP單元和FPGA單元；DSP單元，用于接收外界信號(hào)源輸入的模擬音頻信號(hào)，將其模數(shù)轉(zhuǎn)換后得到的各路數(shù)字音頻信號(hào)連同預(yù)設(shè)的信號(hào)轉(zhuǎn)發(fā)路徑信息下發(fā)至FPGA單元；接收FPGA單元上發(fā)的數(shù)字音頻信號(hào)，對(duì)該數(shù)字音頻信號(hào)以及模擬音頻信號(hào)進(jìn)行相關(guān)音頻處理，之后控制各音頻輸出接口輸出；FPGA單元，用于接收DSP單元下發(fā)的數(shù)字音頻信號(hào)，將其中多路數(shù)字音頻信號(hào)打包后按照轉(zhuǎn)發(fā)路徑轉(zhuǎn)發(fā)至其他設(shè)備。本發(fā)明實(shí)現(xiàn)數(shù)字音頻矩陣之間的雙向數(shù)字音頻信號(hào)傳輸功能，擴(kuò)展方式更加靈活，保證了音頻信號(hào)的質(zhì)量，且采用防掉電處理，滿足了復(fù)雜環(huán)境中的使用需求。
文檔編號(hào)H04S3/02GK102833666SQ20121026324
公開(kāi)日2012年12月19日 申請(qǐng)日期2012年7月27日 優(yōu)先權(quán)日2012年7月27日
發(fā)明者袁永平, 熊悅 申請(qǐng)人:深圳市東微智能科技有限公司