專利名稱：二進制移頻鍵控調(diào)制系統(tǒng)的制作方法
技術領域：
本發(fā)明涉及通信技術，特別涉及一種二進制移頻鍵控(2FSK)調(diào)制系統(tǒng)，該二進制移頻調(diào)制系統(tǒng)可將二進制高速數(shù)據(jù)直接調(diào)制至指定中頻，且頻偏、帶寬可調(diào)，并通過固定帶寬的濾波器實現(xiàn)頻域的收斂。
背景技術：
移頻鍵控(FSK)，為利用數(shù)字基帶信號離散取值特點去鍵控載波頻率，以傳遞信息的一種數(shù)字調(diào)制技術。該調(diào)制技術是信息傳輸中使用較早的一種調(diào)制方式，實現(xiàn)較容易，且抗噪聲與抗衰落的性能較好，在現(xiàn)代通信中得到了廣泛的應用。
二進制移頻鍵控(2FSK)屬于移頻鍵控(FSK)調(diào)制技術的一種，它通過用所傳送的數(shù)字信息控制載波的頻率來實現(xiàn)數(shù)字信息的傳送，即數(shù)字信息所包涵的符號‘I’、‘0’分別對應不同的載頻，從而實現(xiàn)二進制數(shù)據(jù)的調(diào)制。
二進制移頻鍵控(2FSK)通常采用鍵控法實現(xiàn)，即利用受矩形脈沖序列控制的開關電路對2個不同頻率的獨立 頻率源進行選通。該調(diào)制方法實現(xiàn)簡單，但由于2個信號源的輸出相互獨立，致使調(diào)制載波的相位不連續(xù)，頻譜利用率低，而且由于信號源輸出頻率固定， 改變調(diào)制載波頻率需要重新更換信號源，因此，該種方法的靈活度較差，不能滿足現(xiàn)今對產(chǎn)品設計的需求。發(fā)明內(nèi)容
本發(fā)明的目的就是根據(jù)現(xiàn)有技術的不足，為了克服傳統(tǒng)二進制移頻鍵控調(diào)制調(diào)制載波不連續(xù)、頻譜利用率低，提供一種二進制移頻鍵控(2FSK)調(diào)制系統(tǒng)的設計方案，以求利用當今流行的大規(guī)?，F(xiàn)場可編程集成電路芯片(FPGA)和成熟的頻率合成芯片進行2FSK調(diào)制系統(tǒng)的設計，可靈活實現(xiàn)相位連續(xù)、頻率可調(diào)、頻帶占用窄的二進制移頻鍵控調(diào)制系統(tǒng)。
為了實現(xiàn)上述目的，本發(fā)明采取的技術方案是二進制移頻鍵控(2FSK)調(diào)制系統(tǒng)，其特征在于，由FPGA芯片、頻率合成芯片和低通濾波器連接構成，采用直接頻率合成 (DDS)的方式，使用現(xiàn)場可編程芯片(FPGA)與頻率合成芯片直連，并通過控制總線的方式對頻率合成芯片的頻率調(diào)諧字進行配置，然后經(jīng)低通濾波器輸出二進制移頻鍵控(2FSK)調(diào)制信號。
二進制移頻鍵控(2FSK)調(diào)制系統(tǒng)的實現(xiàn)方法，包括如下步驟1)時鐘信號進入現(xiàn)場可編程芯片(FPGA)，F(xiàn)PGA芯片采用IOOMHz系統(tǒng)時鐘，其內(nèi)部的數(shù)字時鐘管理模塊將該IOOMHz系統(tǒng)時鐘分頻至30MHz后，經(jīng)過“REF_CLK”管腳輸出至頻率合成芯片，再由頻率合成芯片內(nèi)置的6XREF_CLK功能電路6倍頻至180MHz，作為頻率合成芯片頻率合成電路的系統(tǒng)參考時鐘；2)卩 6八芯片乂0651^9通過自定義的I/O端口連接至頻率合成芯片AD9851的W_CLK、 FQ_UD、REF_CLK及DcTD7配置管腳，對該芯片進行配置，從而實現(xiàn)二進制數(shù)據(jù)的FSK調(diào)制。
3)配置過程中，F(xiàn)PGA芯片XC6SLX9通過8位并行數(shù)據(jù)端口 DcTD7，將配置數(shù)據(jù)字W(TW4經(jīng)寫入時鐘W_CLK寫入頻率合成芯片AD9851內(nèi)部的40位配置寄存器，然后由FQ_UD 端口將配置寄存器中的數(shù)據(jù)傳輸至頻率合成芯片AD9851內(nèi)核電路，實現(xiàn)頻率及相位字的設定，從而完成頻率合成芯片的配置；4)頻率調(diào)諧字轉化為相位累加器的相位增量△ phase，并在波形查找表中讀出對應波形的數(shù)字值，通過D/A轉換為模擬信號，最后經(jīng)過匹配、濾波電路平滑輸出載波，并濾除采樣過程中產(chǎn)生的混迭、鏡頻等雜散信號，輸出純凈的2FSK調(diào)制載波信號其輸出頻率Ik為系統(tǒng)參考頻率；Aphase為步進間隔，由設定的頻率調(diào)諧字M決定；M為N比特位寬頻率調(diào)諧字的十進制整數(shù)，介于O N之間；頻率調(diào)諧字和相位累加器的位寬N決定了輸出載波的頻率精度，其調(diào)諧分辨率為
權利要求
1.二進制移頻鍵控調(diào)制系統(tǒng)，其特征在于，由FPGA芯片、頻率合成芯片和低通濾波器連接構成，采用直接頻率合成DDS的方式，使用現(xiàn)場可編程芯片F(xiàn)PGA與頻率合成芯片直連， 并通過控制總線的方式對頻率合成芯片的頻率調(diào)諧字進行配置，然后經(jīng)低通濾波器輸出二進制移頻鍵控調(diào)制信號。
2.二進制移頻鍵控調(diào)制系統(tǒng)的實現(xiàn)方法，包括如下步驟O時鐘信號進入現(xiàn)場可編程芯片F(xiàn)PGA，F(xiàn)PGA芯片采用IOOMHz系統(tǒng)時鐘，其內(nèi)部的數(shù)字時鐘管理模塊將該IOOMHz系統(tǒng)時鐘分頻至30MHz后，經(jīng)過REF_CLK管腳輸出至頻率合成芯片，再由頻率合成芯片內(nèi)置的6XREF_CLK功能電路6倍頻至180MHz，作為頻率合成芯片頻率合成電路的系統(tǒng)參考時鐘；2)卩 6八芯片乂0651^9通過自定義的I/O端口連接至頻率合成芯片AD9851的W_CLK、 FQ_UD、REF_CLK及DcTD7配置管腳，對該芯片進行配置，從而實現(xiàn)二進制數(shù)據(jù)的FSK調(diào)制；3)配置過程中，F(xiàn)PGA芯片XC6SLX9通過8位并行數(shù)據(jù)端口DcTD7，將配置數(shù)據(jù)字WcTff4 經(jīng)寫入時鐘W_CLK寫入頻率合成芯片AD9851內(nèi)部的40位配置寄存器，然后由FQ_UD端口將配置寄存器中的數(shù)據(jù)傳輸至頻率合成芯片AD9851內(nèi)核電路，實現(xiàn)頻率及相位字的設定， 從而完成頻率合成芯片的配直；4)頻率調(diào)諧字轉化為相位累加器的相位增量△phase，并在波形查找表中讀出對應波形的數(shù)字值，通過D/A轉換為模擬信號，最后經(jīng)過匹配、濾波電路平滑輸出載波，并濾除采樣過程中產(chǎn)生的混迭、鏡頻等雜散信號，輸出純凈的2FSK調(diào)制載波信號其輸出頻率
全文摘要
本發(fā)明涉及二進制移頻鍵控調(diào)制系統(tǒng)，系統(tǒng)由FPGA芯片、頻率合成芯片和低通濾波器連接構成，采用直接頻率合成DDS的方式，使用現(xiàn)場可編程芯片F(xiàn)PGA與頻率合成芯片直連，并通過控制總線的方式對頻率合成芯片的頻率調(diào)諧字進行配置，然后經(jīng)低通濾波器輸出二進制移頻鍵控2FSK調(diào)制信號；根據(jù)實現(xiàn)調(diào)制的方法步驟，其最大輸出載波頻率由系統(tǒng)參考頻率決定，載波相位連續(xù)、頻偏可調(diào)、占用帶寬較窄，方便、靈活，實現(xiàn)了高速二進制數(shù)據(jù)的移頻鍵控調(diào)制，是一種實用的二進制移頻鍵控調(diào)制系統(tǒng)。
文檔編號H04L27/12GK102984106SQ20121055075
公開日2013年3月20日 申請日期2012年12月18日 優(yōu)先權日2012年12月18日
發(fā)明者燕棟, 吳巖磊, 鄒建國, 田力, 趙丕揚, 楊松楠, 郝彬 申請人:天津光電通信技術有限公司