多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)的制作方法
【專利摘要】本申請(qǐng)?zhí)峁┝艘环N多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，基于現(xiàn)場(chǎng)可編程門(mén)陣列，包括：Q個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)；確定器，用于確定Q個(gè)成本函數(shù)值中最小的成本函數(shù)值對(duì)應(yīng)的傳輸數(shù)據(jù)信號(hào)為多進(jìn)制相移鍵控信號(hào)檢測(cè)結(jié)果；其中，任意一個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)包括：r更新器、比較器&相位更新器、錯(cuò)誤計(jì)算器、控制器和隨機(jī)存儲(chǔ)器。其中多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)由r更新器、比較器&相位更新器、錯(cuò)誤計(jì)算器、控制器和隨機(jī)存儲(chǔ)器組成，實(shí)現(xiàn)簡(jiǎn)單，降低了多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)硬件設(shè)計(jì)的復(fù)雜度，能夠適用于大規(guī)模多用戶/多天線系統(tǒng)。
【專利說(shuō)明】多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及信號(hào)處理【技術(shù)領(lǐng)域】，特別涉及一種多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)。
【背景技術(shù)】
[0002]一直以來(lái)，CDMA (Code Division Multiple Access,碼分多址)系統(tǒng)中多用戶(Mult1-user, MU)檢測(cè)方法獲得最優(yōu)性能所付出的運(yùn)算復(fù)雜性是一個(gè)重要的課題。對(duì)于小規(guī)模MU系統(tǒng)，球型檢測(cè)方法可以取得接近最優(yōu)性能，但是當(dāng)MU系統(tǒng)規(guī)模變大，其運(yùn)算量也變得非常復(fù)雜。半正定松弛方法檢測(cè)M進(jìn)制相移鍵控(M-ary phase shift keying, MPSK)信號(hào)在計(jì)算機(jī)仿真多用戶環(huán)境中表現(xiàn)很好，但實(shí)際應(yīng)用還是很復(fù)雜。近幾年一些研究者考慮了使用天線陣列，被稱為多天線(MIMO,Multiple-1nput Multiple-Output)技術(shù)，來(lái)獲得無(wú)線通信系統(tǒng)可能達(dá)到的頻譜效率。雖然上述方法可以提供較優(yōu)的檢測(cè)性能，但是對(duì)于大規(guī)模MMO系統(tǒng)運(yùn)算還是過(guò)于復(fù)雜。
[0003]伴隨針對(duì)大規(guī)模MIMO系統(tǒng)RF/天線/測(cè)量技術(shù)的不斷改進(jìn)，如何設(shè)計(jì)一種實(shí)際有效的方法，在大規(guī)模MIMO系統(tǒng)中，以更低的復(fù)雜度，更加有效的提高系統(tǒng)性能，成為研究的重點(diǎn)。基于現(xiàn)場(chǎng)可編程門(mén)陣列(Field-programmable gate-array, FPGA)的檢測(cè)方法被廣泛用于MU和MMO系統(tǒng)。但是，與基于FPGA的檢測(cè)方法相對(duì)的基于FPGA的檢測(cè)系統(tǒng)多適用于小規(guī)模MU/MIM0系統(tǒng)，針對(duì)大規(guī)模多用戶/多天線系統(tǒng)，硬件設(shè)計(jì)的復(fù)雜度非常高。

【發(fā)明內(nèi)容】

[0004]為解決上述技術(shù)問(wèn)題，本申請(qǐng)實(shí)施例提供一種多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，以達(dá)到降低硬件設(shè)計(jì)復(fù)雜度的目的，技術(shù)方案如下:
[0005]一種多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，基于現(xiàn)場(chǎng)可編程門(mén)陣列，包括:Q個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)，所述Q個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)并行計(jì)算同一個(gè)用戶的成本函數(shù)值，且各個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)的初始值不同，所述Q為大于等于I的整數(shù)；
[0006]確定器，用于確定Q個(gè)成本函數(shù)值中最小的成本函數(shù)值對(duì)應(yīng)的傳輸數(shù)據(jù)信號(hào)為多進(jìn)制相移鍵控信號(hào)檢測(cè)結(jié)果；
[0007]其中，任意一個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)包括:r更新器、比較器&相位更新器、錯(cuò)誤計(jì)算器、控制器和隨機(jī)存儲(chǔ)器；
[0008]所述r更新器,用于根據(jù)公式r = y-RXexp R0M(C>)計(jì)算向量r,所述y = Hhz,所述Φ為角索引向量，所述exp R0M(C>)為所述Φ的指數(shù)值，所述R = HhH,所述H為共軛轉(zhuǎn)置，所述H為信道矩陣向量或擴(kuò)頻矩陣向量，所述z為接收信號(hào)向量，所述Φ的初始值為Φq,所述Φ,是第q個(gè)多相位下降搜索時(shí)，bk，k = 1，2...Κ的初始角度集合，所述K表示K個(gè)用戶，所述bk為第 k個(gè)用戶的傳輸數(shù)據(jù)信號(hào)，所述q = 1，…Q ;
[0009]所述比較器&相位更新器，用于更新所述Φ ;
[0010]所述錯(cuò)誤計(jì)算器,用于根據(jù)公式.I(b) = -9i[expi?OM(a>)//(f + y)]計(jì)算所述J(b),所述J(b)為成本函數(shù)值，所述是取實(shí)部的數(shù)學(xué)符號(hào)，所述b為k個(gè)用戶各自的傳輸數(shù)據(jù)信號(hào)組成的傳輸數(shù)據(jù)信號(hào)向量；
[0011 ] 所述控制器，用于控制所述r更新器、比較器&相位更新器和錯(cuò)誤計(jì)算器之間的操作；
[0012]所述隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述R、所述y、所述φ和所述r。
[0013]優(yōu)選的，所述隨機(jī)存儲(chǔ)器包括:
[0014]R隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述R ；
[0015]y隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述I ；
[0016]Φ隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述Φ ;
[0017]r隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述r。
[0018]優(yōu)選的，所述r更新器包括:
[0019]第一雙端口存儲(chǔ)器，用于輸出和,所述為所述第一雙端口存儲(chǔ)器的A
輸出端口輸出的指數(shù)值，所述.e,?為所述第一雙端口存儲(chǔ)器的B輸出端口輸出的指數(shù)值；
[0020]6個(gè)DSP，分別為第一 DSP、第二 DSP、第三DSP、第四DSP、第五DSP和第六DSP，所述第一 DSP、所述第二 DSP和所述第三DSP為第一 DSP組，所述第四DSP、第五DSP和第六DSP為第二 DSP組，所述第一 DSP組和所述第二 DSP組并行運(yùn)行，所述第一 DSP組用于計(jì)算所述r的實(shí)部，所述第二 DSP組用于計(jì)算所述r的虛部；
[0021]所述第三DSP，用于輸出所述r的實(shí)部，所述r的實(shí)部為
9% I=}xmRk,?} - 3 {—, ^ X mkji，rk 是向量 r 的第 k 個(gè)值，Φη 是第

η~?
η個(gè)角度(η = O, Ρ..Κ-1)，Rk,η是矩陣R的第k行的第η列值，3是取虛部的數(shù)學(xué)符號(hào)；
[0022]所述第六DSP，用于輸出所述r的虛部，所述r的虛部為
3化 I = 3{八} — Σ [^/φ-} xS{RkJ,} + 3{e a } x mtJ, I]；

#1^0
[0023]所述第一 DSP、所述第二 DSP、所述第四DSP和所述第五DSP均與所述第一雙端口存儲(chǔ)器的輸出端口相連；
[0024]所述第一 DSP組中的各個(gè)DSP各自分別與R隨機(jī)存儲(chǔ)器的B端口、y隨機(jī)存儲(chǔ)器的B端口和r隨機(jī)存儲(chǔ)器的B端口相連，所述第二 DSP組中的各個(gè)DSP各自分別與R隨機(jī)存儲(chǔ)器的B端口、y隨機(jī)存儲(chǔ)器的B端口和r隨機(jī)存儲(chǔ)器的B端口相連；
[0025]5個(gè)邏輯多路復(fù)用器MUX，分別為第一 MUX、第二 MUX、第三MUX、第四MUX和第五MUX ；
[0026]所述第一 MUX用于選擇Φ隨機(jī)存儲(chǔ)器端口，所述第二 MUX和所述第三MUX用于選擇I隨機(jī)存儲(chǔ)器端口，所述第四MUX用于輸出所述r的實(shí)部，所述第五MUX用于輸出所述r的虛部；
[0027]多個(gè)第一寄存器，所述第一寄存器與所述第一 DSP組中的DSP和相應(yīng)的隨機(jī)存儲(chǔ)器相連；
[0028]多個(gè)第二寄存器，所述第二寄存器與所述第二 DSP組中的DSP和相應(yīng)的隨機(jī)存儲(chǔ)器相連。[0029]優(yōu)選的，所述第一 DSP包括第六MUX，所述第二 DSP包括第七M(jìn)UX和第八MUX，所述第三DSP包括第九MUX，所述第四DSP包括第十MUX，所述第五DSP包括第十一 MUX和第十二MUX’所述第六DSP包括第十三MUX ；
[0030]所述第六MUX、第七M(jìn)UX、第十MUX和第十一 MUX,分別用于設(shè)定旁路預(yù)加法器；
[0031]所述第八MXU和所述第十二MUX，分別用于在每K個(gè)時(shí)鐘周期的第一個(gè)時(shí)鐘周期選擇第二 MXU和第三MUX輸出并在其余K-1個(gè)時(shí)鐘周期選擇O ;
[0032]所述第九MUX和所述第十三MXU，分別用于在每K個(gè)時(shí)鐘周期的第一個(gè)時(shí)鐘周期選擇0，在K-1個(gè)時(shí)鐘周期選擇反饋。
[0033]優(yōu)選的，所述比較器&相位更新器包括:
[0034]第二雙端口存儲(chǔ)器，用于輸出,所述CDk為第k個(gè)用戶發(fā)送信息的角度，所述d為移動(dòng)相位的步長(zhǎng)，所述j為虛數(shù)單位，所述第二雙端口存儲(chǔ)器的0,輸入端口與所述Φ隨機(jī)存儲(chǔ)器的A端口相連，所述d輸入到所述第二雙端口存儲(chǔ)器的d端口 ；
[0035]第三雙端口存儲(chǔ)器，用于輸出和Z ?所述第三雙端口存儲(chǔ)器的Φ,輸入端口與所述Φ隨機(jī)存儲(chǔ)器的A端口相連，所述d輸入到所述第三雙端口存儲(chǔ)器的d端口 ；
[0036]4個(gè)DSP，分別為第七DSP、第八DSP、第九DSP和第十DSP，其中所述第七DSP和第八DSP組成第三DSP組，所述第九DSP和第十DSP組成第四DSP組，所述第三DSP組和第四DSP組并行運(yùn)行，所述第三DSP組用于計(jì)算cp，所述Cp為正旋轉(zhuǎn)，所述第四DSP組用于計(jì)算Cn,所述Cn為負(fù)旋轉(zhuǎn)；
[0037]r隨機(jī)存儲(chǔ)器的A端口分別與所述第七DSP、第八DSP、第九DSP和第十DSP的r端口連接； [0038]所述第七DSP，用于輸出所述Cp ；
[0039]所述第九DSP，用于輸出所述Cn ；
[0040]判斷器，與所述第七DSP和所述第九DSP相連，用于分別判斷Cp和Cn的符號(hào)位，在所述Cp的符號(hào)位為I時(shí)，觸發(fā)第十四MUX輸出Φk =^t+d,在所述Cn的符號(hào)位為I時(shí)，觸
發(fā)所述第十四MUX輸出= Φ,；
[0041 ] 所述第十四MUX與所述r更新器相連，將所述:Φk和 < 分別寫(xiě)入所述r更新器的Φk*'端口和《#f端口 ；
[0042]多個(gè)第三寄存器，所述第三寄存器與所述第三DSP組中的DSP和相應(yīng)的隨機(jī)存儲(chǔ)器相連；
[0043]多個(gè)第四寄存器，所述第四寄存器與所述第四DSP組中的DSP和相應(yīng)的隨機(jī)存儲(chǔ)器相連。
[0044]優(yōu)選的，所述錯(cuò)誤計(jì)算器包括:
[0045]第四雙端口存儲(chǔ)器，用于輸出eji> ；
[0046]3個(gè)DSP，分別為第十一 DSP、第十二 DSP和第十三DSP ；
[0047]第十五MUX ;
[0048]其中，Φ隨機(jī)存儲(chǔ)器B端口和第四雙端口存儲(chǔ)器的A地址端口相連，所述第四雙端口存儲(chǔ)器的A數(shù)據(jù)輸出端口分別與第十一 DSP和第十二 DSP相連，r隨機(jī)存儲(chǔ)器的B端口分別與第十一 DSP和第十二 DSP相連，y隨機(jī)存儲(chǔ)器的B端口分別與第十一 DSP和第十二DSP相連；
[0049]所述第十三DSP，用于輸出
【權(quán)利要求】
1.一種多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，基于現(xiàn)場(chǎng)可編程門(mén)陣列，其特征在于，包括:Q個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)，所述Q個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)并行計(jì)算同一個(gè)用戶的成本函數(shù)值，且各個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)的初始值不同，所述Q為大于等于I的整數(shù)； 確定器，用于確定Q個(gè)成本函數(shù)值中最小的成本函數(shù)值對(duì)應(yīng)的傳輸數(shù)據(jù)信號(hào)為多進(jìn)制相移鍵控信號(hào)檢測(cè)結(jié)果； 其中，任意一個(gè)多進(jìn)制相移鍵控信號(hào)檢測(cè)子系統(tǒng)包括:r更新器、比較器&相位更新器、錯(cuò)誤計(jì)算器、控制器和隨機(jī)存儲(chǔ)器； 所述r更新器,用于根據(jù)公式r = y-RXexp ROM(Φ)計(jì)算向量r,所述y = Hhz,所述Φ為角索引向量，所述exp ROM(O)為所述Φ的指數(shù)值，所述R = HhH,所述H為共軛轉(zhuǎn)置，所述H為信道矩陣向量或擴(kuò)頻矩陣向量，所述z為接收信號(hào)向量，所述Φ的初始值為Φ,，所述Φ,是第q個(gè)多相位下降搜索時(shí)，bk, k = 1，2…K的初始角度集合，所述K表示K個(gè)用戶，所述bk為第k個(gè)用戶的傳輸數(shù)據(jù)信號(hào)，所述q = 1，…Q ; 所述比較器&相位更新器，用于更新所述Φ ; 所述錯(cuò)誤計(jì)算器，用于根據(jù)公式i(b> = -?[eXpi?QM(?D廣(r + yM計(jì)算所述J(b)，所述J(b)為成本函數(shù)值，所述沉是取實(shí)部的數(shù)學(xué)符號(hào)，所述b為k個(gè)用戶各自的傳輸數(shù)據(jù)信號(hào)組成的傳輸數(shù)據(jù)信號(hào)向量； 所述控制器，用于控制所述r更新器、比較器&相位更新器和錯(cuò)誤計(jì)算器之間的操作； 所述隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述R、所述y、所述Φ和所述r。
2.根據(jù)權(quán)利要求1所述的多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，其特征在于，所述隨機(jī)存儲(chǔ)器包括: R隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述R ； y隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述I ； Φ隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述Φ ; r隨機(jī)存儲(chǔ)器，用于存儲(chǔ)所述r。
3.根據(jù)權(quán)利要求2所述的多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，其特征在于，所述r更新器包括: 第一雙端口存儲(chǔ)器，用于輸出e,*和e,.，所述為所述第一雙端口存儲(chǔ)器的A輸出端口輸出的指數(shù)值，所述^夂為所述第一雙端口存儲(chǔ)器的B輸出端口輸出的指數(shù)值； 6個(gè)DSP，分別為第一 DSP、第二 DSP、第三DSP、第四DSP、第五DSP和第六DSP，所述第一DSP、所述第二 DSP和所述第三DSP為第一 DSP組，所述第四DSP、第五DSP和第六DSP為第二 DSP組，所述第一 DSP組和所述第二 DSP組并行運(yùn)行，所述第一 DSP組用于計(jì)算所述r的實(shí)部，所述第二 DSP組用于計(jì)算所述r的虛部； 所述第三DSP，用于輸出所述r的實(shí)部，所述r的實(shí)部為9?} = } — X}X%{Rkji} — 3(e風(fēng)}x3隊(duì)?}]，rk 是向量 r 的第 k 個(gè)值，Φn 是第η個(gè)角度(η = O, Ρ..Κ-1)，Rk,η是矩陣R的第k行的第η列值，3是取虛部的數(shù)學(xué)符號(hào)； 所述第六DSP，用于輸出所述r的虛部，所述r的虛部為
4.根據(jù)權(quán)利要求3所述的多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，其特征在于，所述第一DSP包括第六MUX，所述第二 DSP包括第七M(jìn)UX和第八MUX，所述第三DSP包括第九MUX，所述第四DSP包括第十MUX，所述第五DSP包括第十一 MUX和第十二 MUX，所述第六DSP包括第十三MUX ； 所述第六MUX、第七M(jìn)UX、第十MUX和第十一 MUX,分別用于設(shè)定旁路預(yù)加法器； 所述第八MXU和所述第十二MUX，分別用于在每K個(gè)時(shí)鐘周期的第一個(gè)時(shí)鐘周期選擇第二 MXU和第三MUX輸出并在其余K-1個(gè)時(shí)鐘周期選擇O ; 所述第九MUX和所述第十三MXU，分別用于在每K個(gè)時(shí)鐘周期的第一個(gè)時(shí)鐘周期選擇0，在K-1個(gè)時(shí)鐘周期選擇反饋。
5.根據(jù)權(quán)利要求4所述的多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，其特征在于，所述比較器&相位更新器包括: 第二雙端口存儲(chǔ)器，用于輸出和巴顏1,所述Φ,為第k個(gè)用戶發(fā)送信息的角度，所述d為移動(dòng)相位的步長(zhǎng)，所述j為虛數(shù)單位，所述第二雙端口存儲(chǔ)器的0,輸入端口與所述Φ隨機(jī)存儲(chǔ)器的A端口相連，所述d輸入到所述第二雙端口存儲(chǔ)器的d端口 ； 第三雙端口存儲(chǔ)器，用于輸出e/(夂a和?所述第三雙端口存儲(chǔ)器的Ok輸入端口與所述Φ隨機(jī)存儲(chǔ)器的A端口相連，所述d輸入到所述第三雙端口存儲(chǔ)器的d端口 ； 4個(gè)DSP，分別為第七DSP、第八DSP、第九DSP和第十DSP，其中所述第七DSP和第八DSP組成第三DSP組，所述第九DSP和第十DSP組成第四DSP組，所述第三DSP組和第四DSP組并行運(yùn)行，所述第三DSP組用于計(jì)算Cp，所述Cp為正旋轉(zhuǎn)，所述第四DSP組用于計(jì)算Cn，所述Cn為負(fù)旋轉(zhuǎn)； r隨機(jī)存儲(chǔ)器的A端口分別與所述第七DSP、第八DSP、第九DSP和第十DSP的r端口連接； 所述第七DSP，用于輸出所述Cp ;所述第九DSP，用于輸出所述cn ; 判斷器，與所述第七DSP和所述第九DSP相連，用于分別判斷Cp和Cn的符號(hào)位，在所述cp的符號(hào)位為I時(shí)，觸發(fā)第十四MUX輸出
6.根據(jù)權(quán)利要求5所述的多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，其特征在于，所述錯(cuò)誤計(jì)算器包括: 第四雙端口存儲(chǔ)器，用于輸出&_Φ ； 3個(gè)DSP，分別為第十一 DSP、第十二 DSP和第十三DSP ； 第十五MUX ； 其中，Φ隨機(jī)存儲(chǔ)器B端口和第四雙端口存儲(chǔ)器的A地址端口相連，所述第四雙端口存儲(chǔ)器的A數(shù)據(jù)輸出端口分別與第十一 DSP和第十二 DSP相連，r隨機(jī)存儲(chǔ)器的B端口分別與第十一 DSP和第十二 DSP相連，y隨機(jī)存儲(chǔ)器的B端口分別與第十一 DSP和第十二 DSP相連； 所述第十三DSP,用于輸出
7.根據(jù)權(quán)利要求6所述的多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，其特征在于，所述第十一DSP、所述第十二 DSP和所述第十三DSP的連接方式為級(jí)聯(lián)。
8.根據(jù)權(quán)利要求1-7任意一項(xiàng)所述的多進(jìn)制相移鍵控信號(hào)檢測(cè)系統(tǒng)，其特征在于，所述DSP的類型具體為DSP48E1。
【文檔編號(hào)】H04L27/22GK103973623SQ201410241147
【公開(kāi)日】2014年8月6日 申請(qǐng)日期:2014年5月28日 優(yōu)先權(quán)日:2014年5月28日
【發(fā)明者】全智 申請(qǐng)人:鄭州大學(xué)