專利名稱：自適應(yīng)預(yù)失真裝置及跳頻信號(hào)發(fā)射機(jī)的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種自適應(yīng)預(yù)失真裝置以及一種跳頻信號(hào)發(fā)射機(jī)。
背景技術(shù)：
移動(dòng)通信蜂窩系統(tǒng)的容量受到一定的頻率、帶寬的限制，以GSM(Global Systemof Mobile communication,全球移動(dòng)通訊系統(tǒng))制式信號(hào)為例,頻率必須進(jìn)行復(fù)用才能夠滿足一定區(qū)域的容量需求，然而，頻率復(fù)用尤其是緊密的頻率復(fù)用方式必然會(huì)面臨如何降低同頻干擾的問題頻率復(fù)用越緊密，容量越能得到提升，但與之同時(shí)也會(huì)帶來同頻干擾的上升。目前，跳頻做為一種克服干擾、獲得跳頻增益的有效途徑，得到廣泛的應(yīng)用。常用的跳頻方式包括有兩種一種是基帶跳頻，每個(gè)發(fā)信機(jī)只能對(duì)應(yīng)一個(gè)頻點(diǎn)；另一種是射頻跳頻，每個(gè)發(fā)信機(jī)能夠發(fā)送所有參與跳頻的頻點(diǎn)，而且頻點(diǎn)數(shù)越多，性能越 好。射頻跳頻的相關(guān)功能可以在RRU( (Radio Remote Unit,射頻拉遠(yuǎn)單元)端完成,每個(gè)載波通道通過兩個(gè)NCO(numerical controlled oscillator,數(shù)控振蕩器)實(shí)現(xiàn)兵兵切換的方式來完成，這種方式對(duì)資源的開銷也相對(duì)較大。在DPD(Digital Prestirotion,數(shù)字預(yù)失真)應(yīng)用技術(shù)中,GSM多載波跳頻的應(yīng)用是一個(gè)挑戰(zhàn)，DPD技術(shù)是基于采樣數(shù)據(jù)的后處理模型跟蹤，系數(shù)更新時(shí)間是秒級(jí)，而GSM跳頻時(shí)間是毫秒級(jí)，因此DH)更新速度不足，可能會(huì)導(dǎo)致DH)模型系數(shù)與當(dāng)前的信號(hào)頻點(diǎn)不匹配的情況，導(dǎo)致Dro對(duì)消性能不理想。

實(shí)用新型內(nèi)容針對(duì)上述現(xiàn)有技術(shù)中存在的問題，本實(shí)用新型的目的在于提供一種自適應(yīng)預(yù)失真裝置以及一種跳頻信號(hào)發(fā)射機(jī)，其可以解決Dro計(jì)算時(shí)間長(zhǎng)與跳頻時(shí)間快的矛盾，可以自適應(yīng)對(duì)Dro系數(shù)進(jìn)行切換，保障DPD的對(duì)消性能。為達(dá)到上述目的，本實(shí)用新型采用以下技術(shù)方案—種自適應(yīng)預(yù)失真裝置，包括跳頻信號(hào)處理器、延時(shí)器、誤差處理器以及預(yù)失真器，所述跳頻信號(hào)處理器的輸入端接入同步幀號(hào)，輸出端與所述誤差處理器的第一輸入端、數(shù)字上變頻器、以及數(shù)字下變頻器連接，延時(shí)器的輸入端與所述數(shù)字上變頻器的輸出端連接、輸出端與所述誤差處理器的第二輸入端連接，所述誤差處理器的第三輸入端與模數(shù)轉(zhuǎn)換器的輸出端連接，所述預(yù)失真器的輸入端與所述數(shù)字上變頻器的輸出端、所述誤差處理器的輸出端連接，所述預(yù)失真器的輸出端與數(shù)模轉(zhuǎn)換器的輸入端連接。一種跳頻信號(hào)發(fā)射機(jī)，包括數(shù)字上變頻器、數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器、數(shù)字下變頻器，還包括自適應(yīng)預(yù)失真裝置，所述自適應(yīng)預(yù)失真裝置包括跳頻信號(hào)處理器、延時(shí)器、誤差處理器以及預(yù)失真器，所述跳頻信號(hào)處理器的輸入端接入同步幀號(hào)，輸出端與所述誤差處理器的第一輸入端、數(shù)字上變頻器、以及數(shù)字下變頻器連接，延時(shí)器的輸入端與所述數(shù)字上變頻器的輸出端連接、輸出端與所述誤差處理器的第二輸入端連接，所述誤差處理器的第三輸入端與模數(shù)轉(zhuǎn)換器的輸出端連接，所述預(yù)失真器的輸入端與所述數(shù)字上變頻器的輸出端、所述誤差處理器的輸出端連接，所述預(yù)失真器的輸出端與數(shù)模轉(zhuǎn)換器的輸入端連接，所述模數(shù)轉(zhuǎn)換器的輸入端與所述數(shù)字下變頻器的輸出端連接。根據(jù)上述本實(shí)用新型的方案，是針對(duì)跳頻信號(hào)在RRU端增加跳頻信號(hào)處理器來計(jì)算得到射頻信道號(hào)ARFCN和DH)系數(shù)，并建立AFRCN和NCO的對(duì)照表提供跳頻序列或者是提供AFRCN給到數(shù)字信號(hào)處理器實(shí)時(shí)計(jì)算獲得ARFCN與NCO的對(duì)應(yīng)值，數(shù)字上變頻器DUC的輸出信號(hào)經(jīng)延時(shí)器后傳輸?shù)秸`差處理器，誤差處理器針對(duì)所接收的各信號(hào)進(jìn)行比較計(jì)算，并根據(jù)比較計(jì)算結(jié)果對(duì)DH)系數(shù)進(jìn)行誤差處理后傳輸給預(yù)失真器，預(yù)失真器中設(shè)置有LUT系數(shù)循環(huán)鏈表存儲(chǔ)器來實(shí)現(xiàn)對(duì)DH)系數(shù)的循環(huán)鏈表的存儲(chǔ)，并基于誤差處理器的比較計(jì)算結(jié)果對(duì)該LUT系數(shù)循環(huán)鏈表存儲(chǔ)器進(jìn)行滑動(dòng)控制，預(yù)失真器通過從LUT系數(shù)循環(huán)鏈表存儲(chǔ)器中讀取出DH)系數(shù)來對(duì)數(shù)字上變頻器輸入的信號(hào)進(jìn)行預(yù)失真處理后輸出給數(shù)模轉(zhuǎn)換器，從而解決了 Dro計(jì)算時(shí)間長(zhǎng)與跳頻時(shí)間快的矛盾，可以自適應(yīng)對(duì)Dro系數(shù)進(jìn)行切換，保障DPD的對(duì)消性能。

圖I是本實(shí)用新型的自適應(yīng)預(yù)失真裝置實(shí)施例的結(jié)構(gòu)示意圖；圖2是圖I所示中的自適應(yīng)預(yù)失真處理器的結(jié)構(gòu)示意圖；圖3是圖I中所示的跳頻信號(hào)處理器的一個(gè)具體示例的結(jié)構(gòu)示意圖；圖4是圖I中所示的跳頻信號(hào)處理器的另一具體示例的結(jié)構(gòu)示意圖；圖5是圖2中的自適應(yīng)預(yù)失真處理器的一個(gè)具體示例的結(jié)構(gòu)示意圖；圖6是循環(huán)鏈表存儲(chǔ)器的一個(gè)具體不例。
具體實(shí)施方式
以下結(jié)合其中的較佳實(shí)施方式對(duì)本實(shí)用新型方案做詳細(xì)闡述說明。在下述實(shí)施例的說明中，是以自適應(yīng)預(yù)失真裝置應(yīng)用在跳頻信號(hào)發(fā)射機(jī)上進(jìn)行舉例說明，這種說明并不用以對(duì)本實(shí)用新型方案造成限定。圖I中示出了本實(shí)用新型的跳頻信號(hào)發(fā)射機(jī)的自適應(yīng)預(yù)失真裝置一個(gè)實(shí)施例的結(jié)構(gòu)示意圖，如圖I所示，在該實(shí)施例中，本實(shí)用新型的跳頻信號(hào)發(fā)射機(jī)的自適應(yīng)預(yù)失真裝置連接于跳頻信號(hào)發(fā)射機(jī)的數(shù)字上變頻器、模數(shù)轉(zhuǎn)換器ADC、數(shù)模轉(zhuǎn)換器DAC以及同步幀號(hào)之間，其包括有跳頻信號(hào)處理器以及自適應(yīng)預(yù)失真處理器，圖2中示出了圖I所示中的自適應(yīng)預(yù)失真處理器的結(jié)構(gòu)示意圖。如圖I、圖2所示，自適應(yīng)預(yù)失真處理器包括延時(shí)器、誤差處理器以及預(yù)失真器，跳頻信號(hào)處理器的輸入端接收同步幀號(hào)SFN，跳頻信號(hào)處理器的輸出端與數(shù)字上變頻器DUC、誤差處理器的第一輸入端以及數(shù)字下變頻器DDC連接，延時(shí)器的輸入端與數(shù)字上變頻器DUC的輸出端連接、輸出端與誤差處理器的第二輸入端連接，誤差處理器的第三輸入端與模數(shù)轉(zhuǎn)換器ADC的輸出端連接，預(yù)失真器的輸入端與數(shù)字上變頻器DUC的輸出端、誤差處理器的輸出端連接，預(yù)失真器的輸出端與數(shù)模轉(zhuǎn)換器DAC的輸入端連接。在具體工作時(shí)，跳頻信號(hào)處理器接收同步幀號(hào)，根據(jù)同步幀號(hào)得到幀信號(hào)，并根據(jù)幀信號(hào)、用戶跳頻序列、信號(hào)分配類指令、以及幀類別計(jì)算出射頻信道號(hào)ARFCN與DH)系數(shù)，并建立射頻信道號(hào)ARFCN與數(shù)控振蕩器NCO的對(duì)照表以提供跳頻序列，或者是提供射頻信道號(hào)ARFCN給誤差處理器以實(shí)時(shí)計(jì)算獲得射頻信道號(hào)ARFCN與數(shù)控振蕩器NCO的對(duì)應(yīng)值(以下會(huì)結(jié)合這兩種方式分別進(jìn)行說明)。數(shù)字上變頻器DUC的輸出信號(hào)經(jīng)延時(shí)器后傳輸?shù)秸`差處理器，誤差處理器針對(duì)所接收的各信號(hào)進(jìn)行比較計(jì)算，并根據(jù)比較計(jì)算結(jié)果對(duì)DPD系數(shù)進(jìn)行誤差處理后傳輸給預(yù)失真器。預(yù)失真器中設(shè)置有LUT系數(shù)循環(huán)鏈表存儲(chǔ)器來實(shí)現(xiàn)對(duì)DH)系數(shù)的循環(huán)鏈表的存儲(chǔ)，并基于誤差處理器的比較計(jì)算結(jié)果對(duì)該LUT系數(shù)循環(huán)鏈表存儲(chǔ)器進(jìn)行滑動(dòng)控制，預(yù)失真器通過從LUT系數(shù)循環(huán)鏈表存儲(chǔ)器中讀取出DH)系數(shù)來對(duì)數(shù)字上變頻器輸入的信號(hào)進(jìn)行預(yù)失真處理后輸出給數(shù)模轉(zhuǎn)換器。圖3中示出了圖I中所示的跳頻信號(hào)處理器的一個(gè)具體示例的結(jié)構(gòu)示意圖。如圖
3所示，在該示例中，該調(diào)頻信號(hào)處理器包括有FN產(chǎn)生單元、跳頻計(jì)算單元以及NCO控制單元，其中，F(xiàn)N產(chǎn)生單元接收同步幀號(hào)SFN、并依據(jù)該同步幀號(hào)SFN產(chǎn)生幀信號(hào)FN，跳頻計(jì)算單元接入該幀信號(hào)FN、以及跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAI0，并根據(jù)幀信號(hào)FN、跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAIO計(jì)算得到射頻信道號(hào)ARFCN和DH)系數(shù)并創(chuàng)建出ARFCN與NCO對(duì)照表，并將該射頻信道號(hào)輸出給NCO控制 單元，NCO控制單元對(duì)每個(gè)載波的跳頻序列和時(shí)間上載波數(shù)排列的一致性進(jìn)行控制，并將該射頻信道號(hào)ARFCN通過創(chuàng)建的ARFCN與NCO對(duì)照表寫入循環(huán)鏈表，這里的循環(huán)鏈表是指下述LUT系數(shù)循環(huán)鏈表存儲(chǔ)器中儲(chǔ)存的循環(huán)鏈表，跳頻計(jì)算單元計(jì)算得到的DH)系數(shù)傳輸給誤差處理器，由誤差處理器進(jìn)行誤差處理后寫入循環(huán)鏈表。其中，在圖3所示的示例中，同步幀號(hào)SFN是由基帶單元(圖中未示出)發(fā)出，且每隔一段時(shí)間(例如60ms)同步一次。跳頻計(jì)算單元接入的頻率子集初始偏移MAI0，可從所有用戶MAIO存儲(chǔ)表中讀取得到，在該所有用戶MAIO存儲(chǔ)表中，儲(chǔ)存有所有用戶的MAIO的信息。跳頻計(jì)算單元計(jì)算得出射頻信道號(hào)ARFCN的方式，可以采用現(xiàn)有技術(shù)中已有的跳頻算法計(jì)算得到。上述ARFCN與NCO對(duì)照表，在一個(gè)RRU中通常只存在有一個(gè)，各載波通道(例如GSM系統(tǒng)下的16載波通道)共用此對(duì)照表。圖4中示出了圖I中所示的跳頻信號(hào)處理器的另一個(gè)具體示例的結(jié)構(gòu)示意圖。在該示例中，跳頻信號(hào)處理器并沒有通過ARFCN與NCO對(duì)照表將計(jì)算得到的射頻信道號(hào)ARFCN通過ARFCN與NCO對(duì)照表寫入循環(huán)鏈表，而是傳輸給誤差處理器，由誤差處理器實(shí)時(shí)計(jì)算得到ARFCN與NCO的對(duì)應(yīng)關(guān)系后寫入循環(huán)鏈表。如圖4所示，該示例中的跳頻信號(hào)處理器包括FN產(chǎn)生單元、跳頻計(jì)算單元以及NCO控制單元，其中，F(xiàn)N產(chǎn)生單元接收同步幀號(hào)SFN、并依據(jù)該同步幀號(hào)SFN產(chǎn)生幀信號(hào)FN，跳頻計(jì)算單元接入該幀信號(hào)FN、以及跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAI0,并根據(jù)幀信號(hào)FN、跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAIO計(jì)算得到射頻信道號(hào)ARFCN和DH)系數(shù)，并將該DH)系數(shù)直接輸出該誤差處理器，將該射頻信道號(hào)輸出給NCO控制單元，NCO控制單元對(duì)每個(gè)載波的跳頻序列和時(shí)間上載波數(shù)排列的一致性進(jìn)行控制，并將該射頻信道號(hào)ARFCN輸出給誤差處理器，由誤差處理器實(shí)時(shí)計(jì)算得到ARFCN與NCO的對(duì)應(yīng)關(guān)系后將射頻信道號(hào)ARFCN寫入循環(huán)鏈表，跳頻計(jì)算單元計(jì)算得到的DH)系數(shù)經(jīng)誤差處理器進(jìn)行誤差處理后寫入循環(huán)鏈表。其中，在圖4所示的示例中，與上述圖3中的示例類似，同步幀號(hào)SFN是由基帶單元(圖中未示出)發(fā)出，且每隔一段時(shí)間(例如60ms)同步一次。跳頻計(jì)算單元接入的頻率子集初始偏移MAI0，可從所有用戶MAIO存儲(chǔ)表中讀取得到，在該所有用戶MAIO存儲(chǔ)表中，儲(chǔ)存有所有用戶的MAIO的信息。跳頻計(jì)算單元計(jì)算得出射頻信道號(hào)ARFCN的方式，可以采用現(xiàn)有技術(shù)中已有的跳頻算法計(jì)算得到。圖5中示出了圖2中的自適應(yīng)預(yù)失真處理器的一個(gè)具體示例。該自適應(yīng)預(yù)失真處理器包括有延時(shí)器、誤差處理器、以及預(yù)失真器。其中，誤差處理器包括第一功率譜估計(jì)單元、第二功率譜估計(jì)單元、數(shù)據(jù)抓取單元、數(shù)字信號(hào)處理器、滑動(dòng)控制單元，預(yù)失真器包括自適應(yīng)算法單元，自適應(yīng)預(yù)失真處理器中還設(shè)置有LUT系數(shù)循環(huán)鏈表存儲(chǔ)器，該LUT系數(shù)循環(huán)鏈表存儲(chǔ)器可以設(shè)置在預(yù)失真器中，也可以設(shè)置在誤差處理器中。如前所述，延時(shí)器的輸入端與數(shù)字上變頻器DUC的輸出端連接。參見圖5所示，數(shù)字信號(hào)處理器的輸入端與第一功率譜估計(jì)單元(即圖中的功率譜估計(jì)單元0)的輸出端、數(shù)據(jù)抓取單元的輸出端、第二功率譜估計(jì)單元(即圖中的功率譜估計(jì)單元I)的輸出端連接，第一功率譜估計(jì)單元的輸入端與延時(shí)器的輸出端連接，數(shù)字信號(hào)處理器的第一輸出端與滑動(dòng)控制單元的輸入端連接、第二輸出端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器連接，自適應(yīng)算法單元的輸入端與數(shù)字上變頻器DUC的輸出端、以及LUT系數(shù)循環(huán)鏈表存儲(chǔ)器連接，自適應(yīng)算法單元的輸出端與第二功率譜估計(jì)單元的輸入端、數(shù)模轉(zhuǎn)換器DAC的輸入端以及數(shù)據(jù)抓取單元的第一輸入端連接，數(shù)據(jù)抓取單元的第二輸入端與滑動(dòng)控制單元的第一輸出端連接，數(shù) 據(jù)抓取單元的第三輸入端與模數(shù)轉(zhuǎn)換器ADC的輸出端連接，滑動(dòng)控制單元的第二輸出端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器連接。具體工作時(shí)，數(shù)字上變頻器DUC上變頻后的IQ信號(hào)輸出到延時(shí)器進(jìn)行延時(shí)處理，并輸出到自適應(yīng)算法單元進(jìn)行預(yù)失真處理。延時(shí)器對(duì)接收到的IQ信號(hào)進(jìn)行延時(shí)后輸出到第一功率譜估計(jì)單元，第一功率譜估計(jì)單元實(shí)現(xiàn)對(duì)前向輸入信號(hào)的帶外能量的測(cè)量后，將測(cè)量得到的前向功率傳輸?shù)綌?shù)字信號(hào)處理器。數(shù)字信號(hào)處理器依據(jù)接收的第一功率譜估計(jì)單元測(cè)量的前向功率、數(shù)據(jù)抓取單元傳送的信號(hào)以及第二功率譜估計(jì)單元測(cè)量的反饋信號(hào)的反饋功率進(jìn)行誤差估計(jì)，以對(duì)跳頻信號(hào)處理器傳輸過來的Dro系數(shù)進(jìn)行計(jì)算與調(diào)整，并將調(diào)整之后的Dro系數(shù)值寫入LUT系數(shù)循環(huán)鏈表存儲(chǔ)器。滑動(dòng)控制單元根據(jù)數(shù)字信號(hào)處理器的信號(hào)實(shí)現(xiàn)對(duì)LUT系數(shù)循環(huán)鏈表存儲(chǔ)器的滑動(dòng)控制。自適應(yīng)算法單元從LUT系數(shù)循環(huán)鏈表存儲(chǔ)器中讀取出Dro系數(shù)，并用該Dro系數(shù)對(duì)數(shù)字上變頻器上變頻處理后的IQ信號(hào)進(jìn)行數(shù)字預(yù)失真處理，數(shù)字預(yù)失真處理后的信號(hào)輸出給數(shù)模轉(zhuǎn)換器DAC進(jìn)行數(shù)模轉(zhuǎn)換，同時(shí)，數(shù)字預(yù)失真處理后的信號(hào)還輸出給第一功率譜估計(jì)單元進(jìn)行反饋功率的測(cè)量，第一功率譜估計(jì)單元測(cè)量的反饋功率輸出給數(shù)字信號(hào)處理器以得出實(shí)時(shí)的Dro系數(shù)來寫入LUT系數(shù)循環(huán)鏈表存儲(chǔ)器，完成迭代過程。圖6中示出了本實(shí)用新型方案中LUT系數(shù)循環(huán)鏈表存儲(chǔ)器的一個(gè)具體示例。在圖6所示的具體示例中，是結(jié)合圖3中的跳頻信號(hào)處理器、通過ARFCN與NCO對(duì)照表將射頻信道號(hào)ARFCN寫入循環(huán)鏈表為例進(jìn)行說明。在采用圖4中所示的跳頻信號(hào)處理器的情況下，圖6中的指針一應(yīng)當(dāng)是從誤差處理器或者說是誤差處理器中的數(shù)字信號(hào)處理器將射頻信道號(hào)ARFCN寫入表N。如圖6所示，LUT系數(shù)循環(huán)鏈表存儲(chǔ)器中開辟存儲(chǔ)有多張查找表，每張LUT表的表頭指向上一張LUT表的表尾、表尾指向下一張LUT表的表頭,各LUT表首尾連接組成了循環(huán)鏈表。在LUT系數(shù)循環(huán)鏈表存儲(chǔ)器中，除了上述提及的每個(gè)LUT表的表頭與表尾的連接指針，另外還存在有三個(gè)指針。如圖6所示指針一用以寫入跳頻算法計(jì)算后的新的射頻信道號(hào)ARFCN ;指針二用以數(shù)字信號(hào)處理器的寫入操作，以使數(shù)字信號(hào)處理器將計(jì)算得出的DPD系數(shù)寫入LUT系數(shù)循環(huán)鏈表，完成參數(shù)的自適應(yīng)迭代過程；指針三用于自適應(yīng)算法單元的讀出操作，以使得自適應(yīng)算法單元從LUT系數(shù)循環(huán)鏈表中讀出當(dāng)前跳頻序列分配的DPD系數(shù)值，并依據(jù)該DH)系數(shù)值作預(yù)失真處理。LUT表的循環(huán)順序即以“ARFCN與NCO對(duì)照表”的順序?yàn)橐罁?jù)，得到ARFCN與DH)系數(shù)值的二維數(shù)據(jù)查找表。在圖6所示的LUT系數(shù)循環(huán)鏈表存儲(chǔ)器中，指針一是將得到的射頻信道號(hào)寫入表N，指針二是從數(shù)字信號(hào)處理器將Dro系數(shù)寫入表N-I，也就是說射頻信道號(hào)ARFCN與DTO系數(shù)并不是同步的寫入同一個(gè)表中，而是有一個(gè)時(shí)間差，該時(shí)間差跟數(shù)字信號(hào)處理器的處理速度有關(guān)，由于數(shù)字信號(hào)處理器的處理速度的不同，寫入射頻信道號(hào)ARFCN的表與寫入DPD系數(shù)的表之間的距離也有所不同，在此不予贅述。 結(jié)合圖6中所示的LUT系數(shù)循環(huán)鏈表存儲(chǔ)器，上述滑動(dòng)控制單元，主要是控制上述三個(gè)指針的同時(shí)順時(shí)(加一操作)或者同時(shí)逆時(shí)(減一操作)，移動(dòng)時(shí)間以本次跳頻序列結(jié)束、下一個(gè)跳頻序列到來的時(shí)間間隔為準(zhǔn)，由于跳頻時(shí)間在毫秒級(jí)，因此滑動(dòng)時(shí)間很快。在當(dāng)前循環(huán)鏈表的空間不足的情況下，只需再開辟新表即可，開辟新表的過程可以通過在任意空閑(未做讀寫的表)的兩個(gè)LUT表之間做插入操作即可。以在表N與表N-I之間插入新的表為例，具體的插入操作過程可以是申請(qǐng)一個(gè)新表的存儲(chǔ)空間、以及一個(gè)表頭指針，將表N-I的表頭指針由指向表N的表尾改為指向新表的表尾，將新表的表頭指針指向表N的表尾，至此完成對(duì)新表的插入操作。相應(yīng)地，在需要?jiǎng)h除某個(gè)鏈表時(shí)，只需完成類似的對(duì)表頭指針的指向地址做類似的操作即可，在此不予贅述。如圖5所示，本實(shí)用新型的自適應(yīng)預(yù)失真處理器，還包括連接于數(shù)字上變頻器與延時(shí)器、自適應(yīng)算法單元之間的削峰單元、第一增益調(diào)整單元，以及連接于自適應(yīng)算法單元與數(shù)模轉(zhuǎn)換器之間的第二增益調(diào)整單元，以完成對(duì)信號(hào)的削峰和增益調(diào)整的處理，其中，削峰單元的輸入端與數(shù)字上變頻器的輸出端連接、輸出端與第一增益調(diào)整單元的輸入端連接，第一增益調(diào)整單元的輸出端與延時(shí)器的輸入端、自適應(yīng)算法單元的輸入端連接，具體的削峰方式和增益調(diào)整方式可以與現(xiàn)有技術(shù)中的相同，在此不予贅述。如上所述的本實(shí)用新型的方案，首先是針對(duì)跳頻信號(hào)在RRU端增加了跳頻信號(hào)處理器，通過跳頻信號(hào)處理器完成從基帶單元發(fā)出的用戶跳頻序列、信道分配類指令、幀類別的提取，建立ARFCN與NCO的對(duì)照表以提供跳頻序列，或者是提供出ARFCN以便于誤差處理器實(shí)時(shí)計(jì)算到與ARFCN對(duì)應(yīng)的NC0。另外，本實(shí)用新型方案中建立了頻率與幅度的兩次滑動(dòng)寫入、一次滑動(dòng)讀取三條流水線的操作，針對(duì)跳頻時(shí)間快的特點(diǎn)，將傳統(tǒng)的查找表LUT改進(jìn)為系數(shù)更新循環(huán)鏈表，建立了快速更新的循環(huán)鏈表，增加了滑動(dòng)控制指針，通過三個(gè)指針分別完成頻率序列系數(shù)的寫入、當(dāng)前頻率序列DH)系數(shù)的讀出以及ARFCN的頻率序列寫入等三條流水線的操作，一次滑動(dòng)完成兩次寫入、一次寫出，從而完成了自適應(yīng)DH)系數(shù)的快速切換的方式。下一次滑動(dòng)時(shí)間間隔為下一次跳頻序列的開始，從而解決了 Dro系數(shù)計(jì)算時(shí)間長(zhǎng)與GSM頻率調(diào)動(dòng)快的矛盾。根據(jù)上述跳頻信號(hào)發(fā)射機(jī)的自適應(yīng)預(yù)失真裝置，本實(shí)用新型還提供一種跳頻發(fā)射機(jī)，其包括如上所述的本實(shí)用新型的跳頻信號(hào)發(fā)射機(jī)的自適應(yīng)預(yù)失真裝置，在此不予贅述。如上所述的本實(shí)用新型的方案，針對(duì)跳頻信號(hào)在RRU端增加了跳頻信號(hào)處理器，以完成從基帶單元發(fā)送的用戶跳頻序列、信道分配類指令、幀類別的提取，建立AFRCN和NCO的對(duì)照表提供跳頻序列，或者該提供AFRCN給到誤差除了機(jī)器實(shí)時(shí)計(jì)算獲得ARFCN與NCO的對(duì)應(yīng)值。而且還建立了不同信道號(hào)對(duì)應(yīng)的DH)系數(shù)值的兩次滑動(dòng)寫入、一次滑動(dòng)讀取的三條流水線操作，針對(duì)跳頻時(shí)間快的特點(diǎn)，對(duì)傳統(tǒng)查找表LUT技術(shù)改進(jìn)為系數(shù)更新循環(huán)鏈表，建立快速更新循環(huán)鏈表，增加滑動(dòng)控制指針，通過三個(gè)指針分別完成頻率序列的DPD系數(shù)計(jì)算寫入、當(dāng)前頻率序列DH)系數(shù)讀出、以及AFRCN的頻率序列寫入等三條流水線操作；一次滑動(dòng)完成兩次寫入、一次讀出，從而完成自適應(yīng)DH)系數(shù)快速切換的方式。下一次滑動(dòng)時(shí)間間隔為下一次跳頻序列的開始。從而解決了 Dro系數(shù)計(jì)算時(shí)間長(zhǎng)與GSM頻率跳動(dòng)快的矛盾。此外，誤差處理器中設(shè)置有第一功率譜估計(jì)單元、第二功率譜估計(jì)單元，分別完成對(duì)前向、反饋信號(hào)能量的測(cè)量，將實(shí)時(shí)統(tǒng)計(jì)的數(shù)據(jù)給到誤差處理器做進(jìn)一步分析比較，增強(qiáng)了本實(shí)用新型方案的實(shí)時(shí)性。 以上所述的本實(shí)用新型實(shí)施方式，僅僅是對(duì)本實(shí)用新型的較佳實(shí)施例的詳細(xì)說明，并不構(gòu)成對(duì)本實(shí)用新型保護(hù)范圍的限定。任何在本實(shí)用新型的精神和原則之內(nèi)所作的修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的權(quán)利要求保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種自適應(yīng)預(yù)失真裝置，其特征在于，包括跳頻信號(hào)處理器、延時(shí)器、誤差處理器以及預(yù)失真器，所述跳頻信號(hào)處理器的輸入端接入同步幀號(hào)，輸出端與所述誤差處理器的第一輸入端、數(shù)字上變頻器、以及數(shù)字下變頻器連接，延時(shí)器的輸入端與所述數(shù)字上變頻器的輸出端連接、輸出端與所述誤差處理器的第二輸入端連接，所述誤差處理器的第三輸入端與模數(shù)轉(zhuǎn)換器的輸出端連接，所述預(yù)失真器的輸入端與所述數(shù)字上變頻器的輸出端、所述誤差處理器的輸出端連接，所述預(yù)失真器的輸出端與數(shù)模轉(zhuǎn)換器的輸入端連接。
2.根據(jù)權(quán)利要求I所述的自適應(yīng)預(yù)失真裝置，其特征在于，所述跳頻信號(hào)處理器包括FN產(chǎn)生單元、跳頻計(jì)算單元以及NCO控制單元，F(xiàn)N產(chǎn)生單元接收所述同步幀號(hào)并根據(jù)所述同步幀號(hào)產(chǎn)生幀信號(hào)FN，跳頻計(jì)算單元接收所述幀信號(hào)FN、以及跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAI0，計(jì)算得到射頻信道號(hào)ARFCN和DTO系數(shù)并建立ARFCN與NCO對(duì)照表，NCO控制單元將所述射頻信道號(hào)ARFCN通過ARFCN與NCO對(duì)照表寫入循環(huán)鏈表，將所述DH)系數(shù)傳輸給所述誤差處理器。
3.根據(jù)權(quán)利要求I所述的自適應(yīng)預(yù)失真裝置，其特征在于，所述跳頻信號(hào)處理器包括FN產(chǎn)生單元、跳頻計(jì)算單元以及NCO控制單元，F(xiàn)N產(chǎn)生單元接收所述同步幀號(hào)并根據(jù)所述同步幀號(hào)產(chǎn)生幀信號(hào)FN，跳頻計(jì)算單元接收所述幀信號(hào)FN、以及跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAI0，計(jì)算得到射頻信道號(hào)ARFCN和DTO系數(shù)，NCO控制單元將所述射頻信道號(hào)ARFCN與所述DH)系數(shù)傳輸給所述誤差處理器。
4.根據(jù)權(quán)利要求I或2或3所述的自適應(yīng)預(yù)失真裝置，其特征在于 所述誤差處理器包括第一功率譜估計(jì)單元、第二功率譜估計(jì)單元、數(shù)據(jù)抓取單元、滑動(dòng)控制單元、數(shù)字信號(hào)處理器，所述預(yù)失真器包括自適應(yīng)算法單元，所述誤差處理器或者所述預(yù)失真器還包括LUT系數(shù)循環(huán)鏈表存儲(chǔ)器； 數(shù)字信號(hào)處理器的輸入端與第一功率譜估計(jì)單元的輸出端、數(shù)據(jù)抓取單元的輸出端、第二功率譜估計(jì)單元的輸出端連接，第一功率譜估計(jì)單元的輸入端與延時(shí)器的輸出端連接，數(shù)字信號(hào)處理器的第一輸出端與滑動(dòng)控制單元的輸入端連接、第二輸出端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器連接，自適應(yīng)算法單元的輸入端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器、數(shù)字上變頻器連接，自適應(yīng)算法單元的輸出端與第二功率譜估計(jì)單元的輸入端、數(shù)模轉(zhuǎn)換器的輸入端以及數(shù)據(jù)抓取單元的第一輸入端連接，數(shù)據(jù)抓取單元的第二輸入端與滑動(dòng)控制單元的第一輸出端連接、第三輸入端與模數(shù)轉(zhuǎn)換器的輸出端連接，滑動(dòng)控制單元的第二輸出端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器連接。
5.根據(jù)權(quán)利要求4所述的自適應(yīng)預(yù)失真裝置，其特征在于，還包括連接于數(shù)字上變頻器與延時(shí)器、自適應(yīng)算法單元之間的削峰單元、第一增益調(diào)整單元，以及連接于自適應(yīng)算法單元與數(shù)模轉(zhuǎn)換器之間的第二增益調(diào)整單元，削峰單元的輸入端與數(shù)字上變頻器的輸出端連接、輸出端與第一增益調(diào)整單元的輸入端連接，第一增益調(diào)整單元的輸出端與延時(shí)器的輸入端、自適應(yīng)算法單元的輸入端連接。
6.一種跳頻信號(hào)發(fā)射機(jī)，包括數(shù)字上變頻器、數(shù)模轉(zhuǎn)換器、模數(shù)轉(zhuǎn)換器、數(shù)字下變頻器，其特征在于，還包括自適應(yīng)預(yù)失真裝置，所述自適應(yīng)預(yù)失真裝置包括跳頻信號(hào)處理器、延時(shí)器、誤差處理器以及預(yù)失真器，所述跳頻信號(hào)處理器的輸入端接入同步幀號(hào)，輸出端與所述誤差處理器的第一輸入端、數(shù)字上變頻器、以及數(shù)字下變頻器連接，延時(shí)器的輸入端與所述數(shù)字上變頻器的輸出端連接、輸出端與所述誤差處理器的第二輸入端連接，所述誤差處理器的第三輸入端與模數(shù)轉(zhuǎn)換器的輸出端連接，所述預(yù)失真器的輸入端與所述數(shù)字上變頻器的輸出端、所述誤差處理器的輸出端連接，所述預(yù)失真器的輸出端與數(shù)模轉(zhuǎn)換器的輸入端連接，所述模數(shù)轉(zhuǎn)換器的輸入端與所述數(shù)字下變頻器的輸出端連接。
7.根據(jù)權(quán)利要求6所述的跳頻信號(hào)發(fā)射機(jī)，其特征在于，所述跳頻信號(hào)處理器包括FN產(chǎn)生單元、跳頻計(jì)算單元以及NCO控制單元，F(xiàn)N產(chǎn)生單元接收所述同步幀號(hào)并根據(jù)所述同步幀號(hào)產(chǎn)生幀信號(hào)FN，跳頻計(jì)算單元接收所述幀信號(hào)FN、以及跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAI0，計(jì)算得到射頻信道號(hào)ARFCN和DTO系數(shù)，NCO控制單元將所述射頻信道號(hào)ARFCN通過ARFCN與NCO對(duì)照表寫入循環(huán)鏈表，將所述DTO系數(shù)傳輸給所述誤差處理器。
8.根據(jù)權(quán)利要求6所述的跳頻信號(hào)發(fā)射機(jī)，其特征在于，所述跳頻信號(hào)處理器包括FN產(chǎn)生單元、跳頻計(jì)算單元以及NCO控制單元，F(xiàn)N產(chǎn)生單元接收所述同步幀號(hào)并根據(jù)所述同步幀號(hào)產(chǎn)生幀信號(hào)FN，跳頻計(jì)算單元接收所述幀信號(hào)FN、以及跳頻序列號(hào)HSN、跳頻頻率子集MA、頻率子集初始偏移MAI0，計(jì)算得到射頻信道號(hào)ARFCN和DTO系數(shù)，NCO控制單元將所述射頻信道號(hào)ARFCN與所述DH)系數(shù)傳輸給所述誤差處理器。
9.根據(jù)權(quán)利要求6或7或8所述的跳頻信號(hào)發(fā)射機(jī)，其特征在于 所述誤差處理器包括第一功率譜估計(jì)單元、第二功率譜估計(jì)單元、數(shù)據(jù)抓取單元、滑動(dòng)控制單元、數(shù)字信號(hào)處理器，所述預(yù)失真器包括自適應(yīng)算法單元，所述誤差處理器或者所述預(yù)失真器還包括LUT系數(shù)循環(huán)鏈表存儲(chǔ)器； 數(shù)字信號(hào)處理器的輸入端與第一功率譜估計(jì)單元的輸出端、數(shù)據(jù)抓取單元的輸出端、第二功率譜估計(jì)單元的輸出端連接，第一功率譜估計(jì)單元的輸入端與延時(shí)器的輸出端連接，數(shù)字信號(hào)處理器的第一輸出端與滑動(dòng)控制單元的輸入端連接、第二輸出端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器連接，自適應(yīng)算法單元的輸入端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器、數(shù)字上變頻器連接，自適應(yīng)算法單元的輸出端與第二功率譜估計(jì)單元的輸入端、數(shù)模轉(zhuǎn)換器的輸入端以及數(shù)據(jù)抓取單元的第一輸入端連接，數(shù)據(jù)抓取單元的第二輸入端與滑動(dòng)控制單元的第一輸出端連接、第三輸入端與模數(shù)轉(zhuǎn)換器的輸出端連接，滑動(dòng)控制單元的第二輸出端與LUT系數(shù)循環(huán)鏈表存儲(chǔ)器連接。
10.根據(jù)權(quán)利要求9所述的跳頻信號(hào)發(fā)射機(jī)，其特征在于，還包括連接于數(shù)字上變頻器與延時(shí)器、自適應(yīng)算法單元之間的削峰單元、第一增益調(diào)整單元，以及連接于自適應(yīng)算法單元與數(shù)模轉(zhuǎn)換器之間的第二增益調(diào)整單元，削峰單元的輸入端與數(shù)字上變頻器的輸出端連接、輸出端與第一增益調(diào)整單元的輸入端連接，第一增益調(diào)整單元的輸出端與延時(shí)器的輸入端、自適應(yīng)算法單元的輸入端連接。
專利摘要自適應(yīng)預(yù)失真裝置及跳頻信號(hào)發(fā)射機(jī)，該裝置包括跳頻信號(hào)處理器、延時(shí)器、誤差處理器以及預(yù)失真器，所述跳頻信號(hào)處理器的輸入端接入同步幀號(hào)，輸出端與所述誤差處理器的第一輸入端、數(shù)字上變頻器、以及數(shù)字下變頻器連接，延時(shí)器的輸入端與所述數(shù)字上變頻器的輸出端連接、輸出端與所述誤差處理器的第二輸入端連接，所述誤差處理器的第三輸入端與模數(shù)轉(zhuǎn)換器的輸出端連接，所述預(yù)失真器的輸入端與所述數(shù)字上變頻器的輸出端、所述誤差處理器的輸出端連接，所述預(yù)失真器的輸出端與數(shù)模轉(zhuǎn)換器的輸入端連接。本實(shí)用新型解決了DPD計(jì)算時(shí)間長(zhǎng)與跳頻時(shí)間快的矛盾，可以自適應(yīng)對(duì)DPD系數(shù)進(jìn)行切換，保障DPD的對(duì)消性能。
文檔編號(hào)H04L25/49GK202513950SQ20122008179
公開日2012年10月31日 申請(qǐng)日期2012年3月6日 優(yōu)先權(quán)日2012年3月6日
發(fā)明者劉建富, 劉志, 劉暢遠(yuǎn), 楊俊 , 鄒敏 申請(qǐng)人:京信通信系統(tǒng)(中國)有限公司