基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)的制作方法
【專利摘要】本發(fā)明為基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)。本發(fā)明系統(tǒng)可以快速穩(wěn)定的建立同步，通過短周期跳頻圖案快速建立初始同步，由長(zhǎng)周期跳頻圖案保持穩(wěn)定的同步。系統(tǒng)由可編程邏輯器構(gòu)成的基帶模塊進(jìn)行數(shù)據(jù)處理，如協(xié)議幀的組裝和拆卸、跳頻圖案生成、系統(tǒng)同步以及系統(tǒng)多參數(shù)配置等；通過對(duì)射頻集成芯片的軟件配置完成射頻特性處理，如上/下變頻、調(diào)制解調(diào)，低噪聲放大和功率放大等；系統(tǒng)工作參數(shù)可根據(jù)應(yīng)用需求配置基帶模塊及射頻模塊實(shí)現(xiàn)；系統(tǒng)工作模式可根據(jù)通信需求設(shè)置為定頻或跳頻通信系統(tǒng)，通過上位機(jī)界面進(jìn)行便捷靈活的配置。雙圖案快速同步方法增強(qiáng)了系統(tǒng)抗干擾性，縮短了同步建立時(shí)間，保密性好，抗干擾能力和抗截獲能力強(qiáng)。
【專利說(shuō)明】基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種跳頻通信無(wú)線數(shù)據(jù)傳輸系統(tǒng)，屬于無(wú)線通信領(lǐng)域，系統(tǒng)涉及跳頻 通信技術(shù)、跳頻圖案以及同步技術(shù)，對(duì)于頻率跳變的傳輸系統(tǒng)，其跳變規(guī)律極難被偵獲，因 此可用于數(shù)據(jù)保密傳輸，系統(tǒng)易于擴(kuò)展，配置靈活。

【背景技術(shù)】
[0002] 傳統(tǒng)的無(wú)線數(shù)據(jù)傳輸系統(tǒng)只在單一頻率上通信，當(dāng)該頻率受到較大干擾時(shí)則極易 發(fā)生通信中斷的現(xiàn)象；另外單一頻率也極易被敵方截獲和跟蹤，導(dǎo)致信息的泄露。跳頻通信 系統(tǒng)中的頻率跟隨跳頻圖案的規(guī)律隨機(jī)跳變，難以被敵方截獲。因此有抗干擾強(qiáng)、抗截獲能 力強(qiáng)，高保密性，頻譜資源共享的特點(diǎn)。跳頻系統(tǒng)在軍事或民用領(lǐng)域都得到了廣泛的應(yīng)用。
[0003] 常用的跳頻傳輸系統(tǒng)采用單一的跳頻圖案進(jìn)行同步建立和數(shù)據(jù)通信，影響同步建 立時(shí)間或系統(tǒng)抗截獲性，且系統(tǒng)參數(shù)可調(diào)性不強(qiáng)，配置性不夠。本發(fā)明提供一種基于雙圖案 快速同步方法的跳頻傳輸系統(tǒng)，通過兩個(gè)不同周期的跳頻圖案建立同步和進(jìn)行數(shù)據(jù)通信， 能夠縮短同步建立時(shí)間，提高抗截獲性。


【發(fā)明內(nèi)容】

[0004] 本發(fā)明的目的在于，提供一種基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，該系統(tǒng) 的特點(diǎn)是抗截獲能力強(qiáng)、抗干擾性強(qiáng)。除此之外，系統(tǒng)的多種參數(shù)可通過上位機(jī)軟件靈活配 置：其中端口波特率支持1. 2Kbps、9. 6Kbps、19. 2Kbps、115. 2Kbps、230Kbps等多種可選，上 位機(jī)接口可根據(jù)用戶需求選擇RS232、RS485、RS422標(biāo)準(zhǔn)接口，跳頻速率可配置為250跳/ S-1000跳/S，發(fā)送功率為-5dbm到30dbm可調(diào)；系統(tǒng)通信方式可設(shè)置為定頻或跳頻通信，系 統(tǒng)發(fā)送速率支持1. 2KbpS~230Kbps可選，即滿足低速率用戶要求，也可提供高速數(shù)據(jù)速率 的應(yīng)用。系統(tǒng)中同步模塊采用了雙圖案同步方式的快速同步方法具有快速穩(wěn)定建立同步的 特點(diǎn)和高保密性。
[0005] 本發(fā)明是采用以下技術(shù)手段實(shí)現(xiàn)的：
[0006] 1、基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，由基帶模塊和射頻模塊構(gòu)成，其中 射頻模塊主要由射頻收發(fā)芯片及其外圍電路構(gòu)成，基帶模塊由可編程邏輯器件及其外圍 電路組成，其特征在于：系統(tǒng)含有可編程邏輯器FPGA(l)、FPGA配置接口（2)、外部時(shí)鐘模 塊（3 )、閃存（4)、電源模塊（5 )、指示燈（6 )、上位機(jī)接口（7)、射頻接口（ 9 )、電平轉(zhuǎn)換模塊 (8)、射頻集成芯片（19)、射頻開關(guān)（20和25)、帶通濾波器（21和26)、功率放大器（22)、低 噪聲放大器（23)、天線（24)，其中：
[0007] 1. 1可編程邏輯器FPGA (1)、電平轉(zhuǎn)換模塊（8)、閃存（4)、FPGA配置接口（2)組成 基帶模塊的核心數(shù)據(jù)處理模塊，可編程邏輯器FPGA(l)作為主控制器控制硬件模塊，做數(shù) 字信號(hào)處理的工作，電平轉(zhuǎn)換模塊（8)將上位機(jī)數(shù)據(jù)和基帶模塊的數(shù)據(jù)進(jìn)行電平轉(zhuǎn)換匹配， 實(shí)現(xiàn)用戶數(shù)據(jù)的發(fā)送和接收，閃存（4)用來(lái)存儲(chǔ)配置文件，F(xiàn)PGA配置接口（2)用來(lái)下載應(yīng) 用程序；
[0008] 1.2.可編程邏輯器FPGA (1)中的同步模塊（13)作為系統(tǒng)同步控制模塊，在發(fā)送 或接收狀態(tài)發(fā)出發(fā)送或接收指令作用于上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊（12)，收發(fā)切換控制模塊 (17)，射頻參數(shù)配置模塊（16)以及跳頻圖案發(fā)生器（15)，使其處于相應(yīng)的收發(fā)狀態(tài)進(jìn)行數(shù) 據(jù)收發(fā)和頻率跳變；
[0009] 1. 3數(shù)據(jù)幀操作模塊（18)主要對(duì)上位機(jī)數(shù)據(jù)進(jìn)行緩存，在收發(fā)切換控制模塊（17) 下進(jìn)行數(shù)據(jù)幀的組裝或者拆卸，發(fā)送狀態(tài)下，將緩存的待發(fā)送數(shù)據(jù)組幀后通過射頻接口（9) 傳送給射頻模塊，通過天線（24)發(fā)送出去，接收狀態(tài)下，由天線接收的信號(hào)經(jīng)過射頻模塊處 理后送入數(shù)據(jù)幀操作模塊（18)進(jìn)行拆幀操作，拆幀后的數(shù)據(jù)通過上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊 (12)進(jìn)行速率轉(zhuǎn)換后將數(shù)據(jù)傳輸至上位機(jī)顯示；
[0010] 1. 4.跳頻圖案發(fā)生器（15)在不同時(shí)間控制射頻模塊產(chǎn)生不同頻率的載波，該載 波頻率與基帶數(shù)據(jù)或射頻數(shù)據(jù)進(jìn)行信號(hào)調(diào)制解調(diào)，實(shí)現(xiàn)頻率的跳變；
[0011] 2、在1.2所述中的同步模塊（13)是系統(tǒng)進(jìn)行無(wú)線數(shù)據(jù)傳輸?shù)暮诵目刂颇K，采用 一種快速同步算法實(shí)現(xiàn)。同步實(shí)現(xiàn)過程分為三個(gè)狀態(tài)，同步建立狀態(tài)使用改進(jìn)型獨(dú)立信道 法利用短周期圖案使系統(tǒng)快速建立初始同步；同步保持狀態(tài)使用同步頭法利用長(zhǎng)周期圖案 保持系統(tǒng)同步；數(shù)據(jù)跳頻通信狀態(tài)，利用協(xié)議幀和精準(zhǔn)時(shí)鐘法在同步保持狀態(tài)下使用長(zhǎng)周 期圖案的頻率進(jìn)行準(zhǔn)確的同步頻率跳變。
[0012] 3、數(shù)據(jù)幀操作模塊（18 )將上位機(jī)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換后緩存在數(shù)據(jù)區(qū)，等待發(fā)送指 令有效時(shí)進(jìn)行數(shù)據(jù)裝幀：添加前向冗余位，同步幀頭，裝載用戶數(shù)據(jù)，加入后向冗余位，構(gòu)成 完整的一幀數(shù)據(jù)；在接收狀態(tài)數(shù)據(jù)幀操作模塊（18)進(jìn)行拆幀操作：丟棄前向冗余位，提取 同步幀頭進(jìn)行判定，若為系統(tǒng)設(shè)定的幀頭則該幀數(shù)據(jù)有效，啟動(dòng)接收有效用戶數(shù)據(jù)，若不是 系統(tǒng)約定的幀頭則舍棄該幀數(shù)據(jù)；收發(fā)切換控制模塊（17)在收發(fā)指令下選取基帶模塊的 發(fā)送或接收鏈路以隔尚收發(fā)狀態(tài)間的干擾；
[0013] 4、在1.4所述中的跳頻圖案發(fā)生器（15)產(chǎn)生一定周期的m序列，由m序列優(yōu)選 對(duì)生成平衡Gold碼，經(jīng)過對(duì)應(yīng)周期的混沌序列加密，最后進(jìn)行寬間隔處理，處理后的序列 控制頻率合成器生成周期可靈活配置的跳頻圖案；根據(jù)同步模塊的要求，跳頻圖案發(fā)生器 (15)要產(chǎn)生兩個(gè)跳頻圖案，一個(gè)為長(zhǎng)周期的圖案用于跳頻數(shù)據(jù)通信，以提高保密性，一個(gè)為 短周期的圖案用于建立同步，以縮短同步建立的時(shí)間；
[0014] 5、系統(tǒng)配置模塊（14)是上位機(jī)對(duì)系統(tǒng)功能參數(shù)進(jìn)行配置的核心模塊，根據(jù)上位機(jī) 發(fā)出的配置指令由上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊（12)解析后，根據(jù)指令的類型分別作用于同步 模塊（13)、上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊（12)和射頻參數(shù)配置模塊（16)來(lái)靈活修改系統(tǒng)參數(shù)；
[0015] 本發(fā)明基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，具有以下優(yōu)勢(shì)：
[0016] 1.系統(tǒng)采用模塊化軟硬件設(shè)計(jì)，將系統(tǒng)主要的信號(hào)處理工作放在可編程邏輯器 FPGA (1)和射頻集成芯片（19)中實(shí)現(xiàn)，簡(jiǎn)化了硬件結(jié)構(gòu)，降低了系統(tǒng)體積和功耗。
[0017] 2.跳頻系統(tǒng)的系統(tǒng)參數(shù)靈活可變。通過系統(tǒng)配置模塊（14)發(fā)出控制指令給各模 塊可修改系統(tǒng)各參數(shù)，滿足不同應(yīng)用需求。
[0018] 3.跳頻系統(tǒng)的同步方法采用了長(zhǎng)短周期的雙圖案同步方式，結(jié)合獨(dú)立信道法和同 步頭法以及精準(zhǔn)時(shí)鐘法實(shí)現(xiàn)的一種快速同步算法，具有快速建立同步，穩(wěn)定保持同步，準(zhǔn)確 同步跳頻的優(yōu)點(diǎn)。
[0019] 4、跳頻系統(tǒng)的跳頻圖案周期可調(diào)，增大了系統(tǒng)使用中的靈活性，通過平衡GOLD碼 和混沌序列的加密處理提高了圖案本身的保密性，由寬間隔處理拉大了跳變頻率的間隔， 減少頻帶干擾，提高了系統(tǒng)性能。

【專利附圖】

【附圖說(shuō)明】
[0020] 圖1為本發(fā)明的系統(tǒng)基本原理框圖；
[0021] 圖2為本發(fā)明的系統(tǒng)整體結(jié)構(gòu)框圖；
[0022] 圖3為本發(fā)明的系統(tǒng)基帶模塊結(jié)構(gòu)圖；
[0023] 圖4為跳頻系統(tǒng)射頻模塊結(jié)構(gòu)框圖；
[0024] 圖5為同步方法實(shí)現(xiàn)過程；
[0025] 圖6為跳頻圖案發(fā)生器結(jié)構(gòu)圖；

【具體實(shí)施方式】
[0026] 以下結(jié)合說(shuō)明書附圖對(duì)本發(fā)明的實(shí)施做進(jìn)一步的說(shuō)明：
[0027] 本發(fā)明系統(tǒng)可以實(shí)現(xiàn)一對(duì)一的點(diǎn)對(duì)點(diǎn)方式和多對(duì)多組網(wǎng)方式的無(wú)線數(shù)據(jù)傳輸，系 統(tǒng)基本原理框圖為圖1，系統(tǒng)包含發(fā)送端和接收端，通過射頻開關(guān)實(shí)現(xiàn)接收鏈路和發(fā)送鏈路 的切換，工作模式為半雙工模式。發(fā)送端，系統(tǒng)同步控制跳頻圖案在不同時(shí)刻輸出不同的跳 頻序列控制頻率合成器產(chǎn)生不同的頻率，用戶數(shù)據(jù)和該載波頻率進(jìn)行信號(hào)調(diào)制，經(jīng)過濾波， 功率放大之后由天線發(fā)送出去；接收端，系統(tǒng)同步控制跳頻圖案在對(duì)應(yīng)時(shí)刻輸出對(duì)應(yīng)的跳 頻序列控制頻率合成器產(chǎn)生對(duì)應(yīng)的頻率，由天線接收到的用戶數(shù)據(jù)經(jīng)過噪聲濾除和低噪聲 放大處理后，信號(hào)和該載波頻率進(jìn)行對(duì)應(yīng)方式的解調(diào)，恢復(fù)出原始用戶數(shù)據(jù)。
[0028] 本發(fā)明的系統(tǒng)整體結(jié)構(gòu)框圖為圖2,用于表明系統(tǒng)中上位機(jī)、基帶模塊和射頻模塊 的連接關(guān)系，上位機(jī)主要功能是作為信源信宿收發(fā)用戶數(shù)據(jù)，以及修改跳頻系統(tǒng)的功能參 數(shù)；基帶模塊的主要功能是進(jìn)行數(shù)字信號(hào)處理工作；射頻模塊主要功能是進(jìn)行數(shù)模/模數(shù) 轉(zhuǎn)換，射頻信號(hào)處理等。
[0029] 圖3所示是本發(fā)明的系統(tǒng)基帶模塊結(jié)構(gòu)圖，跳頻系統(tǒng)的軟件程序由FPGA配置接口 2下載到閃存4中，系統(tǒng)上電后由可編程邏輯器FPGA1從閃存4中將程序和配置文件載入開 始工作。外部上位機(jī)通過上位機(jī)接口 7用來(lái)和跳頻系統(tǒng)交換數(shù)據(jù)和進(jìn)行跳頻系統(tǒng)參數(shù)的配 置，上電時(shí)系統(tǒng)默認(rèn)上位機(jī)接口為RS232標(biāo)準(zhǔn)接口，由上位機(jī)軟件配置決定接口標(biāo)準(zhǔn)，硬件 切換到相應(yīng)的接口。上位機(jī)的數(shù)據(jù)和可編程邏輯器FPGA1的數(shù)據(jù)通過電平轉(zhuǎn)換模塊8進(jìn)行 電平轉(zhuǎn)換和速率匹配。系統(tǒng)中的可編程邏輯器FPGA1中各個(gè)模塊的工作時(shí)鐘由外部時(shí)鐘模 塊3經(jīng)過時(shí)鐘分配模塊10分配得到，其中外加時(shí)鐘為40MHZ晶振時(shí)鐘源。指示燈6包含有 系統(tǒng)角色燈、發(fā)送狀態(tài)燈、接收狀態(tài)燈、同步燈等，直觀展示系統(tǒng)當(dāng)前所處狀態(tài)。可編程邏輯 器FPGA1通過射頻接口 9對(duì)射頻模塊中的射頻集成芯片19寄存器進(jìn)行初始化，并配置射頻 參數(shù)，控制射頻開關(guān)20和25,進(jìn)行鏈路選通。
[0030] 可編程邏輯器FPGA1作為系統(tǒng)的控制核心，完成系統(tǒng)的數(shù)字信號(hào)處理工作?？删?程邏輯器內(nèi)部各個(gè)功能模塊的工作時(shí)鐘由外加時(shí)鐘源經(jīng)過時(shí)鐘分配模塊10調(diào)用可編程邏 輯器內(nèi)PLL分配得到，所得時(shí)鐘穩(wěn)定。電源模塊5將12V電源轉(zhuǎn)換為5V、3. 3V、1. 8V供給可 編程邏輯器FPGA1，保證各模塊正常工作。復(fù)位信號(hào)處理11由系統(tǒng)的硬復(fù)位和同步模塊檢 測(cè)到系統(tǒng)失步產(chǎn)生的軟復(fù)位決定,系統(tǒng)一旦失步或檢測(cè)到硬復(fù)位請(qǐng)求則快速?gòu)?fù)位到同步建 立狀態(tài)，以快速重建同步。同步模塊13是系統(tǒng)數(shù)據(jù)傳輸?shù)暮诵目刂颇K，由短周期圖案用 獨(dú)立信道法建立初始同步，由長(zhǎng)周期圖案用同步字頭法和精準(zhǔn)時(shí)鐘法，保持系統(tǒng)同步及進(jìn) 行數(shù)據(jù)通信。上位機(jī)發(fā)送的數(shù)據(jù)按照上位機(jī)軟件協(xié)議定義的格式和速率編碼后經(jīng)過電平轉(zhuǎn) 換送入可編程邏輯器內(nèi)，再經(jīng)過上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊12進(jìn)行相應(yīng)的譯碼和速率轉(zhuǎn)換 然后被可編程邏輯器識(shí)別，進(jìn)行數(shù)據(jù)緩存和裝幀操作，通過射頻接口 9寫入射頻模塊，通過 射頻模塊接入基帶的數(shù)據(jù)執(zhí)行相反操作被送到上位機(jī)顯示?？删幊踢壿嬈鱂PGA1通過射 頻參數(shù)配置模塊16,將寄存器配置值寫入到射頻集成芯片以設(shè)定系統(tǒng)的工作狀態(tài)和射頻參 數(shù)。收發(fā)切換控制模塊17由同步模塊控制發(fā)出收發(fā)指令，通過電平觸發(fā)方式控制射頻開關(guān) 和基帶鏈路，準(zhǔn)確進(jìn)行選通功能，隔離收發(fā)之間的干擾。
[0031] 圖4為跳頻系統(tǒng)射頻模塊結(jié)構(gòu)框圖，此模塊目的是進(jìn)行數(shù)模/模數(shù)轉(zhuǎn)換、信號(hào)調(diào)制 解調(diào)、信號(hào)放大、濾波等射頻信號(hào)處理。在發(fā)送狀態(tài)，射頻開關(guān)20和25選通發(fā)送鏈路，將 基帶信號(hào)送入射頻集成芯片19,此時(shí)射頻集成芯片的頻率合成器在跳頻圖案發(fā)生器15控 制下生成一個(gè)頻率，該頻率與基帶信號(hào)進(jìn)行上變頻調(diào)制，調(diào)制后的信號(hào)送至帶通濾波器21 濾波處理后送入功率放大器22,放大后的信號(hào)由天線24發(fā)送出去；在接收狀態(tài)，射頻開關(guān) 20和25選通接收鏈路，天線24接收無(wú)線信號(hào)送入帶通濾波器26濾除干擾，濾波后的信號(hào) 送至低噪聲放大器23提高信號(hào)信噪比，放大后的信號(hào)再送入射頻集成芯片，此時(shí)射頻集成 芯片的數(shù)字頻率合成器在跳頻圖案發(fā)生器15控制下生成一個(gè)頻率，該頻率與發(fā)送端的頻 率由同步模塊保證一致性，故該頻率可正確解調(diào)接收到的信號(hào)，解調(diào)后的信號(hào)，送入基帶模 塊；由此完成射頻信號(hào)處理。
[0032] 圖5為雙圖案快速同步方法的實(shí)現(xiàn)過程，①②過程使用獨(dú)立信道法，在短周期跳 頻圖案中選擇收發(fā)雙方約定的專門信道建立初始同步；③⑤過程使用同步頭法，通過同步 協(xié)議幀的收發(fā)，保持系統(tǒng)同步；④⑥過程使用精準(zhǔn)時(shí)鐘法，通過頻率的相同跳變規(guī)律實(shí)現(xiàn)數(shù) 據(jù)的跳頻通信；其中③④⑤⑥過程中使用的跳變頻率取自于長(zhǎng)周期跳頻圖案。
[0033] 圖6為跳頻圖案發(fā)成器結(jié)構(gòu)圖，由可編程邏輯器FPGA1產(chǎn)生兩對(duì)優(yōu)選對(duì)的m序列 A，m序列B，模二加生成平衡Gold碼，經(jīng)過混沌序列加密，最后進(jìn)行寬間隔處理，處理后的序 列控制頻率合成器生成跳頻圖案，由可編程邏輯器進(jìn)行周期設(shè)置。根據(jù)本系統(tǒng)發(fā)明的同步 方法，跳頻圖案發(fā)生器要產(chǎn)生兩個(gè)不同周期的跳頻圖案，一個(gè)為短周期的跳頻圖案，在初始 同步建立過程中使用，可有效克服傳統(tǒng)獨(dú)立信道法固定信道的低抗干擾性和長(zhǎng)周期圖案同 步搜索時(shí)間長(zhǎng)的缺點(diǎn)；一個(gè)為長(zhǎng)周期的跳頻圖案，在同步保持狀態(tài)下，作為數(shù)據(jù)通信中的跳 變規(guī)律進(jìn)行頻率跳變，可增加敵方捕獲難度，有效提高抗截獲能力，提高保密性。
【權(quán)利要求】
1.基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，由基帶模塊和射頻模塊構(gòu)成，其中射頻 模塊主要由射頻收發(fā)芯片及其外圍電路構(gòu)成，基帶模塊由可編程邏輯器件及其外圍電路組 成，其特征在于：系統(tǒng)含有可編程邏輯器FPGA (1)、FPGA配置接口（ 2 )、外部時(shí)鐘模塊（3 )、閃 存（4)、電源模塊（5 )、指示燈（6 )、上位機(jī)接口（7)、射頻接口（ 9 )、電平轉(zhuǎn)換模塊（8 )、射頻 集成芯片（19)、射頻開關(guān)（20和25)、帶通濾波器（21和26)、功率放大器（22)、低噪聲放大 器（23)、天線（24)，其中： 1.1可編程邏輯器FPGA (1)、電平轉(zhuǎn)換模塊（8)、閃存（4)、FPGA配置接口（2)組成基帶 模塊的核心數(shù)據(jù)處理模塊，可編程邏輯器FPGA(l)作為主控制器控制硬件模塊，做數(shù)字信 號(hào)處理的工作，電平轉(zhuǎn)換模塊（8)將上位機(jī)數(shù)據(jù)和基帶模塊的數(shù)據(jù)進(jìn)行電平轉(zhuǎn)換匹配，實(shí)現(xiàn) 用戶數(shù)據(jù)的發(fā)送和接收，閃存（4)用來(lái)存儲(chǔ)配置文件，F(xiàn)PGA配置接口（2)用來(lái)下載應(yīng)用程 序； 1.2.可編程邏輯器FPGA (1)中的同步模塊（13)作為系統(tǒng)同步控制模塊，在發(fā)送或 接收狀態(tài)發(fā)出發(fā)送或接收指令作用于上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊（12)，收發(fā)切換控制模塊 (17)，射頻參數(shù)配置模塊（16)以及跳頻圖案發(fā)生器（15)，使其處于相應(yīng)的收發(fā)狀態(tài)進(jìn)行數(shù) 據(jù)收發(fā)和頻率跳變； 1. 3數(shù)據(jù)幀操作模塊（18)主要對(duì)上位機(jī)數(shù)據(jù)進(jìn)行緩存，在收發(fā)切換控制模塊（17)下 進(jìn)行數(shù)據(jù)幀的組裝或者拆卸，發(fā)送狀態(tài)下，將緩存的待發(fā)送數(shù)據(jù)組幀后通過射頻接口（9)傳 送給射頻模塊，通過天線（24)發(fā)送出去，接收狀態(tài)下，由天線接收的信號(hào)經(jīng)過射頻模塊處理 后送入數(shù)據(jù)幀操作模塊（18)進(jìn)行拆幀操作，拆幀后的數(shù)據(jù)通過上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊 (12)進(jìn)行速率轉(zhuǎn)換后將數(shù)據(jù)傳輸至上位機(jī)顯示； 1. 4.跳頻圖案發(fā)生器（15)在不同時(shí)間控制射頻模塊產(chǎn)生不同頻率的載波，該載波頻 率與基帶數(shù)據(jù)或射頻數(shù)據(jù)進(jìn)行信號(hào)調(diào)制解調(diào)，實(shí)現(xiàn)頻率的跳變；
2. 根據(jù)權(quán)利要求1中所述的基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，其特征在于： 所述的1. 2中，同步模塊（13)是系統(tǒng)進(jìn)行無(wú)線數(shù)據(jù)傳輸?shù)暮诵目刂颇K，采用一種快速同 步算法實(shí)現(xiàn)。同步實(shí)現(xiàn)過程分為三個(gè)狀態(tài)，同步建立狀態(tài)使用改進(jìn)型獨(dú)立信道法利用短周 期圖案使系統(tǒng)快速建立初始同步；同步保持狀態(tài)使用同步頭法利用長(zhǎng)周期圖案保持系統(tǒng)同 步；數(shù)據(jù)跳頻通信狀態(tài)，利用協(xié)議幀和精準(zhǔn)時(shí)鐘法在同步保持狀態(tài)下使用長(zhǎng)周期圖案的頻 率進(jìn)行準(zhǔn)確的同步頻率跳變。
3. 根據(jù)權(quán)利要求1中所述的基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，其特征在于： 所述的1.3中，數(shù)據(jù)幀操作模塊（18)將上位機(jī)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換后緩存在數(shù)據(jù)區(qū)，等待發(fā) 送指令有效時(shí)進(jìn)行數(shù)據(jù)裝幀：添加前向冗余位，同步幀頭，裝載用戶數(shù)據(jù)，加入后向冗余位， 構(gòu)成完整的一幀數(shù)據(jù)；在接收狀態(tài)數(shù)據(jù)幀操作模塊（18)進(jìn)行拆幀操作：丟棄前向冗余位， 提取同步幀頭進(jìn)行判定，若為系統(tǒng)設(shè)定的幀頭則該幀數(shù)據(jù)有效，啟動(dòng)接收有效用戶數(shù)據(jù)，若 不是系統(tǒng)約定的幀頭則舍棄該幀數(shù)據(jù)；收發(fā)切換控制模塊（17)在收發(fā)指令下選取基帶模 塊的發(fā)送或接收鏈路以隔離收發(fā)狀態(tài)間的干擾；
4. 根據(jù)權(quán)利要求1中所述的基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，其特征在于： 所述的1.4中，跳頻圖案發(fā)生器（15)產(chǎn)生一定周期的m序列，由m序列優(yōu)選對(duì)生成平衡Gold 碼，經(jīng)過對(duì)應(yīng)周期的混沌序列加密，最后進(jìn)行寬間隔處理，處理后的序列控制頻率合成器生 成周期可靈活配置的跳頻圖案；根據(jù)同步模塊的要求，跳頻圖案發(fā)生器（15)要產(chǎn)生兩個(gè)跳 頻圖案，一個(gè)為長(zhǎng)周期的圖案用于跳頻數(shù)據(jù)通信，以提高保密性，一個(gè)為短周期的圖案用于 建立同步，以縮短同步建立的時(shí)間；
5.根據(jù)權(quán)利要求1中所述的基于雙圖案快速同步方法的跳頻傳輸系統(tǒng)，其特征在于： 系統(tǒng)配置模塊（14)是上位機(jī)對(duì)系統(tǒng)功能參數(shù)進(jìn)行配置的核心模塊，根據(jù)上位機(jī)發(fā)出的配置 指令由上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊（12)解析后，根據(jù)指令的類型分別作用于同步模塊（13)、 上位機(jī)驅(qū)動(dòng)速率轉(zhuǎn)換模塊（12)和射頻參數(shù)配置模塊（16)來(lái)靈活修改系統(tǒng)參數(shù)。
【文檔編號(hào)】H04B1/7156GK104158563SQ201310178517
【公開日】2014年11月19日 申請(qǐng)日期:2013年5月15日 優(yōu)先權(quán)日:2013年5月15日
【發(fā)明者】何蘇勤, 王小慶, 韓宇南, 呂咸亮, 王凌楓, 翟緒經(jīng) 申請(qǐng)人:北京化工大學(xué)