Sdi中繼線的制作方法
【專利摘要】一種SDI中繼線，包括單芯同軸線纜、上級(jí)側(cè)連接器和下級(jí)側(cè)連接器，所述單芯同軸線纜被配置為即傳輸視頻信號(hào)，同時(shí)也為下級(jí)設(shè)備提供電源；所述上級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜的一端處；所述下級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜的另一端處；所述中繼器至少包括均衡器、時(shí)鐘恢復(fù)去抖芯片，以及線纜驅(qū)動(dòng)器，所述均衡器將所接收到的視頻信號(hào)傳輸給所述時(shí)鐘恢復(fù)去抖芯片，所述時(shí)鐘恢復(fù)去抖芯片將時(shí)鐘去抖后的視頻信號(hào)傳輸給線纜驅(qū)動(dòng)器，經(jīng)加強(qiáng)驅(qū)動(dòng)力后傳輸給下級(jí)；所述上級(jí)側(cè)連接器、單芯同軸線纜、中繼器和下級(jí)側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。本發(fā)明具有傳輸距離遠(yuǎn)，并方便攜帶和現(xiàn)場(chǎng)布線的優(yōu)點(diǎn)。
【專利說明】SDI中繼線
[0001]【技術(shù)領(lǐng)域】
本發(fā)明涉及一種主要應(yīng)用于安防監(jiān)控或戶廣播視頻傳輸?shù)阮I(lǐng)域的SDI中繼線及其應(yīng)用。
[0002]【背景技術(shù)】
對(duì)高清視頻圖像的傳輸，當(dāng)前的主流傳輸方式是網(wǎng)絡(luò)數(shù)字傳輸或SDI數(shù)字傳輸兩種方式之一，SDI接口是數(shù)字分量串行接口的簡(jiǎn)寫,其中，SDI是英文serial digital interface的縮寫。高清或標(biāo)清SDI數(shù)據(jù)傳輸主要用于SDI攝像機(jī)連接而進(jìn)行視頻數(shù)據(jù)傳輸。目前，高清SDI數(shù)字傳輸分為HD-SDI或3G-SDI兩種傳輸方式(SD-SDI用于非高清數(shù)據(jù)傳輸)，主要適合于720P或1080P的高清圖像數(shù)據(jù)傳輸，分別使用1.485Gpbs和2.97Gpbs進(jìn)行傳輸，由于720P或1080P的高清圖像數(shù)據(jù)量的增加，其傳輸距離局限于200米和150米。實(shí)際使用中，由于線材品質(zhì)等因素影響，市面上大部分SDI攝像機(jī)，采用HD-SDI數(shù)字傳輸方式，其傳輸距離僅為100-150米。
[0003]在SDI攝像機(jī)替代模擬攝像機(jī)的過程中，數(shù)據(jù)傳輸距離變成了最大的瓶頸，嚴(yán)重阻礙了 SDI攝像機(jī)在安防監(jiān)控或廣播視頻傳輸?shù)耐茝V應(yīng)用。按照當(dāng)前的技術(shù)，超過200米的視頻監(jiān)控，如果需要采用SDI攝像機(jī)，必須采用外接SDI光端機(jī)的方式進(jìn)行中繼傳輸；或者通過SDI中繼器進(jìn)行中繼傳輸。
[0004]采用外接SDI光端機(jī)的方式進(jìn)行中繼傳輸，最主要的問題是造價(jià)極昂貴，系統(tǒng)非常復(fù)雜，不適用于小范圍監(jiān)控應(yīng)用，大大局限了使用范圍；采用SDI中繼器進(jìn)行中繼傳輸，其問題是SDI中繼器都是一個(gè)小盒子結(jié)構(gòu)`、外形較大，需要采用外插電源供電，存在在問題是攜帶和使用均不方便，大大局限了 SDI攝像機(jī)使用范圍，尤其是部分場(chǎng)合需要通過管道時(shí)，連接非常不便；另一方面是在無法提供電源的場(chǎng)合完全無法使用。
[0005]
【發(fā)明內(nèi)容】

為了克服上述問題，本發(fā)明向社會(huì)提供一種傳輸距離遠(yuǎn)，并方便攜帶和現(xiàn)場(chǎng)布線的SDI中繼線。
[0006]本發(fā)明的技術(shù)方案是:提供一種SDI中繼線，包括:單芯同軸線纜、上級(jí)側(cè)連接器和下級(jí)側(cè)連接器，所述單芯同軸線纜被配置為即傳輸視頻信號(hào)，同時(shí)也為下級(jí)設(shè)備提供電源；
所述上級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜的一端處，并且被配置為將所述單芯同軸線纜連接到上級(jí)設(shè)備；所述下級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜的另一端處，并且被配置為將所述單芯同軸線纜連接到下級(jí)；
在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級(jí)接收視頻信號(hào)的均衡器、用于提高時(shí)鐘品質(zhì)的時(shí)鐘恢復(fù)去抖芯片，以及用于加強(qiáng)驅(qū)動(dòng)能力的線纜驅(qū)動(dòng)器，所述均衡器將所接收到的視頻信號(hào)傳輸給所述時(shí)鐘恢復(fù)去抖芯片，所述時(shí)鐘恢復(fù)去抖芯片將時(shí)鐘去抖后的視頻信號(hào)傳輸給線纜驅(qū)動(dòng)器，經(jīng)加強(qiáng)驅(qū)動(dòng)力后傳輸給下級(jí)；取電模塊從單芯同軸線纜獲取電流,并通過加電模塊將所述電流傳輸給后級(jí)；
在所述單芯同軸線纜和中繼器外設(shè)有被覆層，將所述上級(jí)側(cè)連接器、單芯同軸線纜、中繼器和下級(jí)側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
[0007]本發(fā)明還提供一種SDI中繼線，包括:單芯同軸線纜、上級(jí)側(cè)連接器和下級(jí)側(cè)連接器，所述單芯同軸線纜被配置為傳輸視頻信號(hào)；
所述上級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到上級(jí)的單芯同軸線纜和電源線；所述下級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的另一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到下級(jí)的單芯同軸線纜和電源線；
在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級(jí)接收視頻信號(hào)的均衡器、用于提高時(shí)鐘品質(zhì)的時(shí)鐘恢復(fù)去抖芯片，以及用于加強(qiáng)驅(qū)動(dòng)能力的線纜驅(qū)動(dòng)器，所述均衡器將所接收到的視頻信號(hào)傳輸給所述時(shí)鐘恢復(fù)去抖芯片，所述時(shí)鐘恢復(fù)去抖芯片將時(shí)鐘去抖后的視頻信號(hào)傳輸給線纜驅(qū)動(dòng)器，經(jīng)加強(qiáng)驅(qū)動(dòng)力后傳輸給下級(jí)；所述電源線為同級(jí)的中繼器和后級(jí)提供電源；
在所述單芯同軸線纜、電源線和中繼器外設(shè)有被覆層，將所述上級(jí)側(cè)連接器、單芯同軸線纜、電源線、中繼器和下級(jí)側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
[0008]作為對(duì)本發(fā)明的改進(jìn)，上述兩種SDI中繼線均可以作下述優(yōu)化:
優(yōu)選的，本發(fā)明還包括FPGA芯片，所述FPGA芯片包括，
SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片；
緩存模塊，用于緩存并行視頻信號(hào)；
SDI發(fā)送模塊，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器；
所述時(shí)鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊。
[0009]優(yōu)先的，本發(fā)明還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片；
壓縮處理模塊，與內(nèi)存模塊配合，將從SDI接收模塊獲得的視頻信號(hào)按預(yù)定格式壓縮后，輸送給緩存模塊；
緩存模塊，用于緩存并行視頻信號(hào)；
SDI發(fā)送模塊，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器；
所述時(shí)鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后通過降頻模塊降低頻后，再輸送給SDI發(fā)送模塊。
[0010]優(yōu)選的，本發(fā)明還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊；
外部緩存控制和指針控制模塊，與緩存模塊配合，對(duì)并行視頻信號(hào)加以處理；
緩存模塊，分為兩個(gè)緩存區(qū)，即緩存A區(qū)和緩存B區(qū)；所述緩存A區(qū)和緩存B區(qū)又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)Al、A區(qū)數(shù)據(jù)第二節(jié)A2、B區(qū)數(shù)據(jù)第一節(jié)B1、B區(qū)數(shù)據(jù)第二節(jié)B2，每節(jié)可容納I幀數(shù)據(jù)；
所述外部緩存控制和指針控制模塊對(duì)并行視頻信號(hào)的處理過程如下:
開始時(shí)，所述外部緩存控制和指針控制模塊以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)同時(shí)寫入緩存A區(qū)和緩存B區(qū)，當(dāng)寫滿緩存A區(qū)和緩存B區(qū)的第一節(jié)，開始寫入第二節(jié)時(shí)，所述外部緩存控制和指針控制模塊從緩存A區(qū)和緩存B區(qū)中的任意一個(gè)緩存區(qū)的第一節(jié)以本地時(shí)鐘頻率讀出第一節(jié)內(nèi)的數(shù)據(jù)，發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理:
當(dāng)讀出速度大于寫入速度，出現(xiàn)A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)在寫入時(shí)，讀出數(shù)據(jù)也在A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al的數(shù)據(jù)，當(dāng)讀完B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al數(shù)據(jù)時(shí)，再切換回到A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI繼續(xù)讀出數(shù)據(jù)；
當(dāng)讀出速度小于寫入速度，出現(xiàn)A區(qū)數(shù)據(jù)第二節(jié)A2或B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)在讀出時(shí)，寫入數(shù)據(jù)也在A區(qū)數(shù)據(jù)第二節(jié)A2或B區(qū)數(shù)據(jù)第二節(jié)B2同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)，當(dāng)讀完A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)時(shí)，再直接讀出A區(qū)數(shù)據(jù)第二節(jié)A2或B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)；
本地時(shí)鐘發(fā)生器，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用；
SDI發(fā)送模塊，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器。
[0011]本明還提供一種上述的SDI中繼線在數(shù)字傳輸領(lǐng)域的應(yīng)用。
[0012]本發(fā)明完全顛覆了客戶使用外置中繼器來延長(zhǎng)傳輸距離的概念，直接讓用戶體驗(yàn)“線接駁線”的方便。大大方便了施工、降低了成本和節(jié)能減排。
[0013]由于傳輸距離的增加，極大加速了高清監(jiān)控替代模擬標(biāo)清監(jiān)控的步伐，讓SDI攝像機(jī)的使用范圍增大了幾倍，滿足超過90%模擬攝像機(jī)使用范圍。預(yù)計(jì)將會(huì)讓全球超過4000萬臺(tái)模擬攝像機(jī)有機(jī)會(huì)轉(zhuǎn)換為SDI高清攝像機(jī)。
【專利附圖】

【附圖說明】
[0014]圖1是本發(fā)明第一種實(shí)施例的側(cè)面平面結(jié)構(gòu)示意圖。
[0015]圖2是圖1所示實(shí)施例的橫截面的平面結(jié)構(gòu)示意圖。
[0016]圖3是本發(fā)明中繼器一種實(shí)施例的電路原理方框結(jié)構(gòu)示意圖。
[0017]圖4是本發(fā)明中繼器第二種實(shí)施例的電路原理方框結(jié)構(gòu)示意圖。
[0018]圖5是圖4所示中繼器的一種實(shí)施方式的電路原理方框結(jié)構(gòu)示意圖。
[0019]圖6是圖4所示中繼器的另一種實(shí)施方式的電路原理方框結(jié)構(gòu)示意圖。
[0020]圖7是本發(fā)明中繼器第三種實(shí)施例的電路原理方框結(jié)構(gòu)示意圖。
[0021]圖8是圖7所示中繼器的一種實(shí)施方式的電路原理方框結(jié)構(gòu)示意圖。
[0022]圖9是圖8所示中繼器的工作原理方框說明示意圖。[0023]圖10是圖7所示中繼器的另一種實(shí)施方式的電路原理方框結(jié)構(gòu)示意圖。
[0024]圖11是本發(fā)明中的取電模塊電路原理示意圖。
[0025]圖12是本發(fā)明中的加電模塊電路原理示意圖。
[0026]圖13是本發(fā)明第二種實(shí)施例的側(cè)面平面結(jié)構(gòu)示意圖。
[0027]圖14是本發(fā)明第二種實(shí)施例的橫截面的平面結(jié)構(gòu)示意圖。
[0028]圖15是本發(fā)明中繼器的外形結(jié)構(gòu)示意圖。
[0029]圖16是本發(fā)明的使用狀態(tài)結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0030]實(shí)施例1
請(qǐng)參見圖1至圖3，本發(fā)明提供一種SDI中繼線，包括單芯同軸線纜1、上級(jí)側(cè)連接器2和下級(jí)側(cè)連接器3，所述單芯同軸線纜I被配置為即傳輸視頻信號(hào)，同時(shí)也為下級(jí)提供電源；本實(shí)施例中，所述單芯同軸線纜I的線芯11外設(shè)有隔離層12及保護(hù)層13。
[0031]所述上級(jí)側(cè)連接器2被設(shè)置在所述單芯同軸線纜I的一端處，并且被配置為將所述單芯同軸線纜I連接到上級(jí)設(shè)備，本發(fā)中，所述上級(jí)設(shè)備可能是數(shù)字?jǐn)z像機(jī)，也可能是本發(fā)明的SDI中繼線；所述下級(jí)側(cè)連接器2被設(shè)置在所述單芯同軸線纜I的另一端處，并且被配置為將所述單芯同軸線纜I連接到下級(jí)設(shè)備，本發(fā)明中，所述下級(jí)設(shè)備可以監(jiān)控裝置或本發(fā)明的SDI中繼線；
在所述單芯同軸線纜I之中串接有中繼器4 ;所述中繼器4至少包括用于從上級(jí)設(shè)備接收視頻信號(hào)的均衡器41 (參見圖3)、用于提高時(shí)鐘品質(zhì)的時(shí)鐘恢復(fù)去抖芯片42，以及用于加強(qiáng)驅(qū)動(dòng)能力的線纜驅(qū)動(dòng)器43，所述均衡器41將所接收到的視頻信號(hào)傳輸給所述時(shí)鐘恢復(fù)去抖芯片42，所述時(shí)鐘恢復(fù)去抖芯片42將時(shí)鐘去抖后的視頻信號(hào)傳輸給線纜驅(qū)動(dòng)器43，經(jīng)加強(qiáng)驅(qū)動(dòng)力后傳輸給下級(jí)設(shè)備，此處的下級(jí)設(shè)備可以本發(fā)明的SDI中繼線，也可以監(jiān)控裝置；取電模塊5從單芯同軸線纜I獲取電流(參見圖11)，并通過加電模塊6將所述電流傳輸給后級(jí)設(shè)備(參見圖12);本發(fā)明中的取電模塊5是以集成電路U2及其外圍電路構(gòu)成，它可以從單芯同軸線纜I獲取電流；本發(fā)明中的加電模塊6是以集成電路Ul及其外圍電路構(gòu)成，它可以將從上級(jí)過來的電流加載給下級(jí)。
[0032]在所述單芯同軸線纜和中繼器外設(shè)有被覆層，所述被覆層將所述上級(jí)側(cè)連接器2、單芯同軸線纜1、中繼器4和下級(jí)側(cè)連接器3做成一根整體的線狀結(jié)構(gòu)。
[0033]請(qǐng)參見圖4和圖5，本發(fā)明還包括FPGA芯片7，所述FPGA芯片7包括，
SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原始時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片42 ；
緩存模塊72，用于緩存并行視頻信號(hào)；
SDI發(fā)送模塊73，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43 ；
所述時(shí)鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊73。
[0034]請(qǐng)參見圖4和圖6，本發(fā)明中繼器還可設(shè)計(jì)為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括， SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原始時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片42 ；
壓縮處理模塊75，與內(nèi)存模塊74配合，將從SDI接收模71塊獲得的視頻信號(hào)按預(yù)定格式壓縮后，預(yù)定格式可以JPG等格式，輸送給緩存模塊72 ；
緩存模塊72，用于緩存并行視頻信號(hào)；
SDI發(fā)送模塊73，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43 ；
所述時(shí)鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后通過降頻模塊76降低頻率后，再輸送給SDI發(fā)送模塊73。
[0035]請(qǐng)參見圖7和圖8，本發(fā)明中斷器還可設(shè)計(jì)為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括，
SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊77 ；
外部緩存控制和指針控制模塊77，與緩存模塊74配合，對(duì)并行視頻信號(hào)加以處理；
緩存模塊74，分為兩個(gè)緩存區(qū)，即緩存A區(qū)741和緩存B區(qū)742 ;所述緩存A區(qū)741和緩存B區(qū)742又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)Al、A區(qū)數(shù)據(jù)第二節(jié)A2、B區(qū)數(shù)據(jù)第一節(jié)B1、B區(qū)數(shù)據(jù)第二節(jié)B2，每節(jié)可容納I幀數(shù)據(jù)(參見圖9)；
所述外部緩存控制和指針控制模塊77對(duì)并行視頻信號(hào)的處理過程如下:
開始時(shí)，所述外部緩存控制和指針控制模塊77以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)同時(shí)寫入緩存A區(qū)741和緩存B區(qū)742，當(dāng)寫滿緩存A區(qū)741和緩存B區(qū)742的第一節(jié)Al、BI，開始寫入第二節(jié)A2、B2時(shí)，所述外部緩存控制和指針控制模塊77從緩存A區(qū)741和緩存B區(qū)742中的任意一個(gè)緩存區(qū)的第一節(jié)(Al或BI)以本地時(shí)鐘頻率讀出第一節(jié)(Al或BI)內(nèi)的數(shù)據(jù)(本地時(shí)鐘頻率由本地時(shí)鐘發(fā)生器78產(chǎn)生)，發(fā)送給SDI發(fā)送模塊73 ;以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理:
當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)在寫入時(shí)，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊77切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)BI或緩存A區(qū)數(shù)據(jù)第一節(jié)Al的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al數(shù)據(jù)時(shí)，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI繼續(xù)讀出數(shù)據(jù)；
當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)在讀出時(shí)，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)時(shí)，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)；
本地時(shí)鐘發(fā)生器78，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
SDI發(fā)送模塊43，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43。[0036]具體地說，開始階段，從緩存A區(qū)任意位置開始存儲(chǔ)數(shù)據(jù)，同時(shí)，在緩存B區(qū)進(jìn)行備份存儲(chǔ)同樣數(shù)據(jù)。為方便描述，用Al第一個(gè)緩存單元來描述。緩存Al寫入第I幀第一個(gè)數(shù)據(jù)，同時(shí)BI寫入第I幀第一個(gè)數(shù)據(jù)。當(dāng)寫滿一幀時(shí)，開始寫A2，B2的第一個(gè)緩存單元并且開始從Al讀出數(shù)據(jù)發(fā)送。
[0037]3.由于本地時(shí)鐘和恢復(fù)時(shí)鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時(shí)鐘比恢復(fù)時(shí)鐘快)和寫快(本地時(shí)鐘幣恢復(fù)時(shí)鐘慢)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
備注:出現(xiàn)讀寫是同一個(gè)存儲(chǔ)單元可能發(fā)生在任意位置，為描述方便，將此存儲(chǔ)單元假定在Al區(qū)第一個(gè)存儲(chǔ)單元。
[0038](I)當(dāng)讀快時(shí)，出現(xiàn)Al第一個(gè)數(shù)據(jù)寫的同時(shí)，讀數(shù)據(jù)也同時(shí)發(fā)生，并且Al，A2的所有數(shù)據(jù)都已被讀出發(fā)送。此時(shí)切換讀BI的數(shù)據(jù)，同時(shí)不再同時(shí)拷貝數(shù)據(jù)寫入BI區(qū)，當(dāng)讀完BI區(qū)數(shù)據(jù)時(shí)，再切換回Al區(qū)繼續(xù)讀數(shù)據(jù)，此時(shí)寫數(shù)據(jù)正好寫A2區(qū)第一個(gè)數(shù)據(jù)，且繼續(xù)拷貝寫入B區(qū)數(shù)據(jù)。出現(xiàn)的效果是重新發(fā)送了一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:...，N-2, N-1, N, N, N+1...，對(duì)使用者無任何影響。
[0039](2)當(dāng)寫快是，出現(xiàn)Al第一個(gè)數(shù)據(jù)寫的同時(shí)，讀數(shù)據(jù)也同時(shí)發(fā)生，并且Al，A2的所有數(shù)據(jù)都未被讀出發(fā)送。此時(shí)切換讀數(shù)據(jù)到A2第一個(gè)數(shù)據(jù)。出現(xiàn)的效果是減少發(fā)送一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:…，N-2，N-1，N+1, N+2...，對(duì)使用者無任何影響。
[0040](3)對(duì)于切換幀的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時(shí)鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個(gè)時(shí)鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。
[0041](4)以1080P25圖像為例，將固定產(chǎn)生0.04秒延遲。
[0042]請(qǐng)參見圖10，圖10是圖7所示中繼器的另一種實(shí)施方式的電路原理方框結(jié)構(gòu)示意圖。從圖可知，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊77 ；
外部緩存控制和指針控制模塊77，與緩存模塊74配合，對(duì)并行視頻信號(hào)加以處理；
緩存模塊74，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍； 所述外部緩存控制和指針控制模塊77對(duì)并行視頻信號(hào)的處理過程如下:
首先，所述外部緩存控制和指針控制模塊77以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊74，接著，所述外部緩存控制和指針控制模塊77以本地時(shí)鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊73 ；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理:
當(dāng)讀出速度大于寫入速度時(shí)，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時(shí)，再跳回該幀的幀頭部分繼續(xù)讀出；
當(dāng)讀出速度小于寫入速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫
Λ；本地時(shí)鐘發(fā)生器78，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
SDI發(fā)送模塊73，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43。
[0043]具體地說，開始階段，圖像第一幀第一個(gè)數(shù)據(jù)寫入任意存儲(chǔ)塊的第一個(gè)存儲(chǔ)單元，與此同時(shí)，同樣讀出任意存儲(chǔ)塊的第一存儲(chǔ)單元進(jìn)行發(fā)送數(shù)據(jù)。按照存儲(chǔ)一幀為例，由于本地時(shí)鐘和恢復(fù)時(shí)鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時(shí)鐘比恢復(fù)時(shí)鐘快)和寫快(本地時(shí)鐘幣恢復(fù)時(shí)鐘慢)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
(I)當(dāng)讀快時(shí)，出現(xiàn)某個(gè)存儲(chǔ)單元在寫入的同時(shí)，同時(shí)讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)都已經(jīng)讀出發(fā)送一次，此時(shí)將出現(xiàn)讀到上一幀數(shù)據(jù)，假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:…，N-2, N-1, N, N, N+1...，對(duì)使用者無任何影響。
[0044](2)當(dāng)寫快時(shí)，出現(xiàn)某個(gè)存儲(chǔ)單元在寫入的同時(shí)，同時(shí)讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)均未讀出發(fā)送一次。此時(shí)將出現(xiàn)讀少一幀數(shù)據(jù)。假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:…，N-2, N-1, N+1, N+2…，對(duì) 使用者無任何影響。
[0045](3)對(duì)于發(fā)生重復(fù)一幀或丟失一幀表現(xiàn)的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時(shí)鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個(gè)時(shí)鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。
[0046](4)以1080P25圖像為例，產(chǎn)生的圖像延遲將是浮動(dòng)時(shí)間，從O到0.04秒。在存儲(chǔ)超過2幀的情況下，出現(xiàn)重復(fù)或丟失一幀的頻率是320秒的2倍，但是延遲將會(huì)變成從O到
0.08秒。存儲(chǔ)其他幀數(shù)以此類推。
[0047]實(shí)施例2，
請(qǐng)參見圖13、圖14和圖15，本發(fā)明還提第二種SDI中繼線，包括單芯同軸線纜1、上級(jí)側(cè)連接器2和下級(jí)側(cè)連接器3，所述單芯同軸線纜I被配置為傳輸視頻信號(hào)；
所述上級(jí)側(cè)連接器2被設(shè)置在所述單芯同軸線纜I和電源線14的一端處，并且被配置為將所述單芯同軸線纜I和電源線14分別連接到上級(jí)的單芯同軸線纜和電源線；所述下級(jí)側(cè)連接器3被設(shè)置在所述單芯同軸線纜I和電源線14的另一端處，并且被配置為將所述單芯同軸線纜I和電源線14分別連接到下級(jí)的單芯同軸線纜和電源線；圖12中，電源線的連接頭與單芯同軸線纜I的上級(jí)側(cè)連接器2或下級(jí)側(cè)連接器3是分成兩個(gè)的，實(shí)際上，也可以只設(shè)一個(gè)連接頭，即用于單芯同軸線纜的連接，也用于電源線的連接；在圖13中還畫有一對(duì)備用線15，這對(duì)備用線15即可以作電源線的備用，也可以在電源線14正常時(shí)，作為控制信號(hào)線使用。
[0048]在所述單芯同軸線纜I之中串接有中繼器4 ;所述中繼器4至少包括用于從上級(jí)接收視頻信號(hào)的均衡器41 (參見圖3)、用于提高時(shí)鐘品質(zhì)的時(shí)鐘恢復(fù)去抖芯片42，以及用于加強(qiáng)驅(qū)動(dòng)能力的線纜驅(qū)動(dòng)器43，所述均衡器41將所接收到的視頻信號(hào)傳輸給所述時(shí)鐘恢復(fù)去抖芯片42，所述時(shí)鐘恢復(fù)去抖芯片42將時(shí)鐘去抖后的視頻信號(hào)傳輸給線纜驅(qū)動(dòng)器43，經(jīng)加強(qiáng)驅(qū)動(dòng)力后傳輸給下級(jí)；所述電源線14為同級(jí)的中繼器4和后級(jí)設(shè)備提供電源，所述后級(jí)設(shè)備可以下一級(jí)的SDI中繼線或監(jiān)控設(shè)備；
在所述單芯同軸線纜1、電源線14和中繼器4外設(shè)有被覆層8，所述被覆層8將所述上級(jí)側(cè)連接器2、單芯同軸線纜1、電源線14、中繼器4和下級(jí)側(cè)連接器3做成一根整體的線狀結(jié)構(gòu)，所述被覆層8可以做成防水結(jié)構(gòu)的(參見圖14)，也可以將中繼器的兩端做成圓弧狀，以方便野外拖拉。
[0049]本發(fā)明第二種實(shí)施例中的中繼器的改進(jìn)，同上述的圖4-圖10的說明，具體說明如下:
請(qǐng)參見圖4和圖5，本發(fā)明中繼器4還包括FPGA芯片7，所述FPGA芯片7包括，
SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原始時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片42 ；
緩存模塊72，用于緩存并行視頻信號(hào)；
SDI發(fā)送模塊73，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43 ；
所述時(shí)鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊73。
[0050]請(qǐng)參見圖4和圖6，本發(fā)明中繼器還可設(shè)計(jì)為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括，
SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原始時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片42 ；
壓縮處理模塊75，與內(nèi)存模塊74配合，將從SDI接收模71塊獲得的視頻信號(hào)按預(yù)定格式壓縮后，預(yù)定格式可以JPG等格式，輸送給緩存模塊72 ；
緩存模塊72，用于緩存并行視頻信號(hào)；
SDI發(fā)送模塊73，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43 ；
所述時(shí)鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后通過降頻模塊76降低頻率后，再輸送給SDI發(fā)送模塊73。
[0051]請(qǐng)參見圖7和圖8，本發(fā)明中斷器還可設(shè)計(jì)為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括，
SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊77 ；
外部緩存控制和指針控制模塊77，與緩存模塊74配合，對(duì)并行視頻信號(hào)加以處理；
緩存模塊74，分為兩個(gè)緩存區(qū)，即緩存A區(qū)741和緩存B區(qū)742 ;所述緩存A區(qū)741和緩存B區(qū)742又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)Al、A區(qū)數(shù)據(jù)第二節(jié)A2、B區(qū)數(shù)據(jù)第一節(jié)B1、B區(qū)數(shù)據(jù)第二節(jié)B2，每節(jié)可容納I幀數(shù)據(jù)(參見圖9)；
所述外部緩存控制和指針控制模塊77對(duì)并行視頻信號(hào)的處理過程如下:
開始時(shí)，所述外部緩存控制和指針控制模塊77以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)同時(shí)寫入緩存A區(qū)741和緩存B區(qū)742，當(dāng)寫滿緩存A區(qū)741和緩存B區(qū)742的第一節(jié)Al、BI，開始寫入第二節(jié)A2、B2時(shí)，所述外部緩存控制和指針控制模塊77從緩存A區(qū)741和緩存B區(qū)742中的任意一個(gè)緩存區(qū)的第一節(jié)(Al或BI)以本地時(shí)鐘頻率讀出第一節(jié)(Al或BI)內(nèi)的數(shù)據(jù)(本地時(shí)鐘頻率由本地時(shí)鐘發(fā)生器78產(chǎn)生)，發(fā)送給SDI發(fā)送模塊73 ;以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理:
當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)在寫入時(shí)，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊77切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)BI或緩存A區(qū)數(shù)據(jù)第一節(jié)Al的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al數(shù)據(jù)時(shí)，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI繼續(xù)讀出數(shù)據(jù)；
當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)在讀出時(shí)，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)時(shí)，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)；
本地時(shí)鐘發(fā)生器78，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
SDI發(fā)送模塊43，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43。
[0052]具體地說，開始階段，從緩存A區(qū)任意位置開始存儲(chǔ)數(shù)據(jù)，同時(shí)，在緩存B區(qū)進(jìn)行備份存儲(chǔ)同樣數(shù)據(jù)。為方便描述，用Al第一個(gè)緩存單元來描述。緩存Al寫入第I幀第一個(gè)數(shù)據(jù)，同時(shí)BI寫入第I幀第一個(gè)數(shù)據(jù)。當(dāng)寫滿一幀時(shí)，開始寫A2，B2的第一個(gè)緩存單元并且開始從Al讀出數(shù)據(jù)發(fā)送。
[0053]3.由于本地時(shí)鐘和恢復(fù)時(shí)鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時(shí)鐘比恢復(fù)時(shí)鐘快)和寫快(本地時(shí)鐘幣恢復(fù)時(shí)鐘慢`)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
備注:出現(xiàn)讀寫是同一個(gè)存儲(chǔ)單元可能發(fā)生在任意位置，為描述方便，將此存儲(chǔ)單元假定在Al區(qū)第一個(gè)存儲(chǔ)單元。
[0054](I)當(dāng)讀快時(shí)，出現(xiàn)Al第一個(gè)數(shù)據(jù)寫的同時(shí)，讀數(shù)據(jù)也同時(shí)發(fā)生，并且Al，A2的所有數(shù)據(jù)都已被讀出發(fā)送。此時(shí)切換讀BI的數(shù)據(jù)，同時(shí)不再同時(shí)拷貝數(shù)據(jù)寫入BI區(qū)，當(dāng)讀完BI區(qū)數(shù)據(jù)時(shí)，再切換回Al區(qū)繼續(xù)讀數(shù)據(jù)，此時(shí)寫數(shù)據(jù)正好寫A2區(qū)第一個(gè)數(shù)據(jù)，且繼續(xù)拷貝寫入B區(qū)數(shù)據(jù)。出現(xiàn)的效果是重新發(fā)送了一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:...，N-2, N-1, N, N, N+1...，對(duì)使用者無任何影響。
[0055](2)當(dāng)寫快是，出現(xiàn)Al第一個(gè)數(shù)據(jù)寫的同時(shí)，讀數(shù)據(jù)也同時(shí)發(fā)生，并且Al，A2的所有數(shù)據(jù)都未被讀出發(fā)送。此時(shí)切換讀數(shù)據(jù)到A2第一個(gè)數(shù)據(jù)。出現(xiàn)的效果是減少發(fā)送一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:…，N-2，N-1，N+1, N+2...，對(duì)使用者無任何影響。
[0056](3)對(duì)于切換幀的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時(shí)鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個(gè)時(shí)鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。
[0057](4)以1080P25圖像為例，將固定產(chǎn)生0.04秒延遲。
[0058]請(qǐng)參見圖10，圖10是圖7所示中繼器的另一種實(shí)施方式的電路原理方框結(jié)構(gòu)示意圖。從圖可知，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
SDI接收模塊71，用于從均衡器41接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊77 ；
外部緩存控制和指針控制模塊77，與緩存模塊74配合，對(duì)并行視頻信號(hào)加以處理；
緩存模塊74，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍； 所述外部緩存控制和指針控制模塊77對(duì)并行視頻信號(hào)的處理過程如下:
首先，所述外部緩存控制和指針控制模塊77以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊74，接著，所述外部緩存控制和指針控制模塊77以本地時(shí)鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊73 ；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理:
當(dāng)讀出速度大于寫入速度 時(shí)，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時(shí)，再跳回該幀的幀頭部分繼續(xù)讀出；
當(dāng)讀出速度小于寫入速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫
A ；
本地時(shí)鐘發(fā)生器78，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
SDI發(fā)送模塊73，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器43。
[0059]具體地說，開始階段，圖像第一幀第一個(gè)數(shù)據(jù)寫入任意存儲(chǔ)塊的第一個(gè)存儲(chǔ)單元，與此同時(shí)，同樣讀出任意存儲(chǔ)塊的第一存儲(chǔ)單元進(jìn)行發(fā)送數(shù)據(jù)。按照存儲(chǔ)一幀為例，由于本地時(shí)鐘和恢復(fù)時(shí)鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時(shí)鐘比恢復(fù)時(shí)鐘快)和寫快(本地時(shí)鐘幣恢復(fù)時(shí)鐘慢)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
(I)當(dāng)讀快時(shí)，出現(xiàn)某個(gè)存儲(chǔ)單元在寫入的同時(shí)，同時(shí)讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)都已經(jīng)讀出發(fā)送一次，此時(shí)將出現(xiàn)讀到上一幀數(shù)據(jù)，假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:…，N-2, N-1, N, N, N+1...，對(duì)使用者無任何影響。
[0060](2)當(dāng)寫快時(shí)，出現(xiàn)某個(gè)存儲(chǔ)單元在寫入的同時(shí)，同時(shí)讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)均未讀出發(fā)送一次。此時(shí)將出現(xiàn)讀少一幀數(shù)據(jù)。假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:...，N-2, N-1, N+1, N+2…，對(duì)使用者無任何影響。
[0061](3)對(duì)于發(fā)生重復(fù)一幀或丟失一幀表現(xiàn)的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時(shí)鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個(gè)時(shí)鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。
[0062](4)以1080P25圖像為例，產(chǎn)生的圖像延遲將是浮動(dòng)時(shí)間，從O到0.04秒。在存儲(chǔ)超過2幀的情況下，出現(xiàn)重復(fù)或丟失一幀的頻率是320秒的2倍，但是延遲將會(huì)變成從O到
0.08秒。存儲(chǔ)其他幀數(shù)以此類推。
[0063]請(qǐng)參見圖16，圖16是本發(fā)明的使用狀態(tài)結(jié)構(gòu)示意圖。它說明的是本發(fā)明SDI中繼線在數(shù)字傳輸領(lǐng)域的應(yīng)用，從圖可以看出，數(shù)字?jǐn)z像機(jī)9獲取的視頻信號(hào)，經(jīng)過本發(fā)明的SDI中繼線多級(jí)傳輸后最后可以到達(dá)很遠(yuǎn)的監(jiān)控設(shè)備91或錄像機(jī)，電源可從供電設(shè)備92輸入。
[0064]本發(fā)明可以解決現(xiàn)有SDI數(shù)據(jù)在傳輸過程中，因?yàn)楦蓴_產(chǎn)生時(shí)鐘品質(zhì)降低，使用硬件中繼方式，超過5級(jí)中繼后無法將時(shí)鐘恢復(fù)。利用本發(fā)明，可在傳統(tǒng)的第三根或第四根時(shí)，采用一根本發(fā)明的具有本地時(shí)的SDI數(shù)據(jù)線一根，克服“頻偏”問題。
[0065]“頻偏”的產(chǎn)生主要是因?yàn)榉峭綍r(shí)鐘造成，表現(xiàn)為數(shù)據(jù)“溢出”和“讀空”，解決問題的方式是通過緩存一幀圖像(一個(gè)數(shù)據(jù)包)，實(shí)現(xiàn)不產(chǎn)生溢出和讀空。但是將產(chǎn)生延遲問題，按照25幀圖像計(jì)算，緩存一級(jí)，將產(chǎn)生0.04秒延遲。
[0066]解決延遲的問題唯一的做法是盡可能的降低延遲時(shí)間，實(shí)現(xiàn)視覺無延遲。本發(fā)明有兩種方式可以解決。
[0067]一是采用本發(fā)明的加強(qiáng)型加強(qiáng)型中繼線，每次提高傳輸信號(hào)時(shí)鐘品質(zhì)，加強(qiáng)驅(qū)動(dòng)能力。
[0068]二是采用本發(fā)明中的緩存型中繼線，緩存部分或一幀圖像，避開“頻偏”難題，使用全新的本地時(shí)鐘發(fā)送數(shù)據(jù)。
[0069]在現(xiàn)實(shí)使用中，本發(fā)明可以實(shí)現(xiàn)無限級(jí)中繼，如:設(shè)總距離為L(zhǎng)，每條中繼線長(zhǎng)度為N,則滿足:
L<6N時(shí)，使用f 5根加強(qiáng)型中繼線+1根普通同軸電纜即可。
[0070]6N〈L>11N時(shí)，使用5根“加強(qiáng)型中繼線”+1根“緩存型中繼線”+5根“加強(qiáng)型中繼線”即可。
[0071]L>12N時(shí)，以此類推。
[0072]本發(fā)明具有如下特點(diǎn)，一是可實(shí)現(xiàn)無限級(jí)中繼傳輸，供電不足部分額外補(bǔ)充即可；二是SDI中繼線自帶中繼電路供電和SDI攝像機(jī)電源；三是可衍生帶壓縮傳輸數(shù)據(jù)，即做視覺無損壓縮圖像數(shù)據(jù)(JPEG/H.264/H.265壓縮等)后，降低傳輸速率，延長(zhǎng)傳輸距離到300-500米；四是可通過單芯片處理方式實(shí)現(xiàn)徹底的小型化和低成本化。
【權(quán)利要求】
1.一種SDI中繼線，其特征在于，包括:單芯同軸線纜、上級(jí)側(cè)連接器和下級(jí)側(cè)連接器，所述單芯同軸線纜被配置為即傳輸視頻信號(hào)，同時(shí)也為下級(jí)提供電源； 所述上級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜的一端處，并且被配置為將所述單芯同軸線纜連接到上級(jí)設(shè)備；所述下級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜的另一端處，并且被配置為將所述單芯同軸線纜連接到下級(jí)設(shè)備； 在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級(jí)接收視頻信號(hào)的均衡器、用于提高時(shí)鐘品質(zhì)的時(shí)鐘恢復(fù)去抖芯片，以及用于加強(qiáng)驅(qū)動(dòng)能力的線纜驅(qū)動(dòng)器，所述均衡器將所接收到的視頻信號(hào)傳輸給所述時(shí)鐘恢復(fù)去抖芯片，所述時(shí)鐘恢復(fù)去抖芯片將時(shí)鐘去抖后的視頻信號(hào)傳輸給線纜驅(qū)動(dòng)器，經(jīng)加強(qiáng)驅(qū)動(dòng)力后傳輸給下級(jí)；取電模塊從單芯同軸線纜獲取電流,并通過加電模塊將所述電流傳輸給后級(jí)； 在所述單芯同軸線纜和中繼器外設(shè)有被覆層，將所述上級(jí)側(cè)連接器、單芯同軸線纜、中繼器和下級(jí)側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片； 緩存模塊，用于緩存并行視頻信號(hào)； SDI發(fā)送模塊，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器； 所述時(shí)鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊。
3.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片； 壓縮處理模塊，與內(nèi)存模塊配合，將從SDI接收模塊獲得的視頻信號(hào)按預(yù)定格式壓縮后，輸送給緩存模塊； 緩存模塊，用于緩存并行視頻信號(hào)； SDI發(fā)送模塊，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器； 所述時(shí)鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后通過降頻模塊降低頻率后，再輸送給SDI發(fā)送模塊。
4.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊； 外部緩存控制和指針控制模塊，與緩存模塊配合，對(duì)并行視頻信號(hào)加以處理； 緩存模塊，分為兩個(gè)緩存區(qū)，即緩存A區(qū)和緩存B區(qū)；所述緩存A區(qū)和緩存B區(qū)又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)(A1)、A區(qū)數(shù)據(jù)第二節(jié)(A2)、B區(qū)數(shù)據(jù)第一節(jié)(B1)、B區(qū)數(shù)據(jù)第二節(jié)(B2)，每節(jié)可容納I幀數(shù)據(jù)； 所述外部緩存控制和指針控制模塊對(duì)并行視頻信號(hào)的處理過程如下: 開始時(shí)，所述外部緩存控制和指針控制模塊以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)同時(shí)寫入緩存A區(qū)和緩存B區(qū)，當(dāng)寫滿緩存A區(qū)和緩存B區(qū)的第一節(jié)，開始寫入第二節(jié)時(shí)，所述外部緩存控制和指針控制模塊從緩存A區(qū)和緩存B區(qū)中的任意一個(gè)緩存區(qū)的第一節(jié)以本地時(shí)鐘頻率讀出第一節(jié)內(nèi)的數(shù)據(jù)，發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理: 當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)在寫入時(shí)，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)數(shù)據(jù)時(shí)，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)繼續(xù)讀出數(shù)據(jù)；當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)的數(shù)據(jù)在讀出時(shí)，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)時(shí)，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第`二節(jié)(B2)的數(shù)據(jù)； 本地時(shí)鐘發(fā)生器，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用； SDI發(fā)送模塊，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器。
5.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊； 外部緩存控制和指針控制模塊，與緩存模塊配合，對(duì)并行視頻信號(hào)加以處理； 緩存模塊，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍； 所述外部緩存控制和指針控制模塊對(duì)并行視頻信號(hào)的處理過程如下: 首先，所述外部緩存控制和指針控制模塊以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊，接著，所述外部緩存控制和指針控制模塊以本地時(shí)鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理: 當(dāng)讀出速度大于寫入速度時(shí)，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時(shí)，再跳回該幀的幀頭部分繼續(xù)讀出； 當(dāng)讀出速度小于寫入速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫A ； 本地時(shí)鐘發(fā)生器，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用；SDI發(fā)送模塊，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器。
6.一種SDI中繼線，其特征在于，包括:單芯同軸線纜、上級(jí)側(cè)連接器和下級(jí)側(cè)連接器，所述單芯同軸線纜被配置為傳輸視頻信號(hào)； 所述上級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到上級(jí)的單芯同軸線纜和電源線；所述下級(jí)側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的另一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到下級(jí)的單芯同軸線纜和電源線； 在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級(jí)接收視頻信號(hào)的均衡器、用于提高時(shí)鐘品質(zhì)的時(shí)鐘恢復(fù)去抖芯片，以及用于加強(qiáng)驅(qū)動(dòng)能力的線纜驅(qū)動(dòng)器，所述均衡器將所接收到的視頻信號(hào)傳輸給所述時(shí)鐘恢復(fù)去抖芯片，所述時(shí)鐘恢復(fù)去抖芯片將時(shí)鐘去抖后的視頻信號(hào)傳輸給線纜驅(qū)動(dòng)器，經(jīng)加強(qiáng)驅(qū)動(dòng)力后傳輸給下級(jí)；所述電源線為同級(jí)的中繼器和后級(jí)提供電源； 在所述單芯同 軸線纜、電源線和中繼器外設(shè)有被覆層，將所述上級(jí)側(cè)連接器、單芯同軸線纜、電源線、中繼器和下級(jí)側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片； 緩存模塊，用于緩存并行視頻信號(hào)； SDI發(fā)送模塊，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器； 所述時(shí)鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊。
8.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，并同時(shí)將并行視頻的原時(shí)鐘信號(hào)輸入給時(shí)鐘恢復(fù)去抖芯片； 壓縮處理模塊，與內(nèi)存模塊配合，將從SDI接收模塊獲得的視頻信號(hào)按預(yù)定格式壓縮后，輸送給緩存模塊； 緩存模塊，用于緩存并行視頻信號(hào)； SDI發(fā)送模塊，將并行視頻信號(hào)重新加載去抖后的時(shí)鐘信號(hào)，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器； 所述時(shí)鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時(shí)鐘信號(hào)，恢復(fù)去抖后通過降頻模塊降低頻后，再輸送給SDI發(fā)送模塊。
9.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊；外部緩存控制和指針控制模塊，與緩存模塊配合，對(duì)并行視頻信號(hào)加以處理； 緩存模塊，分為兩個(gè)緩存區(qū)，即緩存A區(qū)和緩存B區(qū)；所述緩存A區(qū)和緩存B區(qū)又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)(A1)、A區(qū)數(shù)據(jù)第二節(jié)(A2)、B區(qū)數(shù)據(jù)第一節(jié)(B1)、B區(qū)數(shù)據(jù)第二節(jié)(B2)，每節(jié)可容納I幀數(shù)據(jù)； 所述外部緩存控制和指針控制模塊對(duì)并行視頻信號(hào)的處理過程如下: 開始時(shí)，所述外部緩存控制和指針控制模塊以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)同時(shí)寫入緩存A區(qū)和緩存B區(qū)，當(dāng)寫滿緩存A區(qū)和緩存B區(qū)的第一節(jié)，開始寫入第二節(jié)時(shí)，所述外部緩存控制和指針控制模塊從緩存A區(qū)和緩存B區(qū)中的任意一個(gè)緩存區(qū)的第一節(jié)以本地時(shí)鐘頻率讀出第一節(jié)內(nèi)的數(shù)據(jù)，發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理: 當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)在寫入時(shí)，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)數(shù)據(jù)時(shí)，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)繼續(xù)讀出數(shù)據(jù)；當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)的數(shù)據(jù)在讀出時(shí)，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)同時(shí)發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)時(shí)，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)的數(shù)據(jù)； 本地時(shí)鐘發(fā)生器，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用； SDI發(fā)送模塊，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū)動(dòng)器。
10.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號(hào)，將串行視頻信號(hào)轉(zhuǎn)換為并行視頻信號(hào)，輸入給外部緩存控制和指針控制模塊； 外部緩存控制和指針控制模塊，與緩存模塊配合，對(duì)并行視頻信號(hào)加以處理； 緩存模塊，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍； 所述外部緩存控制和指針控制模塊對(duì)并行視頻信號(hào)的處理過程如下: 首先，所述外部緩存控制和指針控制模塊以原始時(shí)鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊，接著，所述外部緩存控制和指針控制模塊以本地時(shí)鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時(shí)鐘頻率與本地時(shí)鐘頻率存在誤差時(shí)，按下述方式處理: 當(dāng)讀出速度大于寫入速度時(shí)，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時(shí)，再跳回該幀的幀頭部分繼續(xù)讀出； 當(dāng)讀出速度小于寫入速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫A ； 本地時(shí)鐘發(fā)生器，產(chǎn)生新的本地時(shí)鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用； SDI發(fā)送模塊，將并行視頻信號(hào)重新加載本地時(shí)鐘頻率，并將并行視頻信號(hào)轉(zhuǎn)換為串行視頻信號(hào)后傳輸給線纜驅(qū) 動(dòng)器。
【文檔編號(hào)】H04N7/10GK103458214SQ201310415884
【公開日】2013年12月18日 申請(qǐng)日期:2013年9月13日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】蔡意興 申請(qǐng)人:蔡意興