Sdi中繼線的制作方法
【專利摘要】一種SDI中繼線，包括單芯同軸線纜、上級側(cè)連接器和下級側(cè)連接器，所述單芯同軸線纜被配置為即傳輸視頻信號，同時也為下級設(shè)備提供電源；所述上級側(cè)連接器被設(shè)置在所述單芯同軸線纜的一端處；所述下級側(cè)連接器被設(shè)置在所述單芯同軸線纜的另一端處；所述中繼器至少包括均衡器、時鐘恢復(fù)去抖芯片，以及線纜驅(qū)動器，所述均衡器將所接收到的視頻信號傳輸給所述時鐘恢復(fù)去抖芯片，所述時鐘恢復(fù)去抖芯片將時鐘去抖后的視頻信號傳輸給線纜驅(qū)動器，經(jīng)加強驅(qū)動力后傳輸給下級；所述上級側(cè)連接器、單芯同軸線纜、中繼器和下級側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。本實用新型具有傳輸距離遠，并方便攜帶和現(xiàn)場布線的優(yōu)點。
【專利說明】SDI中繼線
[0001]【技術(shù)領(lǐng)域】
[0002]本實用新型涉及一種主要應(yīng)用于安防監(jiān)控或戶廣播視頻傳輸?shù)阮I(lǐng)域的SDI中繼線及其應(yīng)用。
[0003]【背景技術(shù)】
[0004]對高清視頻圖像的傳輸，當(dāng)前的主流傳輸方式是網(wǎng)絡(luò)數(shù)字傳輸或SDI數(shù)字傳輸兩種方式之一，SDI接口是數(shù)字分量串行接口的簡寫，其中，SDI是英文serial digitalinterface的縮寫。高清或標清SDI數(shù)據(jù)傳輸主要用于SDI攝像機連接而進行視頻數(shù)據(jù)傳輸。目前，高清SDI數(shù)字傳輸分為HD-SDI或3G-SDI兩種傳輸方式(SD-SDI用于非高清數(shù)據(jù)傳輸)，主要適合于720P或1080P的高清圖像數(shù)據(jù)傳輸，分別使用1.485Gpbs和2.97Gpbs進行傳輸，由于720P或1080P的高清圖像數(shù)據(jù)量的增加，其傳輸距離局限于200米和150米。實際使用中，由于線材品質(zhì)等因素影響，市面上大部分SDI攝像機，采用HD-SDI數(shù)字傳輸方式，其傳輸距離僅為10(Tl50米。
[0005]在SDI攝像機替代模擬攝像機的過程中，數(shù)據(jù)傳輸距離變成了最大的瓶頸，嚴重阻礙了 SDI攝像機在安防監(jiān)控或廣播視頻傳輸?shù)耐茝V應(yīng)用。按照當(dāng)前的技術(shù)，超過200米的視頻監(jiān)控，如果需要采用SDI攝像機，必須采用外接SDI光端機的方式進行中繼傳輸；或者通過SDI中繼器進行中繼傳輸。
[0006]采用外接SDI光端機的方式進行中繼傳輸，最主要的問題是造價極昂貴，系統(tǒng)非常復(fù)雜，不適用于小范圍監(jiān)控應(yīng)用，大大局限了使用范圍；采用SDI中繼器進行中繼傳輸，其問題是SDI中繼器都是一個小盒子結(jié)構(gòu)、外形較大，需要采用外插電源供電，存在在問題是攜帶和使用均不方便，大大局限了 SDI攝像機使用范圍，尤其是部分場合需要通過管道時，連接非常不便；另一方面是在無法提供電源的場合完全無法使用。
[0007]實用新型內(nèi)容
[0008]為了克服上述問題，本實用新型向社會提供一種傳輸距離遠，并方便攜帶和現(xiàn)場布線的SDI中繼線。
[0009]本實用新型的技術(shù)方案是:提供一種SDI中繼線，包括:單芯同軸線纜、上級側(cè)連接器和下級側(cè)連接器，所述單芯同軸線纜被配置為即傳輸視頻信號，同時也為下級設(shè)備提供電源；
[0010]所述上級側(cè)連接器被設(shè)置在所述單芯同軸線纜的一端處，并且被配置為將所述單芯同軸線纜連接到上級設(shè)備；所述下級側(cè)連接器被設(shè)置在所述單芯同軸線纜的另一端處，并且被配置為將所述單芯同軸線纜連接到下級；
[0011]在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級接收視頻信號的均衡器、用于提高時鐘品質(zhì)的時鐘恢復(fù)去抖芯片，以及用于加強驅(qū)動能力的線纜驅(qū)動器，所述均衡器將所接收到的視頻信號傳輸給所述時鐘恢復(fù)去抖芯片，所述時鐘恢復(fù)去抖芯片將時鐘去抖后的視頻信號傳輸給線纜驅(qū)動器，經(jīng)加強驅(qū)動力后傳輸給下級；取電模塊從單芯同軸線纜獲取電流，并通過加電模塊將所述電流傳輸給后級；
[0012]在所述單芯同軸線纜和中繼器外設(shè)有被覆層，將所述上級側(cè)連接器、單芯同軸線纜、中繼器和下級側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
[0013]本實用新型還提供一種SDI中繼線，包括:單芯同軸線纜、上級側(cè)連接器和下級側(cè)連接器，所述單芯同軸線纜被配置為傳輸視頻信號；
[0014]所述上級側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到上級的單芯同軸線纜和電源線；所述下級側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的另一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到下級的單芯同軸線纜和電源線；
[0015]在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級接收視頻信號的均衡器、用于提高時鐘品質(zhì)的時鐘恢復(fù)去抖芯片，以及用于加強驅(qū)動能力的線纜驅(qū)動器，所述均衡器將所接收到的視頻信號傳輸給所述時鐘恢復(fù)去抖芯片，所述時鐘恢復(fù)去抖芯片將時鐘去抖后的視頻信號傳輸給線纜驅(qū)動器，經(jīng)加強驅(qū)動力后傳輸給下級；所述電源線為同級的中繼器和后級提供電源；
[0016]在所述單芯同軸線纜、電源線和中繼器外設(shè)有被覆層，將所述上級側(cè)連接器、單芯同軸線纜、電源線、中繼器和下級側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
[0017]作為對本實用新型的改進，上述兩種SDI中繼線均可以作下述優(yōu)化:
[0018]優(yōu)選的，本實用新型還包括FPGA芯片，所述FPGA芯片包括，
[0019]SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原時鐘信號輸入給時鐘恢復(fù)去抖芯片；
[0020]緩存模塊，用于緩存并行視頻信號；
[0021]SDI發(fā)送模塊，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器；
[0022]所述時鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時鐘信號，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊。
[0023]優(yōu)先的，本實用新型還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
[0024]SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原時鐘信號輸入給時鐘恢復(fù)去抖芯片；
[0025]壓縮處理模塊，與內(nèi)存模塊配合，將從SDI接收模塊獲得的視頻信號按預(yù)定格式壓縮后，輸送給緩存模塊；
[0026]緩存模塊，用于緩存并行視頻信號；
[0027]SDI發(fā)送模塊，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器；
[0028]所述時鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時鐘信號，恢復(fù)去抖后通過降頻模塊降低頻后，再輸送給SDI發(fā)送模塊。
[0029]優(yōu)選的，本實用新型還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
[0030]SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊；
[0031]外部緩存控制和指針控制模塊，與緩存模塊配合，對并行視頻信號加以處理；
[0032]緩存模塊，分為兩個緩存區(qū)，即緩存A區(qū)和緩存B區(qū)；所述緩存A區(qū)和緩存B區(qū)又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)Al、A區(qū)數(shù)據(jù)第二節(jié)A2、B區(qū)數(shù)據(jù)第一節(jié)B1、B區(qū)數(shù)據(jù)第二節(jié)B2，每節(jié)可容納I幀數(shù)據(jù)；
[0033]所述外部緩存控制和指針控制模塊對并行視頻信號的處理過程如下:
[0034]開始時，所述外部緩存控制和指針控制模塊以原始時鐘頻率將并行視頻數(shù)據(jù)同時寫入緩存A區(qū)和緩存B區(qū)，當(dāng)寫滿緩存A區(qū)和緩存B區(qū)的第一節(jié)，開始寫入第二節(jié)時，所述外部緩存控制和指針控制模塊從緩存A區(qū)和緩存B區(qū)中的任意一個緩存區(qū)的第一節(jié)以本地時鐘頻率讀出第一節(jié)內(nèi)的數(shù)據(jù)，發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
[0035]如原始時鐘頻率與本地時鐘頻率存在誤差時,按下述方式處理:
[0036]當(dāng)讀出速度大于寫入速度，出現(xiàn)A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)在寫入時，讀出數(shù)據(jù)也在A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al的數(shù)據(jù)，當(dāng)讀完B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al數(shù)據(jù)時，再切換回到A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI繼續(xù)讀出數(shù)據(jù)；
[0037]當(dāng)讀出速度小于寫入速度，出現(xiàn)A區(qū)數(shù)據(jù)第二節(jié)A2或B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)在讀出時，寫入數(shù)據(jù)也在A區(qū)數(shù)據(jù)第二節(jié)A2或B區(qū)數(shù)據(jù)第二節(jié)B2同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)，當(dāng)讀完A區(qū)數(shù)據(jù)第一節(jié)Al或B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)時，再直接讀出A區(qū)數(shù)據(jù)第二節(jié)A2或B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)；
[0038]本地時鐘發(fā)生器，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用；
[0039]SDI發(fā)送模塊，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器。
[0040]本明還提供一種上述的SDI中繼線在數(shù)字傳輸領(lǐng)域的應(yīng)用。
[0041]本實用新型完全顛覆了客戶使用外置中繼器來延長傳輸距離的概念，直接讓用戶體驗“線接駁線”的方便。大大方便了施工、降低了成本和節(jié)能減排。
[0042]由于傳輸距離的增加，極大加速了高清監(jiān)控替代模擬標清監(jiān)控的步伐，讓SDI攝像機的使用范圍增大了幾倍，滿足超過90%模擬攝像機使用范圍。預(yù)計將會讓全球超過4000萬臺模擬攝像機有機會轉(zhuǎn)換為SDI高清攝像機。
【專利附圖】
【附圖說明】
[0043]圖1是本實用新型第一種實施例的側(cè)面平面結(jié)構(gòu)示意圖。
[0044]圖2是圖1所示實施例的橫截面的平面結(jié)構(gòu)示意圖。
[0045]圖3是本實用新型中繼器一種實施例的電路原理方框結(jié)構(gòu)示意圖。
[0046]圖4是本實用新型中繼器第二種實施例的電路原理方框結(jié)構(gòu)示意圖。
[0047]圖5是圖4所示中繼器的一種實施方式的電路原理方框結(jié)構(gòu)示意圖。
[0048]圖6是圖4所示中繼器的另一種實施方式的電路原理方框結(jié)構(gòu)示意圖。
[0049]圖7是本實用新型中繼器第三種實施例的電路原理方框結(jié)構(gòu)示意圖。
[0050]圖8是圖7所示中繼器的一種實施方式的電路原理方框結(jié)構(gòu)示意圖。
[0051]圖9是圖8所示中繼器的工作原理方框說明示意圖。[0052]圖10是圖7所示中繼器的另一種實施方式的電路原理方框結(jié)構(gòu)示意圖。
[0053]圖11是本實用新型中的取電模塊電路原理示意圖。
[0054]圖12是本實用新型中的加電模塊電路原理示意圖。
[0055]圖13是本實用新型第二種實施例的側(cè)面平面結(jié)構(gòu)示意圖。
[0056]圖14是本實用新型第二種實施例的橫截面的平面結(jié)構(gòu)示意圖。
[0057]圖15是本實用新型中繼器的外形結(jié)構(gòu)示意圖。
[0058]圖16是本實用新型的使用狀態(tài)結(jié)構(gòu)示意圖。
【具體實施方式】
[0059]實施例1
[0060]請參見圖1至圖3，本實用新型提供一種SDI中繼線，包括單芯同軸線纜1、上級側(cè)連接器2和下級側(cè)連接器3，所述單芯同軸線纜I被配置為即傳輸視頻信號，同時也為下級提供電源；本實施例中，所述單芯同軸線纜I的線芯11外設(shè)有隔離層12及保護層13。
[0061]所述上級側(cè)連接器2被設(shè)置在所述單芯同軸線纜I的一端處，并且被配置為將所述單芯同軸線纜I連接到上級設(shè)備，本發(fā)中，所述上級設(shè)備可能是數(shù)字攝像機，也可能是本實用新型的SDI中繼線；所述下級側(cè)連接器2被設(shè)置在所述單芯同軸線纜I的另一端處，并且被配置為將所述單芯同軸線纜I連接到下級設(shè)備，本實用新型中，所述下級設(shè)備可以監(jiān)控裝置或本實用新型的SDI中繼線；
[0062]在所述單芯同軸線纜I之中串接有中繼器4 ;所述中繼器4至少包括用于從上級設(shè)備接收視頻信號的均衡器41 (參見圖3)、用于提高時鐘品質(zhì)的時鐘恢復(fù)去抖芯片42，以及用于加強驅(qū)動能力的線纜驅(qū)動器43，所述均衡器41將所接收到的視頻信號傳輸給所述時鐘恢復(fù)去抖芯片42，所述時鐘恢復(fù)去抖芯片42將時鐘去抖后的視頻信號傳輸給線纜驅(qū)動器43，經(jīng)加強驅(qū)動力后傳輸給下級設(shè)備，此處的下級設(shè)備可以本實用新型的SDI中繼線，也可以監(jiān)控裝置；取電模塊5從單芯同軸線纜I獲取電流(參見圖11)，并通過加電模塊6將所述電流傳輸給后級設(shè)備(參見圖12);本實用新型中的取電模塊5是以集成電路U2及其外圍電路構(gòu)成，它可以從單芯同軸線纜I獲取電流；本實用新型中的加電模塊6是以集成電路Ul及其外圍電路構(gòu)成，它可以將從上級過來的電流加載給下級。
[0063]在所述單芯同軸線纜和中繼器外設(shè)有被覆層，所述被覆層將所述上級側(cè)連接器2、單芯同軸線纜1、中繼器4和下級側(cè)連接器3做成一根整體的線狀結(jié)構(gòu)。
[0064]請參見圖4和圖5，本實用新型還包括FPGA芯片7，所述FPGA芯片7包括，
[0065]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原始時鐘信號輸入給時鐘恢復(fù)去抖芯片42 ；
[0066]緩存模塊72，用于緩存并行視頻信號；
[0067]SDI發(fā)送模塊73，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43 ；
[0068]所述時鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時鐘信號，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊73。
[0069]請參見圖4和圖6，本實用新型中繼器還可設(shè)計為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括，[0070]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原始時鐘信號輸入給時鐘恢復(fù)去抖芯片42 ；
[0071 ] 壓縮處理模塊75，與內(nèi)存模塊74配合，將從SDI接收模71塊獲得的視頻信號按預(yù)定格式壓縮后，預(yù)定格式可以JPG等格式，輸送給緩存模塊72 ；
[0072]緩存模塊72，用于緩存并行視頻信號；
[0073]SDI發(fā)送模塊73，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43 ；
[0074]所述時鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時鐘信號，恢復(fù)去抖后通過降頻模塊76降低頻率后，再輸送給SDI發(fā)送模塊73。
[0075]請參見圖7和圖8，本實用新型中斷器還可設(shè)計為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括，
[0076]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊77 ；
[0077]外部緩存控制和指針控制模塊77，與緩存模塊74配合，對并行視頻信號加以處理；
[0078]緩存模塊74，分為兩個緩存區(qū)，即緩存A區(qū)741和緩存B區(qū)742 ;所述緩存A區(qū)741和緩存B區(qū)742又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)Al、A區(qū)數(shù)據(jù)第二節(jié)A2、B區(qū)數(shù)據(jù)第一節(jié)B1、B區(qū)數(shù)據(jù)第二節(jié)B2，每節(jié)可容納I幀數(shù)據(jù)(參見圖9)；
[0079]所述外部緩存控制和指針控制模塊77對并行視頻信號的處理過程如下:
[0080]開始時，所述外部緩存控制和指針控制模塊77以原始時鐘頻率將并行視頻數(shù)據(jù)同時寫入緩存A區(qū)741和緩存B區(qū)742，當(dāng)寫滿緩存A區(qū)741和緩存B區(qū)742的第一節(jié)Al、BI，開始寫入第二節(jié)A2、B2時，所述外部緩存控制和指針控制模塊77從緩存A區(qū)741和緩存B區(qū)742中的任意一個緩存區(qū)的第一節(jié)(Al或BI)以本地時鐘頻率讀出第一節(jié)(Al或BI)內(nèi)的數(shù)據(jù)(本地時鐘頻率由本地時鐘發(fā)生器78產(chǎn)生)，發(fā)送給SDI發(fā)送模塊73 ;以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
[0081]如原始時鐘頻率與本地時鐘頻率存在誤差時,按下述方式處理:
[0082]當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)在寫入時，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI同時發(fā)生，所述外部緩存控制和指針控制模塊77切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)BI或緩存A區(qū)數(shù)據(jù)第一節(jié)Al的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al數(shù)據(jù)時，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI繼續(xù)讀出數(shù)據(jù)；
[0083]當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)在讀出時，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)時，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)；
[0084]本地時鐘發(fā)生器78，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
[0085]SDI發(fā)送模塊43，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43。
[0086]具體地說，開始階段，從緩存A區(qū)任意位置開始存儲數(shù)據(jù)，同時，在緩存B區(qū)進行備份存儲同樣數(shù)據(jù)。為方便描述，用Al第一個緩存單元來描述。緩存Al寫入第I幀第一個數(shù)據(jù)，同時BI寫入第I幀第一個數(shù)據(jù)。當(dāng)寫滿一幀時，開始寫A2，B2的第一個緩存單元并且開始從Al讀出數(shù)據(jù)發(fā)送。
[0087]3.由于本地時鐘和恢復(fù)時鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時鐘比恢復(fù)時鐘快)和寫快(本地時鐘幣恢復(fù)時鐘慢)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
[0088]備注:出現(xiàn)讀寫是同一個存儲單元可能發(fā)生在任意位置，為描述方便，將此存儲單元假定在Al區(qū)第一個存儲單元。
[0089](I)當(dāng)讀快時，出現(xiàn)Al第一個數(shù)據(jù)寫的同時，讀數(shù)據(jù)也同時發(fā)生，并且Al，A2的所有數(shù)據(jù)都已被讀出發(fā)送。此時切換讀BI的數(shù)據(jù)，同時不再同時拷貝數(shù)據(jù)寫入BI區(qū)，當(dāng)讀完BI區(qū)數(shù)據(jù)時，再切換回Al區(qū)繼續(xù)讀數(shù)據(jù)，此時寫數(shù)據(jù)正好寫A2區(qū)第一個數(shù)據(jù)，且繼續(xù)拷貝寫入B區(qū)數(shù)據(jù)。出現(xiàn)的效果是重新發(fā)送了一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:...，N-2, N-1, N, N, N+1...，對使用者無任何影響。
[0090](2)當(dāng)寫快是，出現(xiàn)Al第一個數(shù)據(jù)寫的同時，讀數(shù)據(jù)也同時發(fā)生，并且Al，A2的所有數(shù)據(jù)都未被讀出發(fā)送。此時切換讀數(shù)據(jù)到A2第一個數(shù)據(jù)。出現(xiàn)的效果是減少發(fā)送一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:…，N-2，N-1，N+1, N+2...，對使用者無任何影響。
[0091](3)對于切換幀的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個時鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。`
[0092](4)以1080P25圖像為例，將固定產(chǎn)生0.04秒延遲。
[0093]請參見圖10，圖10是圖7所示中繼器的另一種實施方式的電路原理方框結(jié)構(gòu)示意圖。從圖可知，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
[0094]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊77 ；
[0095]外部緩存控制和指針控制模塊77，與緩存模塊74配合，對并行視頻信號加以處理；
[0096]緩存模塊74，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍；
[0097]所述外部緩存控制和指針控制模塊77對并行視頻信號的處理過程如下:
[0098]首先，所述外部緩存控制和指針控制模塊77以原始時鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊74，接著，所述外部緩存控制和指針控制模塊77以本地時鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊73;以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
[0099]如原始時鐘頻率與本地時鐘頻率存在誤差時,按下述方式處理:
[0100]當(dāng)讀出速度大于寫入速度時，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時，再跳回該幀的幀頭部分繼續(xù)讀出；[0101]當(dāng)讀出速度小于寫入速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫入；
[0102]本地時鐘發(fā)生器78，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
[0103]SDI發(fā)送模塊73，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43。
[0104]具體地說，開始階段，圖像第一幀第一個數(shù)據(jù)寫入任意存儲塊的第一個存儲單元，與此同時，同樣讀出任意存儲塊的第一存儲單元進行發(fā)送數(shù)據(jù)。按照存儲一幀為例，由于本地時鐘和恢復(fù)時鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時鐘比恢復(fù)時鐘快)和寫快(本地時鐘幣恢復(fù)時鐘慢)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
[0105](I)當(dāng)讀快時，出現(xiàn)某個存儲單元在寫入的同時，同時讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)都已經(jīng)讀出發(fā)送一次，此時將出現(xiàn)讀到上一幀數(shù)據(jù)，假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:…，N-2，N-1，N，N，N+1...，對使用者無任何影響。
[0106](2)當(dāng)寫快時，出現(xiàn)某個存儲單元在寫入的同時，同時讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)均未讀出發(fā)送一次。此時將出現(xiàn)讀少一幀數(shù)據(jù)。假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:...，N-2, N-1, N+1, N+2…，對使用者無任何影響。
[0107](3)對于發(fā)生重復(fù)一幀或丟失一幀表現(xiàn)的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個時鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。
[0108](4)以1080P25圖像為例，產(chǎn)生的圖像延遲將是浮動時間，從O到0.04秒。在存儲超過2幀的情況下，出現(xiàn)重復(fù)或丟失一幀的頻率是320秒的2倍，但是延遲將會變成從O到
`0.08秒。存儲其他幀數(shù)以此類推。
[0109]實施例2，
[0110]請參見圖13、圖14和圖15，本實用新型還提第二種SDI中繼線，包括單芯同軸線纜1、上級側(cè)連接器2和下級側(cè)連接器3，所述單芯同軸線纜I被配置為傳輸視頻信號；
[0111]所述上級側(cè)連接器2被設(shè)置在所述單芯同軸線纜I和電源線14的一端處，并且被配置為將所述單芯同軸線纜I和電源線14分別連接到上級的單芯同軸線纜和電源線；所述下級側(cè)連接器3被設(shè)置在所述單芯同軸線纜I和電源線14的另一端處，并且被配置為將所述單芯同軸線纜I和電源線14分別連接到下級的單芯同軸線纜和電源線；圖12中，電源線的連接頭與單芯同軸線纜I的上級側(cè)連接器2或下級側(cè)連接器3是分成兩個的，實際上，也可以只設(shè)一個連接頭，即用于單芯同軸線纜的連接，也用于電源線的連接；在圖13中還畫有一對備用線15，這對備用線15即可以作電源線的備用，也可以在電源線14正常時，作為控制信號線使用。
[0112]在所述單芯同軸線纜I之中串接有中繼器4 ;所述中繼器4至少包括用于從上級接收視頻信號的均衡器41 (參見圖3)、用于提高時鐘品質(zhì)的時鐘恢復(fù)去抖芯片42，以及用于加強驅(qū)動能力的線纜驅(qū)動器43，所述均衡器41將所接收到的視頻信號傳輸給所述時鐘恢復(fù)去抖芯片42，所述時鐘恢復(fù)去抖芯片42將時鐘去抖后的視頻信號傳輸給線纜驅(qū)動器43，經(jīng)加強驅(qū)動力后傳輸給下級；所述電源線14為同級的中繼器4和后級設(shè)備提供電源，所述后級設(shè)備可以下一級的SDI中繼線或監(jiān)控設(shè)備；
[0113]在所述單芯同軸線纜1、電源線14和中繼器4外設(shè)有被覆層8，所述被覆層8將所述上級側(cè)連接器2、單芯同軸線纜1、電源線14、中繼器4和下級側(cè)連接器3做成一根整體的線狀結(jié)構(gòu)，所述被覆層8可以做成防水結(jié)構(gòu)的(參見圖14)，也可以將中繼器的兩端做成圓弧狀，以方便野外拖拉。
[0114]本實用新型第二種實施例中的中繼器的改進，同上述的圖4-圖10的說明，具體說明如下:
[0115]請參見圖4和圖5，本實用新型中繼器4還包括FPGA芯片7，所述FPGA芯片7包括，
[0116]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原始時鐘信號輸入給時鐘恢復(fù)去抖芯片42 ；
[0117]緩存模塊72，用于緩存并行視頻信號；
[0118]SDI發(fā)送模塊73，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43 ；
[0119]所述時鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時鐘信號，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊73。
[0120]請參見圖4和圖6，本實用新型中繼器還可設(shè)計為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括，
[0121]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原始時鐘信號輸入給時鐘恢復(fù)去抖芯片42 ；
[0122]壓縮處理模塊75，與內(nèi)存模塊74配合，將從SDI接收模71塊獲得的視頻信號按預(yù)定格式壓縮后，預(yù)定格式可以JPG等格式，輸送給緩存模塊72 ；
[0123]緩存模塊72，用于緩存并行視頻信號；
[0124]SDI發(fā)送模塊73，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43 ；
[0125]所述時鐘恢復(fù)去抖芯片42從SDI接收模塊71獲取原始時鐘信號，恢復(fù)去抖后通過降頻模塊76降低頻率后，再輸送給SDI發(fā)送模塊73。
[0126]請參見圖7和圖8，本實用新型中斷器還可設(shè)計為包括FPGA芯片7和內(nèi)存模塊74，所述FPGA芯片7包括，
[0127]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊77 ；
[0128]外部緩存控制和指針控制模塊77，與緩存模塊74配合，對并行視頻信號加以處理；
[0129]緩存模塊74，分為兩個緩存區(qū)，即緩存A區(qū)741和緩存B區(qū)742 ;所述緩存A區(qū)741和緩存B區(qū)742又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)Al、A區(qū)數(shù)據(jù)第二節(jié)A2、B區(qū)數(shù)據(jù)第一節(jié)B1、B區(qū)數(shù)據(jù)第二節(jié)B2，每節(jié)可容納I幀數(shù)據(jù)(參見圖9)；
[0130]所述外部緩存控制和指針控制模塊77對并行視頻信號的處理過程如下:
[0131]開始時，所述外部緩存控制和指針控制模塊77以原始時鐘頻率將并行視頻數(shù)據(jù)同時寫入緩存A區(qū)741和緩存B區(qū)742，當(dāng)寫滿緩存A區(qū)741和緩存B區(qū)742的第一節(jié)Al、BI，開始寫入第二節(jié)A2、B2時，所述外部緩存控制和指針控制模塊77從緩存A區(qū)741和緩存B區(qū)742中的任意一個緩存區(qū)的第一節(jié)(Al或BI)以本地時鐘頻率讀出第一節(jié)(Al或BI)內(nèi)的數(shù)據(jù)(本地時鐘頻率由本地時鐘發(fā)生器78產(chǎn)生)，發(fā)送給SDI發(fā)送模塊73 ;以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
[0132]如原始時鐘頻率與本地時鐘頻率存在誤差時,按下述方式處理:
[0133]當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)在寫入時，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI同時發(fā)生，所述外部緩存控制和指針控制模塊77切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)BI或緩存A區(qū)數(shù)據(jù)第一節(jié)Al的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)BI或A區(qū)數(shù)據(jù)第一節(jié)Al數(shù)據(jù)時，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI繼續(xù)讀出數(shù)據(jù)；
[0134]當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)在讀出時，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)Al或緩存B區(qū)數(shù)據(jù)第一節(jié)BI的數(shù)據(jù)時，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)A2或緩存B區(qū)數(shù)據(jù)第二節(jié)B2的數(shù)據(jù)；
[0135]本地時鐘 發(fā)生器78，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
[0136]SDI發(fā)送模塊43，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43。
[0137]具體地說，開始階段，從緩存A區(qū)任意位置開始存儲數(shù)據(jù)，同時，在緩存B區(qū)進行備份存儲同樣數(shù)據(jù)。為方便描述，用Al第一個緩存單元來描述。緩存Al寫入第I幀第一個數(shù)據(jù)，同時BI寫入第I幀第一個數(shù)據(jù)。當(dāng)寫滿一幀時，開始寫A2，B2的第一個緩存單元并且開始從Al讀出數(shù)據(jù)發(fā)送。
[0138]3.由于本地時鐘和恢復(fù)時鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時鐘比恢復(fù)時鐘快)和寫快(本地時鐘幣恢復(fù)時鐘慢)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
[0139]備注:出現(xiàn)讀寫是同一個存儲單元可能發(fā)生在任意位置，為描述方便，將此存儲單元假定在Al區(qū)第一個存儲單元。
[0140](I)當(dāng)讀快時，出現(xiàn)Al第一個數(shù)據(jù)寫的同時，讀數(shù)據(jù)也同時發(fā)生，并且Al，A2的所有數(shù)據(jù)都已被讀出發(fā)送。此時切換讀BI的數(shù)據(jù)，同時不再同時拷貝數(shù)據(jù)寫入BI區(qū)，當(dāng)讀完BI區(qū)數(shù)據(jù)時，再切換回Al區(qū)繼續(xù)讀數(shù)據(jù)，此時寫數(shù)據(jù)正好寫A2區(qū)第一個數(shù)據(jù)，且繼續(xù)拷貝寫入B區(qū)數(shù)據(jù)。出現(xiàn)的效果是重新發(fā)送了一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:...，N-2, N-1, N, N, N+1...，對使用者無任何影響。
[0141](2)當(dāng)寫快是，出現(xiàn)Al第一個數(shù)據(jù)寫的同時，讀數(shù)據(jù)也同時發(fā)生，并且Al，A2的所有數(shù)據(jù)都未被讀出發(fā)送。此時切換讀數(shù)據(jù)到A2第一個數(shù)據(jù)。出現(xiàn)的效果是減少發(fā)送一幀圖像。假設(shè)第N幀為切換幀，出現(xiàn)圖像是:…，N-2，N-1，N+1, N+2...，對使用者無任何影響。
[0142](3)對于切換幀的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個時鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。
[0143](4)以1080P25圖像為例，將固定產(chǎn)生0.04秒延遲。
[0144]請參見圖10，圖10是圖7所示中繼器的另一種實施方式的電路原理方框結(jié)構(gòu)示意圖。從圖可知，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括，
[0145]SDI接收模塊71，用于從均衡器41接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊77 ；
[0146]外部緩存控制和指針控制模塊77，與緩存模塊74配合，對并行視頻信號加以處理；
[0147]緩存模塊74，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍；
[0148]所述外部緩存控制和指針控制模塊77對并行視頻信號的處理過程如下:
[0149]首先，所述外部緩存控制和指針控制模塊77以原始時鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊74，接著，所述外部緩存控制和指針控制模塊77以本地時鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊73 ;以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)；
[0150]如原始時鐘頻率與本地時鐘頻率存在誤差時,按下述方式處理:
[0151]當(dāng)讀出速度大于寫入速度時，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時，再跳回該幀的幀頭部分繼續(xù)讀出；
[0152]當(dāng)讀出速度小于寫入速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫入；
[0153]本地時鐘發(fā)生器78，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊77和SDI發(fā)送模塊73使用；
[0154]SDI發(fā)送模塊73，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器43。
[0155]具體地說，開始階段，圖像第一幀第一個數(shù)據(jù)寫入任意存儲塊的第一個存儲單元，與此同時，同樣讀出任意存儲塊的第一存儲單元進行發(fā)送數(shù)據(jù)。按照存儲一幀為例，由于本地時鐘和恢復(fù)時鐘存在誤差。產(chǎn)生2種情況，分別是讀快(本地時鐘比恢復(fù)時鐘快)和寫快(本地時鐘幣恢復(fù)時鐘慢)。即產(chǎn)生數(shù)據(jù)追尾的結(jié)果。按照如下方式處理:
[0156](I)當(dāng)讀快時，出現(xiàn)某個存儲單元在寫入的同時，同時讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)都已經(jīng)讀出發(fā)送一次，此時將出現(xiàn)讀到上一幀數(shù)據(jù)，假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:…，N-2，N-1，N，N，N+1...，對使用者無任何影響。
[0157](2)當(dāng)寫快時，出現(xiàn)某個存儲單元在寫入的同時，同時讀取數(shù)據(jù)，并且其他所有數(shù)據(jù)均未讀出發(fā)送一次。此時將出現(xiàn)讀少一幀數(shù)據(jù)。假設(shè)情況在第N幀出現(xiàn)，圖像表現(xiàn)是:...，N-2, N-1, N+1, N+2…，對使用者無任何影響。
[0158](3)對于發(fā)生重復(fù)一幀或丟失一幀表現(xiàn)的次數(shù)，假設(shè)為hd-sdi傳輸1080P25圖像，假定使用5ppm的時鐘晶振。在最差情況下，1.485Gbps*5ppm=7425個時鐘誤差。一幀數(shù)據(jù)為1.485G/25=59.4M，出現(xiàn)丟掉一幀或重復(fù)發(fā)送一幀的總幀數(shù)為59.4M/7425=8000幀。即8000/25=320秒出現(xiàn)一次丟一幀或重復(fù)一幀的情況。
[0159](4)以1080P25圖像為例，產(chǎn)生的圖像延遲將是浮動時間，從O到0.04秒。在存儲超過2幀的情況下，出現(xiàn)重復(fù)或丟失一幀的頻率是320秒的2倍，但是延遲將會變成從O到
0.08秒。存儲其他幀數(shù)以此類推。
[0160]請參見圖16，圖16是本實用新型的使用狀態(tài)結(jié)構(gòu)示意圖。它說明的是本實用新型SDI中繼線在數(shù)字傳輸領(lǐng)域的應(yīng)用，從圖可以看出，數(shù)字攝像機9獲取的視頻信號，經(jīng)過本實用新型的SDI中繼線多級傳輸后最后可以到達很遠的監(jiān)控設(shè)備91或錄像機，電源可從供電設(shè)備92輸入。
[0161]本實用新型可以解決現(xiàn)有SDI數(shù)據(jù)在傳輸過程中，因為干擾產(chǎn)生時鐘品質(zhì)降低，使用硬件中繼方式，超過5級中繼后無法將時鐘恢復(fù)。利用本實用新型，可在傳統(tǒng)的第三根或第四根時，采用一根本實用新型的具有本地時的SDI數(shù)據(jù)線一根，克服“頻偏”問題。
[0162]“頻偏”的產(chǎn)生主要是因為非同步時鐘造成，表現(xiàn)為數(shù)據(jù)“溢出”和“讀空”，解決問題的方式是通過緩存一幀圖像(一個數(shù)據(jù)包)，實現(xiàn)不產(chǎn)生溢出和讀空。但是將產(chǎn)生延遲問題，按照25幀圖像計算，緩存一級，將產(chǎn)生0.04秒延遲。
[0163]解決延遲的問題唯一的做法是盡可能的降低延遲時間，實現(xiàn)視覺無延遲。本實用新型有兩種方式可以解決。
[0164]一是采用本實用新型的加強型中繼線，每次提高傳輸信號時鐘品質(zhì)，加強驅(qū)動能力。
[0165]二是采用本實用新型中的緩存型中繼線，緩存部分或一幀圖像，避開“頻偏”難題，使用全新的本地時鐘發(fā)送數(shù)據(jù)。
[0166]在現(xiàn)實使用中，本實用新型 可以實現(xiàn)無限級中繼，如:設(shè)總距離為L，每條中繼線長度為N,則滿足:
[0167]L〈6N時，使用I飛根加強型中繼線+1根普通同軸電纜即可。
[0168]6N〈L>11N時，使用5根“加強型中繼線”+1根“緩存型中繼線”+5根“加強型中繼線”即可。
[0169]L>12N時，以此類推。
[0170]本實用新型具有如下特點，一是可實現(xiàn)無限級中繼傳輸，供電不足部分額外補充即可；二是SDI中繼線自帶中繼電路供電和SDI攝像機電源；三是可衍生帶壓縮傳輸數(shù)據(jù)，即做視覺無損壓縮圖像數(shù)據(jù)(JPEG/H.264/H.265壓縮等)后，降低傳輸速率，延長傳輸距離到300-500米；四是可通過單芯片處理方式實現(xiàn)徹底的小型化和低成本化。
【權(quán)利要求】
1.一種SDI中繼線，其特征在于，包括:單芯同軸線纜、上級側(cè)連接器和下級側(cè)連接器，所述單芯同軸線纜被配置為即傳輸視頻信號，同時也為下級提供電源； 所述上級側(cè)連接器被設(shè)置在所述單芯同軸線纜的一端處，并且被配置為將所述單芯同軸線纜連接到上級設(shè)備；所述下級側(cè)連接器被設(shè)置在所述單芯同軸線纜的另一端處，并且被配置為將所述單芯同軸線纜連接到下級設(shè)備； 在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級接收視頻信號的均衡器、用于提高時鐘品質(zhì)的時鐘恢復(fù)去抖芯片，以及用于加強驅(qū)動能力的線纜驅(qū)動器，所述均衡器將所接收到的視頻信號傳輸給所述時鐘恢復(fù)去抖芯片，所述時鐘恢復(fù)去抖芯片將時鐘去抖后的視頻信號傳輸給線纜驅(qū)動器，經(jīng)加強驅(qū)動力后傳輸給下級；取電模塊從單芯同軸線纜獲取電流,并通過加電模塊將所述電流傳輸給后級； 在所述單芯同軸線纜和中繼器外設(shè)有被覆層，將所述上級側(cè)連接器、單芯同軸線纜、中繼器和下級側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原時鐘信號輸入給時鐘恢復(fù)去抖芯片； 緩存模塊，用于緩存并行視頻信號； SDI發(fā)送模塊，將并 行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器； 所述時鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時鐘信號，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊。
3.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原時鐘信號輸入給時鐘恢復(fù)去抖芯片； 壓縮處理模塊，與內(nèi)存模塊配合，將從SDI接收模塊獲得的視頻信號按預(yù)定格式壓縮后，輸送給緩存模塊； 緩存模塊，用于緩存并行視頻信號； SDI發(fā)送模塊，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器； 所述時鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時鐘信號，恢復(fù)去抖后通過降頻模塊降低頻率后，再輸送給SDI發(fā)送模塊。
4.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊； 外部緩存控制和指針控制模塊，與緩存模塊配合，對并行視頻信號加以處理； 緩存模塊，分為兩個緩存區(qū)，即緩存A區(qū)和緩存B區(qū)；所述緩存A區(qū)和緩存B區(qū)又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)(A1)、A區(qū)數(shù)據(jù)第二節(jié)(A2)、B區(qū)數(shù)據(jù)第一節(jié)(B1)、B區(qū)數(shù)據(jù)第二節(jié)(B2)，每節(jié)可容納I幀數(shù)據(jù)； 所述外部緩存控制和指針控制模塊對并行視頻信號的處理過程如下: 開始時，所述外部緩存控制和指針控制模塊以原始時鐘頻率將并行視頻數(shù)據(jù)同時寫入緩存A區(qū)和緩存B區(qū)，當(dāng)寫滿緩存A區(qū)和緩存B區(qū)的第一節(jié)，開始寫入第二節(jié)時，所述外部緩存控制和指針控制模塊從緩存A區(qū)和緩存B區(qū)中的任意一個緩存區(qū)的第一節(jié)以本地時鐘頻率讀出第一節(jié)內(nèi)的數(shù)據(jù)，發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時鐘頻率與本地時鐘頻率存在誤差時，按下述方式處理: 當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)在寫入時，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)數(shù)據(jù)時，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)繼續(xù)讀出數(shù)據(jù)；當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)的數(shù)據(jù)在讀出時，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)時，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)的數(shù)據(jù)； 本地時鐘發(fā)生器，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用； SDI發(fā)送模塊，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器。
5.根據(jù)權(quán)利要求1所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊； 外部緩存控制和指針控制模塊，與緩存模塊配合，對并行視頻信號加以處理； 緩存模塊，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍； 所述外部緩存控制和指針控制模塊對并行視頻信號的處理過程如下: 首先，所述外部緩存控制和指針控制模塊以原始時鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊，接著，所述外部緩存控制和指針控制模塊以本地時鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時鐘頻率與本地時鐘頻率存在誤差時，按下述方式處理: 當(dāng)讀出速度大于寫入速度時，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時，再跳回該幀的幀頭部分繼續(xù)讀出； 當(dāng)讀出速度小于寫入 速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫A ； 本地時鐘發(fā)生器，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用；SDI發(fā)送模塊，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器。
6.一種SDI中繼線，其特征在于，包括:單芯同軸線纜、上級側(cè)連接器和下級側(cè)連接器，所述單芯同軸線纜被配置為傳輸視頻信號； 所述上級側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到上級的單芯同軸線纜和電源線；所述下級側(cè)連接器被設(shè)置在所述單芯同軸線纜和電源線的另一端處，并且被配置為將所述單芯同軸線纜和電源線分別連接到下級的單芯同軸線纜和電源線； 在所述單芯同軸線纜之中串接有中繼器；所述中繼器至少包括用于從上級接收視頻信號的均衡器、用于提高時鐘品質(zhì)的時鐘恢復(fù)去抖芯片，以及用于加強驅(qū)動能力的線纜驅(qū)動器，所述均衡器將所接收到的視頻信號傳輸給所述時鐘恢復(fù)去抖芯片，所述時鐘恢復(fù)去抖芯片將時鐘去抖后的視頻信號傳輸給線纜驅(qū)動器，經(jīng)加強驅(qū)動力后傳輸給下級；所述電源線為同級的中繼器和后級提供電源； 在所述單芯同軸線纜、電源線和中繼器外設(shè)有被覆層，將所述上級側(cè)連接器、單芯同軸線纜、電源線、中繼器和下級側(cè)連接器做成一根整體的線狀結(jié)構(gòu)。
7.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原時鐘信號輸入給時鐘恢復(fù)去抖芯片； 緩存模塊，用于緩存并行視頻信號； SDI發(fā)送模塊，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器； 所述時鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時鐘信號，恢復(fù)去抖后重新輸送給SDI發(fā)送模塊。
8.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，并同時將并行視頻的原時鐘信號輸入給時鐘恢復(fù)去抖芯片； 壓縮處理模塊，與內(nèi)存模塊配合，將從SDI接收模塊獲得的視頻信號按預(yù)定格式壓縮后，輸送給緩存模塊； 緩存模塊，用于緩存并行視頻信號； SDI發(fā)送模塊，將并行視頻信號重新加載去抖后的時鐘信號，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器； 所述時鐘恢復(fù)去抖芯片從SDI接收模塊獲取原始時鐘信號，恢復(fù)去抖后通過降頻模塊降低頻后，再輸送給SDI發(fā)送模塊。
9.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊；外部緩存控制和指針控制模塊，與緩存模塊配合，對并行視頻信號加以處理； 緩存模塊，分為兩個緩存區(qū)，即緩存A區(qū)和緩存B區(qū)；所述緩存A區(qū)和緩存B區(qū)又被分成至少兩節(jié)，即A區(qū)數(shù)據(jù)第一節(jié)(A1)、A區(qū)數(shù)據(jù)第二節(jié)(A2)、B區(qū)數(shù)據(jù)第一節(jié)(B1)、B區(qū)數(shù)據(jù)第二節(jié)(B2)，每節(jié)可容納I幀數(shù)據(jù)； 所述外部緩存控制和指針控制模塊對并行視頻信號的處理過程如下: 開始時，所述外部緩存控制和指針控制模塊以原始時鐘頻率將并行視頻數(shù)據(jù)同時寫入緩存A區(qū)和緩存B區(qū)，當(dāng)寫滿緩存A區(qū)和緩存B區(qū)的第一節(jié)，開始寫入第二節(jié)時，所述外部緩存控制和指針控制模塊從緩存A區(qū)和緩存B區(qū)中的任意一個緩存區(qū)的第一節(jié)以本地時鐘頻率讀出第一節(jié)內(nèi)的數(shù)據(jù)，發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時鐘頻率與本地時鐘頻率存在誤差時，按下述方式處理: 當(dāng)讀出速度大于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)在寫入時，讀出數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)的數(shù)據(jù)，當(dāng)讀完緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)或緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)數(shù)據(jù)時，再切換回到緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)繼續(xù)讀出數(shù)據(jù)；當(dāng)讀出速度小于寫入速度，出現(xiàn)緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)的數(shù)據(jù)在讀出時，寫入數(shù)據(jù)也在緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)同時發(fā)生，所述外部緩存控制和指針控制模塊切換到讀出緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)，當(dāng)讀完緩存A區(qū)數(shù)據(jù)第一節(jié)(Al)或緩存B區(qū)數(shù)據(jù)第一節(jié)(BI)的數(shù)據(jù)時，再直接讀出緩存A區(qū)數(shù)據(jù)第二節(jié)(A2)或緩存B區(qū)數(shù)據(jù)第二節(jié)(B2)的數(shù)據(jù)； 本地時鐘發(fā)生器，產(chǎn)生新的·本地時鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用； SDI發(fā)送模塊，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給線纜驅(qū)動器。
10.根據(jù)權(quán)利要求6所述的SDI中繼線，其特征在于，還包括FPGA芯片和內(nèi)存模塊，所述FPGA芯片包括， SDI接收模塊，用于從均衡器接收串行視頻信號，將串行視頻信號轉(zhuǎn)換為并行視頻信號，輸入給外部緩存控制和指針控制模塊； 外部緩存控制和指針控制模塊，與緩存模塊配合，對并行視頻信號加以處理； 緩存模塊，僅有I區(qū)，緩存容量為I幀以上；緩存總?cè)萘繛槊繋瑪?shù)據(jù)的整數(shù)倍； 所述外部緩存控制和指針控制模塊對并行視頻信號的處理過程如下: 首先，所述外部緩存控制和指針控制模塊以原始時鐘頻率將并行視頻數(shù)據(jù)寫入緩存模塊，接著，所述外部緩存控制和指針控制模塊以本地時鐘頻率讀出所寫入的數(shù)據(jù)，并發(fā)送給SDI發(fā)送模塊；以上述寫入和讀出的方式，連續(xù)不斷地寫入、讀出所有并行視頻數(shù)據(jù)； 如原始時鐘頻率與本地時鐘頻率存在誤差時，按下述方式處理: 當(dāng)讀出速度大于寫入速度時，讀出針追上寫入針，讀出針直接跳過當(dāng)前寫入針，繼續(xù)讀出，當(dāng)讀完該幀數(shù)據(jù)時，再跳回該幀的幀頭部分繼續(xù)讀出； 當(dāng)讀出速度小于寫入速度，寫入針追上讀出針，寫入針直接跳過當(dāng)前讀出針，繼續(xù)寫A ； 本地時鐘發(fā)生器，產(chǎn)生新的本地時鐘頻率，供外部緩存控制和指針控制模塊和SDI發(fā)送模塊使用； SDI發(fā)送模塊，將并行視頻信號重新加載本地時鐘頻率，并將并行視頻信號轉(zhuǎn)換為串行視頻信號后傳輸給 線纜驅(qū)動器。
【文檔編號】H04N7/10GK203435079SQ201320567083
【公開日】2014年2月12日 申請日期:2013年9月13日 優(yōu)先權(quán)日:2013年9月13日
【發(fā)明者】蔡意興 申請人:蔡意興