基于動(dòng)態(tài)重構(gòu)的fpga配置信息翻轉(zhuǎn)測(cè)試平臺(tái)及測(cè)試方法
【專利摘要】本發(fā)明公開了一種基于動(dòng)態(tài)重構(gòu)的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)及測(cè)試方法。其包括上位機(jī)控制模塊、TCP/IP協(xié)議通信模塊、配置讀寫模塊、待測(cè)模塊、數(shù)據(jù)收集模塊及上位機(jī)數(shù)據(jù)分析模塊。上位機(jī)控制模塊產(chǎn)生測(cè)試所需參數(shù)，并通過TCP/IP協(xié)議通信模塊傳給配置讀寫模塊；配置讀寫模塊通過內(nèi)部配置訪問端口ICAP實(shí)現(xiàn)配置信息的讀寫及實(shí)時(shí)翻轉(zhuǎn)；待測(cè)模塊由用戶根據(jù)需要提供；數(shù)據(jù)收集模塊產(chǎn)生待測(cè)模塊所需激勵(lì)信號(hào)，并將配置信息翻轉(zhuǎn)后待測(cè)模塊的輸出結(jié)果發(fā)送至上位機(jī)數(shù)據(jù)分析模塊；上位機(jī)數(shù)據(jù)分析模塊對(duì)測(cè)試結(jié)果進(jìn)行統(tǒng)計(jì)和分析，判斷待測(cè)模塊功能能否正確實(shí)現(xiàn)。本發(fā)明具有FPGA資源消耗小、待測(cè)系統(tǒng)靈活、接口處理速度快的優(yōu)點(diǎn)，可用于星載FPGA系統(tǒng)的可靠性測(cè)試。
【專利說明】基于動(dòng)態(tài)重構(gòu)的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)及測(cè)試方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于測(cè)試【技術(shù)領(lǐng)域】，特別涉及一種用于FPGA配置信息翻轉(zhuǎn)測(cè)試的平臺(tái)，可應(yīng)用于航天星載FPGA系統(tǒng)的可靠性測(cè)試。
【背景技術(shù)】
[0002]FPGA (Field Programmable Gate Array)因其使用靈活、可反復(fù)燒寫的優(yōu)異特性，在空間領(lǐng)域得到了廣泛的應(yīng)用。然而由于空間環(huán)境存在高能粒子輻射，它會(huì)引起FPGA產(chǎn)生單粒子效應(yīng)，尤其是單粒子的翻轉(zhuǎn)，這會(huì)導(dǎo)致FPGA的配置信息發(fā)生改變，致使電路功能出錯(cuò)，無法保證系統(tǒng)整體功能的正常運(yùn)作。為保證航天星載FPGA系統(tǒng)的可靠性，有必要對(duì)其進(jìn)行單粒子翻轉(zhuǎn)測(cè)試。
[0003]目前在國(guó)內(nèi)，進(jìn)行FPGA系統(tǒng)的單粒子翻轉(zhuǎn)測(cè)試，只有專門的機(jī)構(gòu)能夠進(jìn)行，其實(shí)驗(yàn)費(fèi)用高、等待周期長(zhǎng)。因此，搭建可模擬單粒子翻轉(zhuǎn)的測(cè)試平臺(tái)對(duì)待測(cè)試系統(tǒng)進(jìn)行可靠性檢測(cè)，是節(jié)省研究資源、提高研究效率的有效方法。而現(xiàn)階段我國(guó)模擬單粒子翻轉(zhuǎn)測(cè)試平臺(tái)及測(cè)試方法的相關(guān)技術(shù)仍處于起步階段，如中國(guó)人民解放軍國(guó)防科學(xué)技術(shù)大學(xué)申請(qǐng)的發(fā)明專利(CN200910043423.0)《現(xiàn)場(chǎng)可編程邏輯門陣列中單粒子翻轉(zhuǎn)的檢測(cè)方法及裝置》，該專利申請(qǐng)由于采用NVRAM接口進(jìn)行配置幀讀取及回讀控制，存在FPGA資源消耗較大、待測(cè)試系統(tǒng)不可靈活調(diào)整、接口處理速度慢的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的在于針對(duì)上述已有技術(shù)的不足，提出一種基于動(dòng)態(tài)重構(gòu)的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)及測(cè)試方法，以減小FPGA的資源消耗，提高待測(cè)試系統(tǒng)的靈活性和接口的處理速度。
[0005]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0006]一.技術(shù)思路
[0007]本發(fā)明通過搭建一種局部配置信息可被動(dòng)態(tài)任意修改的配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，實(shí)現(xiàn)對(duì)FPGA配置信息的讀取及實(shí)時(shí)修改、使其具有運(yùn)行狀態(tài)健康判斷和與上位機(jī)數(shù)據(jù)交換的功能。
[0008]二.測(cè)試平臺(tái)
[0009]本發(fā)明的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，包括:
[0010]上位機(jī)控制模塊(I)，用于產(chǎn)生測(cè)試所需的隨機(jī)向量、隨機(jī)向量位置及模擬單粒子翻轉(zhuǎn)的次數(shù)，輸出給配置讀寫模塊；
[0011]TCP/IP協(xié)議通信模塊(2)，用于完成上位機(jī)控制模塊與配置讀寫模塊之間的信息傳輸，以及配置讀寫模塊與上位機(jī)數(shù)據(jù)分析模塊之間的信息傳輸；
[0012]配置讀寫模塊(3)，用于實(shí)現(xiàn)FPGA配置信息的讀寫及實(shí)時(shí)修改，即通過訪問FPGA內(nèi)部配置訪問端口 ICAP，回讀出待測(cè)模塊配置信息，并對(duì)該配置信息與隨機(jī)向量進(jìn)行運(yùn)算，再將加入隨機(jī)向量后的配置信息重新寫入待測(cè)模塊；[0013]待測(cè)模塊(4)，用于配置自身的電路信息，將配置信息輸出至配置讀寫模塊，或根據(jù)配置讀寫模塊傳回的加入隨機(jī)向量后的配置信息，重新配置自身的電路信息，并將新配置后該模塊的輸出結(jié)果送入數(shù)據(jù)收集模塊；
[0014]數(shù)據(jù)收集模塊(5)，用于產(chǎn)生待測(cè)模塊所需的激勵(lì)信號(hào)，并將待測(cè)模塊輸出的新配置后的結(jié)果，輸出給上位機(jī)數(shù)據(jù)分析模塊(6)；
[0015]上位機(jī)數(shù)據(jù)分析模塊出)，用于對(duì)從數(shù)據(jù)收集模塊中傳入的模塊功能結(jié)果進(jìn)行統(tǒng)計(jì)和分析。
[0016]上述FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，其特征在于所述的上位機(jī)控制模塊⑴，
[0017]包括:
[0018]模擬單粒子產(chǎn)生密度子模塊(11)，用于根據(jù)用戶輸入的環(huán)境參數(shù)，模擬產(chǎn)生單粒子的翻轉(zhuǎn)次數(shù)；
[0019]隨機(jī)向量產(chǎn)生子模塊(12)，用于隨機(jī)產(chǎn)生需要注入到配置信息文件中的錯(cuò)誤配置信息，即隨機(jī)向量；
[0020]隨機(jī)向量位置產(chǎn)生子模塊(13)，用于隨機(jī)產(chǎn)生注入錯(cuò)誤配置信息的位置，即隨機(jī)向量位置。
[0021]上述FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，其特征在于所述的TCP/IP協(xié)議通信模塊(2)，用于通過Micro Blaze軟核，建立上位機(jī)與FPGA之間的TCP/IP協(xié)議通信。
[0022]上述FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，其特征在于所述的配置讀寫模塊(3)，包括:
[0023]ICAP控制子模塊(31)，用于根據(jù)上位機(jī)控制模塊傳入的指令，控制ICAP狀態(tài)機(jī)在各個(gè)狀態(tài)之間的跳轉(zhuǎn)，包括空閑狀態(tài)、回讀狀態(tài)、寫狀態(tài)及數(shù)據(jù)收集狀態(tài)四個(gè)狀態(tài)；
[0024]ICAP回讀控制子模塊(32)，用于通過訪問內(nèi)部配置訪問端口 ICAP，實(shí)現(xiàn)讀取待測(cè)模塊的動(dòng)態(tài)區(qū)域配置信息，并將其存入配置信息寄存器RAM中；
[0025]配置信息寄存RAM子模塊(33)，用于存儲(chǔ)通過內(nèi)部配置訪問端口 ICAP回讀出的待測(cè)模塊動(dòng)態(tài)區(qū)域配置信息；
[0026]翻轉(zhuǎn)向量寄存RAM子模塊(34)，用于存儲(chǔ)由上位機(jī)控制模塊產(chǎn)生并通過MicroBlaze傳入的隨機(jī)向量及隨機(jī)向量位置；
[0027]ICAP寫控制子模塊(35)，用于對(duì)配置信息寄存器RAM中的配置信息與翻轉(zhuǎn)向量寄存器RAM中的隨機(jī)向量進(jìn)行異或運(yùn)算，并將翻轉(zhuǎn)后的配置信息重新寫入待測(cè)模塊。
[0028]三.測(cè)試方法
[0029]本發(fā)明對(duì)待測(cè)模塊的配置信息進(jìn)行翻轉(zhuǎn)測(cè)試包括兩種方案，一是對(duì)配置信息文件可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試的方法，二是對(duì)配置信息文件不可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試的方法。
[0030]1.對(duì)配置信息文件可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試的方法，包括如下步驟:[0031 ] (I)將上位機(jī)與FPGA測(cè)試板相連，F(xiàn)PGA復(fù)位上電，由待測(cè)模塊配置自身的電路信息；
[0032](2)建立上位機(jī)與FPGA之間的傳輸控制協(xié)議和因特網(wǎng)互聯(lián)協(xié)議TCP/IP通信連接;
[0033](3) ICAP回讀控制子模塊對(duì)步驟(I)中產(chǎn)生的配置信息進(jìn)行讀取，并將其存入配置信息寄存器RAM中；[0034](4)啟動(dòng)上位機(jī)控制模塊，由用戶輸入測(cè)試參數(shù)，產(chǎn)生模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)、隨機(jī)向量及隨機(jī)向量位置，并將其送入翻轉(zhuǎn)向量寄存器RAM中；
[0035](5) ICAP寫控制子模塊讀取翻轉(zhuǎn)向量寄存RAM子模塊中的隨機(jī)向量位置，對(duì)該處的配置信息與隨機(jī)向量進(jìn)行異或運(yùn)算，并將翻轉(zhuǎn)后的配置信息通過內(nèi)部配置訪問端口 ICAP重新寫入待測(cè)模塊；
[0036](6)待測(cè)模塊根據(jù)翻轉(zhuǎn)后的配置信息，對(duì)其自身的電路信息進(jìn)行重新配置，并將新配置后待測(cè)模塊的輸出結(jié)果傳入數(shù)據(jù)收集模塊；
[0037]7)重復(fù)步驟(4)-?)，直到達(dá)到預(yù)設(shè)的單粒子翻轉(zhuǎn)次數(shù)，數(shù)據(jù)收集模塊向待測(cè)模塊發(fā)出收集結(jié)束信號(hào)，并將結(jié)果發(fā)回至上位機(jī)數(shù)據(jù)分析模塊；
[0038](8)上位機(jī)數(shù)據(jù)分析模塊對(duì)返回的新配置后待測(cè)模塊的輸出結(jié)果進(jìn)行統(tǒng)計(jì)，判斷待測(cè)模塊的配置信息經(jīng)單粒子翻轉(zhuǎn)影響后其自身的測(cè)試內(nèi)容能否正確實(shí)現(xiàn)，即將該輸出結(jié)果與步驟(I)中待測(cè)模塊的輸出結(jié)果進(jìn)行比較，若二者相吻合，則判斷待測(cè)模塊自身的測(cè)試內(nèi)容能正確實(shí)現(xiàn)；否則，待測(cè)模塊自身的測(cè)試內(nèi)容不能正確實(shí)現(xiàn)。
[0039]2.對(duì)配置信息文件不可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試的方法，包括如下步驟:
[0040](I)將上位機(jī)與FPGA測(cè)試板相連，F(xiàn)PGA復(fù)位上電，由待測(cè)模塊配置自身的電路信息，并將配置信息送入上位機(jī)控制模塊中；
[0041](2)建立上位機(jī)與FPGA之間的傳輸控制協(xié)議和因特網(wǎng)互聯(lián)協(xié)議TCP/IP通信連接;
[0042](3)啟動(dòng)上位機(jī)控制模塊，由用戶輸入測(cè)試參數(shù)，產(chǎn)生模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)、隨機(jī)向量及隨機(jī)向量位置，并將其存入上位機(jī)控制模塊內(nèi)部寄存器中，在上位機(jī)控制模塊內(nèi)部對(duì)配置信息與隨機(jī)向量進(jìn)行異或運(yùn)算，并將翻轉(zhuǎn)后的配置信息發(fā)送至ICAP寫控制子模塊；
[0043](4) ICAP寫控制子模塊通過內(nèi)部配置訪問端口 ICAP將翻轉(zhuǎn)后配置信息重新寫入待測(cè)模塊；
[0044](5)待測(cè)模塊根據(jù)翻轉(zhuǎn)后的配置信息，對(duì)其自身的電路信息進(jìn)行重新配置，并將新配置后待測(cè)模塊的輸出結(jié)果傳入數(shù)據(jù)收集模塊；
[0045](6)重復(fù)步驟(3)-(5)，直到達(dá)到預(yù)設(shè)的單粒子翻轉(zhuǎn)次數(shù)，數(shù)據(jù)收集模塊向待測(cè)模塊發(fā)出收集結(jié)束信號(hào)，并將結(jié)果發(fā)回至上位機(jī)數(shù)據(jù)分析模塊；
[0046](7)上位機(jī)數(shù)據(jù)分析模塊對(duì)返回的新配置后待測(cè)模塊的輸出結(jié)果進(jìn)行統(tǒng)計(jì)，判斷待測(cè)模塊的配置信息經(jīng)單粒子翻轉(zhuǎn)影響后其自身的測(cè)試內(nèi)容能否正確實(shí)現(xiàn)，即將該輸出結(jié)果與步驟(I)中待測(cè)模塊的輸出結(jié)果進(jìn)行比較，若二者相吻合，則判斷待測(cè)模塊自身的測(cè)試內(nèi)容能正確實(shí)現(xiàn)；否則，待測(cè)模塊自身的測(cè)試內(nèi)容不能正確實(shí)現(xiàn)。
[0047]本發(fā)明與現(xiàn)有技術(shù)相比具有以下優(yōu)點(diǎn):
[0048]第一，本發(fā)明采用FPGA的內(nèi)部配置訪問接口 ICAP(Internal ConfigurationAccess Port)，通過ICAP訪問待測(cè)模塊的動(dòng)態(tài)配置區(qū)域，完成對(duì)配置信息的讀、寫操作，這樣無論待測(cè)模塊的配置信息存儲(chǔ)所需RAM大或小，都只需一片F(xiàn)PGA便可完成整個(gè)測(cè)試，使得本發(fā)明的資源更節(jié)省。
[0049]第二，本發(fā)明的測(cè)試平臺(tái)結(jié)構(gòu)可適應(yīng)不同規(guī)模的待測(cè)模塊，結(jié)構(gòu)靈活可調(diào)，使得本發(fā)明的應(yīng)用范圍更廣泛。
[0050]第三，本發(fā)明通過Micro Blaze軟核實(shí)現(xiàn)FPGA內(nèi)部與外部的信息傳輸，MicroBlaze軟核支持C語言且方便移植，可更為簡(jiǎn)單地實(shí)現(xiàn)傳輸控制協(xié)議和因特網(wǎng)互聯(lián)協(xié)議TCP/IP，使得本發(fā)明的接口處理速度更快。
[0051]第四，本發(fā)明采用人性化的上位機(jī)來模擬單粒子翻轉(zhuǎn)的產(chǎn)生，并支持用戶根據(jù)需要來自定義測(cè)試參數(shù)，使得本發(fā)明的測(cè)試平臺(tái)結(jié)構(gòu)更為完善、全面，操作更簡(jiǎn)單。
【專利附圖】

【附圖說明】
[0052]圖1為本發(fā)明的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)的整體結(jié)構(gòu)框圖；
[0053]圖2為本發(fā)明測(cè)試平臺(tái)中配置信息可存入FPGA內(nèi)部時(shí)的配置讀寫模塊結(jié)構(gòu)圖；
[0054]圖3為本發(fā)明測(cè)試平臺(tái)中配置信息不可存入FPGA內(nèi)部時(shí)的配置讀寫模塊結(jié)構(gòu)圖；
[0055]圖4為本發(fā)明測(cè)試平臺(tái)中配置信息可存入FPGA內(nèi)部時(shí)的測(cè)試流程圖；
[0056]圖5為本發(fā)明測(cè)試平臺(tái)中配置信息不可存入FPGA內(nèi)部時(shí)的測(cè)試流程圖。
【具體實(shí)施方式】
[0057]本發(fā)明的測(cè)試平臺(tái)采用Xilinx ISE 14.3集成開發(fā)軟件和VS2010軟件，基于Xilinx Virtex5 FPGA 搭建。
[0058]參照?qǐng)D1，本發(fā)明的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)包括:上位機(jī)控制模塊1、TCP/IP協(xié)議通信模塊2、配置讀寫模塊3、待測(cè)模塊4、數(shù)據(jù)收集模塊5以及上位機(jī)數(shù)據(jù)分析模塊6。
[0059]上位機(jī)控制模塊1、上位機(jī)數(shù)據(jù)分析模塊6同屬上位機(jī)，配置讀寫模塊3、待測(cè)模塊4與數(shù)據(jù)收集模塊5同屬FPGA ;上位機(jī)與FPGA之間通過TCP/IP協(xié)議通信模塊2相連，其中，TCP/IP協(xié)議通信模塊2利用Micro Blaze軟核實(shí)現(xiàn)。上位機(jī)控制模塊I由微軟基礎(chǔ)類MFC實(shí)現(xiàn)，產(chǎn)生模擬單粒子翻轉(zhuǎn)的次數(shù)、隨機(jī)向量及隨機(jī)向量位置，通過TCP/IP協(xié)議通信模塊2輸出給配置讀寫模塊3 ;配置讀寫模塊3回讀待測(cè)模塊4配置信息，并對(duì)配置信息與隨機(jī)向量進(jìn)行異或運(yùn)算，將翻轉(zhuǎn)后的配置信息重新寫入待測(cè)模塊4 ;待測(cè)模塊4配置自身的電路信息，并將配置信息輸出至配置讀寫模塊3，或根據(jù)配置讀寫模塊3傳回的加入隨機(jī)向量后的配置信息，重新配置自身的電路信息，再將新配置后該模塊的輸出結(jié)果送入數(shù)據(jù)收集模塊5 ;數(shù)據(jù)收集模塊5為待測(cè)模塊4提供激勵(lì)信號(hào)，并將收集的待測(cè)模塊4的新配置后該模塊的輸出結(jié)果送回上位機(jī)數(shù)據(jù)分析模塊6 ;上位機(jī)數(shù)據(jù)分析模塊6對(duì)從數(shù)據(jù)收集模塊5中傳入的模塊功能結(jié)果進(jìn)行統(tǒng)計(jì)，并將該結(jié)果與待測(cè)模塊4的輸出結(jié)果進(jìn)行比較，若二者相吻合，則判斷待測(cè)模塊自身的測(cè)試內(nèi)容能正確實(shí)現(xiàn)；否則，待測(cè)模塊自身的測(cè)試內(nèi)容不能正確實(shí)現(xiàn)。
[0060]上述平臺(tái)中的配置讀寫模塊3，其結(jié)構(gòu)根據(jù)待測(cè)模塊的配置信息文件大小能否存入FPGA內(nèi)部RAM而不同。對(duì)于待測(cè)模塊的配置信息文件能存入FPGA內(nèi)部RAM時(shí)的配置讀寫模塊，其結(jié)構(gòu)如圖2 ;對(duì)于待測(cè)模塊的配置信息文件不能存入FPGA內(nèi)部RAM時(shí)的配置讀寫模塊，其結(jié)構(gòu)如圖3。
[0061]參照?qǐng)D2，本發(fā)明測(cè)試平臺(tái)中的配置讀寫模塊3，包括:ICAP控制子模塊31、ICAP回讀控制子模塊32、配置信息寄存RAM子模塊33、翻轉(zhuǎn)向量寄存RAM子模塊34、ICAP寫控制子模塊35、選擇器以及內(nèi)部配置訪問端口 ICAP，其中:
[0062]ICAP控制子模塊31，通過狀態(tài)機(jī)實(shí)現(xiàn)，該狀態(tài)機(jī)包括回讀狀態(tài)、寫狀態(tài)、數(shù)據(jù)收集狀態(tài)及空閑狀態(tài)四個(gè)狀態(tài)。根據(jù)上位機(jī)控制模塊I傳入不同的指令，ICAP控制子模塊31通過選擇器來跳轉(zhuǎn)至不同的狀態(tài):當(dāng)收到回讀指令時(shí)則跳轉(zhuǎn)至回讀狀態(tài)，即ICAP回讀控制子模塊32開始工作；當(dāng)收到寫指令時(shí)則跳轉(zhuǎn)至寫狀態(tài)，即ICAP寫控制子模塊35開始工作；當(dāng)收到數(shù)據(jù)收集指令時(shí)則跳轉(zhuǎn)至數(shù)據(jù)收集狀態(tài)，即數(shù)據(jù)收集模塊5開始工作；當(dāng)收到空指令時(shí)則跳轉(zhuǎn)至空閑狀態(tài)，即不進(jìn)行任何操作。
[0063]ICAP回讀控制子模塊32，通過內(nèi)部配置訪問端口 ICAP讀取待測(cè)模塊的動(dòng)態(tài)區(qū)域配置信息，并將其存入配置信息寄存RAM子模塊33中；
[0064]配置信息寄存RAM子模塊33，存儲(chǔ)ICAP回讀控制子模塊32通過內(nèi)部配置訪問端口 ICAP讀取的待測(cè)模塊配置信息；
[0065]翻轉(zhuǎn)向量寄存RAM子模塊34，存儲(chǔ)由上位機(jī)控制模塊I產(chǎn)生并通過Micro Blaze傳來的隨機(jī)向量及隨機(jī)向量位置；
[0066]ICAP寫控制子模塊35，讀取配置信息寄存RAM子模塊33中的配置信息以及翻轉(zhuǎn)向量寄存RAM子模塊34中的隨機(jī)向量，并訪問翻轉(zhuǎn)向量寄存RAM子模塊34中的隨機(jī)向量位置，對(duì)該位置處的配置信息和隨機(jī)向量進(jìn)行異或運(yùn)算，然后將翻轉(zhuǎn)后的配置信息重新寫入待測(cè)模塊4。
[0067]參照?qǐng)D3，本發(fā)明測(cè)試平臺(tái)中的配置讀寫模塊3，包括:ICAP寫控制子模塊35以及內(nèi)部配置訪問端口 ICAP。
[0068]ICAP寫控制子模塊35接收由上位機(jī)控制模塊I傳入的翻轉(zhuǎn)后配置信息，并通過內(nèi)部配置訪問端口 ICAP將其重新寫入待測(cè)模塊，該翻轉(zhuǎn)后配置信息是由配置信息和隨機(jī)向量進(jìn)行異或運(yùn)算得到，其中，配置信息由待測(cè)模塊4傳入，隨機(jī)向量由上位機(jī)控制模塊I產(chǎn)生并通過Micro Blaze傳入。
[0069]上述待測(cè)模塊4，采用RS編碼器實(shí)現(xiàn)。當(dāng)RS編碼器所屬動(dòng)態(tài)區(qū)域產(chǎn)生的配置信息文件可存入FPGA內(nèi)部RAM中時(shí)，待測(cè)模塊的測(cè)試流程如圖4 ;當(dāng)RS編碼器所屬動(dòng)態(tài)區(qū)域產(chǎn)生的配置信息文件不可存入FPGA內(nèi)部RAM中時(shí)，待測(cè)模塊的測(cè)試流程如圖5。
[0070]參照?qǐng)D4，利用上述FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，對(duì)配置信息文件可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試，包括如下步驟:
[0071]步驟I，配置 FPGA。
[0072]將上位機(jī)與FPGA測(cè)試板相連，F(xiàn)PGA復(fù)位上電，待測(cè)模塊產(chǎn)生配置信息，并根據(jù)數(shù)據(jù)收集模塊傳來的時(shí)鐘激勵(lì)信號(hào),產(chǎn)生RS編碼碼流。
[0073]步驟2，建立TCP/IP連接。
[0074]啟動(dòng)上位機(jī)，打開上位機(jī)控制模塊中的微軟基礎(chǔ)類MFC控制窗口，在MFC控制窗口內(nèi)點(diǎn)擊連接按鈕，即可自動(dòng)建立上位機(jī)與FPGA之間的TCP/IP通信連接，即傳輸控制協(xié)議和因特網(wǎng)互聯(lián)協(xié)議。
[0075]步驟3，配置信息的讀取與存儲(chǔ)
[0076]上位機(jī)控制模塊發(fā)出讀指令，ICAP控制子模塊收到讀指令后，狀態(tài)機(jī)跳轉(zhuǎn)至回讀狀態(tài)，ICAP回讀控制子模塊按如下步驟讀取步驟I中產(chǎn)生的配置信息并將其存入配置信息寄存器RAM中:[0077]3a)第一次寫命令字:上位機(jī)控制模塊傳入讀指令后，ICAP回讀控制子模塊向ICAP中寫入讀操作命令字；
[0078]3b)讀取并存儲(chǔ)配置信息:讀操作命令字寫入后，待測(cè)模塊開始輸出配置信息，ICAP回讀控制子模塊通過ICAP讀取該配置信息；
[0079]3c)第二次寫命令字:配置信息讀取完成后，ICAP回讀控制子模塊向ICAP中寫入讀操作結(jié)束命令字，讀操作結(jié)束；
[0080]3d) ICAP回讀控制子模塊將回讀完成操作信號(hào)傳給ICAP控制子模塊，并將讀取的配置信息存入到配置信息寄存器RAM中。
[0081]步驟4，輸入測(cè)試參數(shù)。
[0082]4a)在MFC控制窗口內(nèi)輸入自定義測(cè)試參數(shù)，包括配置容量、粒子強(qiáng)度及放大倍數(shù)；
[0083]4b)上位機(jī)控制模塊根據(jù)上述測(cè)試參數(shù)，自動(dòng)計(jì)算出模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)，并生成相應(yīng)個(gè)數(shù)的隨機(jī)向量及隨機(jī)向量位置；
[0084]4c)將模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)、隨機(jī)向量及隨機(jī)向量位置整合為數(shù)據(jù)包，利用TCP/IP協(xié)議，將該數(shù)據(jù)包通過Micro Blaze發(fā)送至FPGA內(nèi)部的翻轉(zhuǎn)向量寄存器RAM中。
[0085]步驟5，進(jìn)行配置信息翻轉(zhuǎn)，并將翻轉(zhuǎn)后的配置信息重新寫入待測(cè)模塊。
[0086]上位機(jī)控制模塊發(fā)出寫指令，ICAP控制子模塊收到寫指令后，狀態(tài)機(jī)跳轉(zhuǎn)至寫狀態(tài)，ICAP寫控制子模塊按如下步驟進(jìn)行配置信息翻轉(zhuǎn)運(yùn)算，并將其重新寫入待測(cè)模塊:
[0087]5a)第一段執(zhí)行寫頭部命令字操作；
[0088]5b)第二段執(zhí)行寫翻轉(zhuǎn)后配置信息操作:
[0089]5bl)從配置信息寄存器RAM中讀出配置信息，從翻轉(zhuǎn)信息寄存器RAM中讀出隨機(jī)
向量;
[0090]5b2)讀取翻轉(zhuǎn)信息寄存器RAM中的隨機(jī)向量位置，并對(duì)該處的配置信息與隨機(jī)向量進(jìn)行異或運(yùn)算，然后將翻轉(zhuǎn)后的配置信息重新寫入待測(cè)模塊。
[0091]5c)第三段執(zhí)行寫尾部命令字操作。
[0092]步驟6，獲取測(cè)試結(jié)果。
[0093]6a)根據(jù)重新寫入的翻轉(zhuǎn)后配置信息，待測(cè)模塊產(chǎn)生配置信息翻轉(zhuǎn)后的RS編碼碼流；
[0094]6b)上位機(jī)控制模塊發(fā)出數(shù)據(jù)收集指令，ICAP控制子模塊收到數(shù)據(jù)收集指令后，跳轉(zhuǎn)至數(shù)據(jù)收集狀態(tài)，數(shù)據(jù)收集模塊對(duì)待測(cè)模塊傳出的配置信息翻轉(zhuǎn)后的RS編碼碼流進(jìn)行收集。
[0095]步驟7，判斷是否已達(dá)到預(yù)設(shè)的單粒子翻轉(zhuǎn)次數(shù)。
[0096]根據(jù)步驟4中上位機(jī)控制模塊產(chǎn)生的模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)，判斷是否已達(dá)到該次數(shù):
[0097]若未達(dá)到，則返回步驟5，繼續(xù)進(jìn)行測(cè)試；
[0098]若已達(dá)到，則數(shù)據(jù)收集模塊數(shù)據(jù)收集結(jié)束，數(shù)據(jù)收集模塊向待測(cè)模塊發(fā)出收集結(jié)束信號(hào)，并將配置信息翻轉(zhuǎn)后的RS編碼碼流發(fā)回至上位機(jī)數(shù)據(jù)分析模塊，本次測(cè)試結(jié)束。
[0099]步驟8，結(jié)果分析。
[0100]上位機(jī)數(shù)據(jù)分析模塊對(duì)返回的配置信息翻轉(zhuǎn)后的RS編碼碼流進(jìn)行統(tǒng)計(jì)，并將配置信息翻轉(zhuǎn)后的RS編碼碼流與步驟I中輸出的RS編碼碼流進(jìn)行比較:
[0101]若二者相吻合，則判斷配置信息翻轉(zhuǎn)后的RS編碼器功能能正確實(shí)現(xiàn)；
[0102]否則，配置信息翻轉(zhuǎn)后的RS編碼器功能不能正確實(shí)現(xiàn)。
[0103]參照?qǐng)D5，利用上述FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，對(duì)配置信息文件不可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試，包括如下步驟:
[0104]步驟I，配置 FPGA。
[0105]Ia)將上位機(jī)與FPGA測(cè)試板相連，F(xiàn)PGA復(fù)位上電，待測(cè)模塊產(chǎn)生配置信息，并將其發(fā)送至上位機(jī)控制模塊；
[0106]Ib)根據(jù)數(shù)據(jù)收集模塊傳來的時(shí)鐘激勵(lì)信號(hào)，待測(cè)模塊產(chǎn)生RS編碼碼流，并將其發(fā)送至上位機(jī)控制模塊。
[0107]步驟2，建立TCP/IP連接。
[0108]啟動(dòng)上位機(jī)，打開上位機(jī)控制模塊中的微軟基礎(chǔ)類MFC控制窗口，在MFC控制窗口內(nèi)點(diǎn)擊連接按鈕，即可自動(dòng)建立上位機(jī)與FPGA之間的TCP/IP通信連接，即傳輸控制協(xié)議和因特網(wǎng)互聯(lián)協(xié)議。
[0109]步驟3，進(jìn)行配置信息翻轉(zhuǎn)。
[0110]3a)在微軟基礎(chǔ)類MFC控制窗口內(nèi)輸入自定義測(cè)試參數(shù)，包括配置容量、粒子強(qiáng)度及放大倍數(shù)；
[0111]3b)上位機(jī)控制模塊根據(jù)上述測(cè)試參數(shù)，自動(dòng)計(jì)算出模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)，并生成相應(yīng)個(gè)數(shù)的隨機(jī)向量及隨機(jī)向量位置；
[0112]3c)將模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)、隨機(jī)向量及隨機(jī)向量位置存于上位機(jī)控制模塊的內(nèi)部寄存器中；
[0113]3d)在上位機(jī)控制模塊內(nèi)部，對(duì)配置信息與隨機(jī)向量進(jìn)行異或運(yùn)算，然后將翻轉(zhuǎn)后的配置信息通過Micro Blaze輸出給ICAP寫控制子模塊。
[0114]步驟4，將翻轉(zhuǎn)后配置信息通過ICAP寫入待測(cè)模塊。
[0115]ICAP寫控制子模塊收到上位機(jī)控制模塊傳來的翻轉(zhuǎn)后配置信息，通過以下步驟將該翻轉(zhuǎn)后配置信息通過內(nèi)部配置訪問端口 ICAP寫入待測(cè)模塊:
[0116]4a)第一段執(zhí)行寫頭部命令字操作；
[0117]4b)第二段將翻轉(zhuǎn)后的配置信息寫入待測(cè)模塊；
[0118]4c)第三段執(zhí)行寫尾部命令字操作。
[0119]步驟5，獲取測(cè)試結(jié)果。
[0120]根據(jù)重新寫入的翻轉(zhuǎn)后配置信息，待測(cè)模塊產(chǎn)生配置信息翻轉(zhuǎn)后的RS編碼碼流，數(shù)據(jù)收集模塊對(duì)該RS編碼碼流進(jìn)行收集。
[0121]步驟6，判斷是否已達(dá)到預(yù)設(shè)的單粒子翻轉(zhuǎn)次數(shù)。
[0122]根據(jù)步驟3中上位機(jī)控制模塊產(chǎn)生的模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)，判斷是否已達(dá)到該次數(shù):
[0123]若未達(dá)到，則返回步驟4，繼續(xù)進(jìn)行測(cè)試；
[0124]若已達(dá)到，則數(shù)據(jù)收集模塊數(shù)據(jù)收集結(jié)束，數(shù)據(jù)收集模塊向待測(cè)模塊發(fā)出收集結(jié)束信號(hào)，并將配置信息翻轉(zhuǎn)后的RS編碼碼流發(fā)回至上位機(jī)數(shù)據(jù)分析模塊，本次測(cè)試結(jié)束。
[0125]步驟7，結(jié)果分析。[0126]上位機(jī)數(shù)據(jù)分析模塊對(duì)返回的配置信息翻轉(zhuǎn)后的RS編碼碼流進(jìn)行統(tǒng)計(jì)，并將配置信息翻轉(zhuǎn)后的RS編碼碼流與步驟I中輸出的RS編碼碼流進(jìn)行比較:
[0127]若二者相吻合，則判斷配置信息翻轉(zhuǎn)后的RS編碼器功能能正確實(shí)現(xiàn)；
[0128]否則，配置信息翻轉(zhuǎn)后的RS編碼器功能不能正確實(shí)現(xiàn)。
[0129]以上描述僅是本發(fā)明的一個(gè)具體實(shí)例，不構(gòu)成對(duì)本發(fā)明的任何限制，顯然對(duì)于本領(lǐng)域的專業(yè)人員來說，在了解了本
【發(fā)明內(nèi)容】
和原理后，都可能在不背離本發(fā)明原理、結(jié)構(gòu)的情況下，進(jìn)行形式和細(xì)節(jié)上的各種修正和改變，但是這些基于本發(fā)明思想的修正和改變?nèi)栽诒景l(fā)明的權(quán)利要求保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于動(dòng)態(tài)重構(gòu)的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，包括: 上位機(jī)控制模塊(I)，用于產(chǎn)生測(cè)試所需的隨機(jī)向量、隨機(jī)向量位置及模擬單粒子翻轉(zhuǎn)的次數(shù)，輸出給配置讀寫模塊； TCP/IP協(xié)議通信模塊(2)，用于完成上位機(jī)控制模塊與配置讀寫模塊之間的信息傳輸，以及配置讀寫模塊與上位機(jī)數(shù)據(jù)分析模塊之間的信息傳輸； 配置讀寫模塊(3)，用于實(shí)現(xiàn)FPGA配置信息的讀寫及實(shí)時(shí)翻轉(zhuǎn)，即通過訪問FPGA內(nèi)部配置訪問端口 ICAP，回讀出待測(cè)模塊配置信息，并對(duì)該配置信息與隨機(jī)向量進(jìn)行運(yùn)算，再將加入隨機(jī)向量后的配置信息重新寫入待測(cè)模塊； 待測(cè)模塊(4)，用于配置自身的電路信息，將配置信息輸出至配置讀寫模塊，或根據(jù)配置讀寫模塊傳回的加入隨機(jī)向量后的配置信息，重新配置自身的電路信息，并將新配置后該模塊的輸出結(jié)果送入數(shù)據(jù)收集模塊； 數(shù)據(jù)收集模塊(5)，用于產(chǎn)生待測(cè)模塊所需的激勵(lì)信號(hào)，并將待測(cè)模塊輸出的新配置后的結(jié)果，輸出給上位機(jī)數(shù)據(jù)分析模塊(6)； 上位機(jī)數(shù)據(jù)分析模塊(6)，用于對(duì)從數(shù)據(jù)收集模塊中傳入的模塊功能結(jié)果進(jìn)行統(tǒng)計(jì)和分析。
2.根據(jù)權(quán)利要求1所述的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，其特征在于所述的上位機(jī)控制模塊(I)，包括: 模擬單粒子產(chǎn)生密度子模塊(11)，用于根據(jù)用戶輸入的環(huán)境參數(shù)，模擬產(chǎn)生單粒子的翻轉(zhuǎn)次數(shù)； 隨機(jī)向量產(chǎn)生子模塊(12)，用于隨機(jī)產(chǎn)生需要注入到配置信息文件中的錯(cuò)誤配置信息，即隨機(jī)向量； 隨機(jī)向量位置產(chǎn)生子模塊(13)，用于隨機(jī)產(chǎn)生注入錯(cuò)誤配置信息的位置，即隨機(jī)向量位置。
3.根據(jù)權(quán)利要求1所述的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，其特征在于所述的TCP/IP協(xié)議通信模塊(2)，用于通過Micro Blaze軟核，建立上位機(jī)與FPGA之間的TCP/IP協(xié)議通信。
4.根據(jù)權(quán)利要求1所述的FPGA配置信息翻轉(zhuǎn)測(cè)試平臺(tái)，其特征在于所述的配置讀寫模塊⑶，包括: ICAP控制子模塊(31)，用于根據(jù)上位機(jī)控制模塊傳入的指令，控制ICAP狀態(tài)機(jī)在各個(gè)狀態(tài)之間的跳轉(zhuǎn)，包括空閑狀態(tài)、回讀狀態(tài)、寫狀態(tài)及數(shù)據(jù)收集狀態(tài)四個(gè)狀態(tài)； ICAP回讀控制子模塊(32)，用于通過訪問內(nèi)部配置訪問端口 ICAP，實(shí)現(xiàn)讀取待測(cè)模塊的動(dòng)態(tài)區(qū)域配置信息，并將其存入配置信息寄存器RAM中； 配置信息寄存RAM子模塊(33)，用于存儲(chǔ)通過內(nèi)部配置訪問端口 ICAP回讀出的待測(cè)模塊動(dòng)態(tài)區(qū)域配置信息； 翻轉(zhuǎn)向量寄存RAM子模塊(34)，用于存儲(chǔ)由上位機(jī)控制模塊產(chǎn)生并通過Micro Blaze傳入的隨機(jī)向量及隨機(jī)向量位置； ICAP寫控制子模塊(35)，用于對(duì)配置信息寄存器RAM中的配置信息與翻轉(zhuǎn)向量寄存器RAM中的隨機(jī)向量進(jìn)行運(yùn)算，并將加入隨機(jī)向量后的配置信息重新寫入待測(cè)模塊。
5.一種利用權(quán)利要求1對(duì)配置信息文件可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試的方法，包括如下步驟:(1)將上位機(jī)與FPGA測(cè)試板相連，F(xiàn)PGA復(fù)位上電，由待測(cè)模塊配置自身的電路信息； (2)建立上位機(jī)與FPGA之間的傳輸控制協(xié)議和因特網(wǎng)互聯(lián)協(xié)議TCP/IP通信連接； (3)ICAP回讀控制子模塊對(duì)步驟(I)中產(chǎn)生的配置信息進(jìn)行讀取，并將其存入配置信息寄存器RAM中； (4)啟動(dòng)上位機(jī)控制模塊，由用戶輸入測(cè)試參數(shù)，產(chǎn)生模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)、隨機(jī)向量及隨機(jī)向量位置，并將其送入翻轉(zhuǎn)向量寄存器RAM中； (5)ICAP寫控制子模塊讀取翻轉(zhuǎn)向量寄存RAM子模塊中的隨機(jī)向量位置，對(duì)該處的配置信息與隨機(jī)向量進(jìn)行異或運(yùn)算，并將翻轉(zhuǎn)后的配置信息通過內(nèi)部配置訪問端口 ICAP重新與入待測(cè)1旲塊； (6)待測(cè)模塊根據(jù)翻轉(zhuǎn)后的配置信息，對(duì)其自身的電路信息進(jìn)行重新配置，并將新配置后待測(cè)模塊的輸出結(jié)果傳入數(shù)據(jù)收集模塊； (7)重復(fù)步驟(4)-?)，直到達(dá)到預(yù)設(shè)的單粒子翻轉(zhuǎn)次數(shù)，數(shù)據(jù)收集模塊向待測(cè)模塊發(fā)出收集結(jié)束信號(hào)，并將結(jié)果發(fā)回至上位機(jī)數(shù)據(jù)分析模塊； (8)上位機(jī)數(shù)據(jù)分析模塊對(duì)返回的新配置后待測(cè)模塊的輸出結(jié)果進(jìn)行統(tǒng)計(jì)，判斷待測(cè)模塊的配置信息經(jīng)單粒子翻轉(zhuǎn)影響后其自身的測(cè)試內(nèi)容能否正確實(shí)現(xiàn)，即將該輸出結(jié)果與步驟(I)中待測(cè)模塊的輸出結(jié)果進(jìn)行比較，若二者相吻合，則判斷待測(cè)模塊自身的測(cè)試內(nèi)容能正確實(shí)現(xiàn)；否則，待測(cè)模塊自身的測(cè)試內(nèi)容不能正確實(shí)現(xiàn)。
6.一種利用權(quán)利要求1對(duì)配置信息文件不可存入FPGA內(nèi)部的待測(cè)模塊進(jìn)行測(cè)試的方法，包括如下步驟: (1)將上位機(jī)與FPGA測(cè)試板相連，F(xiàn)PGA復(fù)位上電，由待測(cè)模塊配置自身的電路信息，并將配置信息送入上位機(jī)控制模塊中； (2)建立上位機(jī)與FPGA之間的傳輸控制協(xié)議和因特網(wǎng)互聯(lián)協(xié)議TCP/IP通信連接； (3)啟動(dòng)上位機(jī)控制模塊，由用戶輸入測(cè)試參數(shù)，產(chǎn)生模擬單粒子預(yù)設(shè)的翻轉(zhuǎn)次數(shù)、隨機(jī)向量及隨機(jī)向量位置，并將其存入上位機(jī)控制模塊內(nèi)部寄存器中，在上位機(jī)控制模塊內(nèi)部對(duì)配置信息與隨機(jī)向量進(jìn)行異或運(yùn)算，并將翻轉(zhuǎn)后的配置信息發(fā)送至ICAP寫控制子模塊； (4)ICAP寫控制子模塊通過內(nèi)部配置訪問端口 ICAP將翻轉(zhuǎn)后配置信息重新寫入待測(cè)模塊； (5)待測(cè)模塊根據(jù)翻轉(zhuǎn)后的配置信息，對(duì)其自身的電路信息進(jìn)行重新配置，并將新配置后待測(cè)模塊的輸出結(jié)果傳入數(shù)據(jù)收集模塊； (6)重復(fù)步驟(3)-(5)，直到達(dá)到預(yù)設(shè)的單粒子翻轉(zhuǎn)次數(shù)，數(shù)據(jù)收集模塊向待測(cè)模塊發(fā)出收集結(jié)束信號(hào)，并將結(jié)果發(fā)回至上位機(jī)數(shù)據(jù)分析模塊； (7)上位機(jī)數(shù)據(jù)分析模塊對(duì)返回的新配置后待測(cè)模塊的輸出結(jié)果進(jìn)行統(tǒng)計(jì)，判斷待測(cè)模塊的配置信息經(jīng)單粒子翻轉(zhuǎn)影響后其自身的測(cè)試內(nèi)容能否正確實(shí)現(xiàn)，即將該輸出結(jié)果與步驟(I)中待測(cè)模塊的輸出結(jié)果進(jìn)行比較，若二者相吻合，則判斷待測(cè)模塊自身的測(cè)試內(nèi)容能正確實(shí)現(xiàn)；否則，待測(cè)模塊自身的測(cè)試內(nèi)容不能正確實(shí)現(xiàn)。
【文檔編號(hào)】H04L29/06GK103473159SQ201310478764
【公開日】2013年12月25日 申請(qǐng)日期:2013年10月13日 優(yōu)先權(quán)日:2013年10月13日
【發(fā)明者】雷杰, 李云松, 程蕾, 郭杰, 賈超群, 魏雯, 李雙十 申請(qǐng)人:西安電子科技大學(xué)