一種基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路的制作方法
【專利摘要】本發(fā)明公開(kāi)一種基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路，包括組合電路和寄存器。所述組合電路與寄存器電性連接，組合電路用于狀態(tài)譯碼和產(chǎn)生輸出信號(hào)，寄存器用于存儲(chǔ)狀態(tài)；報(bào)文輸入組合電路進(jìn)行狀態(tài)譯碼，按照字節(jié)順序和預(yù)存關(guān)鍵字逐一比較，并將匹配狀態(tài)存入寄存器，挖掘出關(guān)鍵字完全匹配的報(bào)文。本發(fā)明通過(guò)組合電路和寄存器構(gòu)成的硬件電路實(shí)現(xiàn)關(guān)鍵字檢測(cè)，執(zhí)行時(shí)間短，運(yùn)行速度快，占用資源少。
【專利說(shuō)明】—種基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及報(bào)文檢測(cè)【技術(shù)領(lǐng)域】，尤其涉及一種基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路。
【背景技術(shù)】
[0002]隨著通信技術(shù)的不斷發(fā)展，多種類型的通信工具逐漸成為人們進(jìn)行信息交流的重要手段，使用這些通信工具的眾多用戶所形成的網(wǎng)絡(luò)被稱為通信網(wǎng)絡(luò)，通信網(wǎng)絡(luò)是社交關(guān)系在互聯(lián)網(wǎng)上的體現(xiàn)。通信網(wǎng)絡(luò)中的數(shù)據(jù)被稱為通信數(shù)據(jù)，通信數(shù)據(jù)為社交規(guī)律的發(fā)現(xiàn)提供了研究樣本。通常情況下，通信網(wǎng)絡(luò)上用戶眾多、規(guī)模巨大，因此通信數(shù)據(jù)屬于典型的海量數(shù)據(jù)，要通過(guò)通信數(shù)據(jù)來(lái)發(fā)現(xiàn)其中所蘊(yùn)含的規(guī)律需要做信息挖掘。傳統(tǒng)信息挖掘的方法大多采用路由器、服務(wù)器和相關(guān)軟件技術(shù)來(lái)實(shí)現(xiàn)，但該方法是實(shí)現(xiàn)過(guò)程復(fù)雜，效率低，占用資源多。

【發(fā)明內(nèi)容】

[0003]本發(fā)明的目的在于通過(guò)一種基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路，來(lái)解決以上【背景技術(shù)】部分提到的問(wèn)題。
[0004]為達(dá)此目的，本發(fā)明采用以下技術(shù)方案:
[0005]一種基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路，包括組合電路和寄存器；所述組合電路與寄存器電性連接，組合電路用于狀態(tài)譯碼和產(chǎn)生輸出信號(hào)，寄存器用于存儲(chǔ)狀態(tài)；報(bào)文輸入組合電路進(jìn)行狀態(tài)譯碼，按照字節(jié)順序和預(yù)存關(guān)鍵字逐一比較，并將匹配狀態(tài)存入寄存器，挖掘出關(guān)鍵字完全匹配的報(bào)文。
[0006]特別地，所述基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路還包括解碼電路，其與組合電路電性連接，用于采用AES128解碼算法對(duì)所述關(guān)鍵字完全匹配的報(bào)文進(jìn)行解密。
[0007]本發(fā)明提供的基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路通過(guò)組合電路和寄存器構(gòu)成的硬件電路實(shí)現(xiàn)關(guān)鍵字檢測(cè)，通過(guò)解碼電路對(duì)關(guān)鍵字完全匹配的報(bào)文進(jìn)行解密，挖掘出所需信息，執(zhí)行時(shí)間短，運(yùn)行速度快，占用資源少。
【專利附圖】

【附圖說(shuō)明】
[0008]圖1為本發(fā)明實(shí)施例提供的基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路結(jié)構(gòu)圖。【具體實(shí)施方式】
[0009]下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明作進(jìn)一步說(shuō)明。可以理解的是，此處所描述的具體實(shí)施例僅僅用于解釋本發(fā)明，而非對(duì)本發(fā)明的限定。另外還需要說(shuō)明的是，為了便于描述，附圖中僅示出了與本發(fā)明相關(guān)的部分而非全部?jī)?nèi)容。
[0010]請(qǐng)參照?qǐng)D1所示，圖1為本發(fā)明實(shí)施例提供的基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路結(jié)構(gòu)圖。[0011]本實(shí)施例中基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路包括組合電路101和寄存器 102。
[0012]所述組合電路101與寄存器102電性連接，組合電路101用于狀態(tài)譯碼和產(chǎn)生輸出信號(hào)，寄存器102用于存儲(chǔ)狀態(tài)；報(bào)文輸入組合電路101進(jìn)行狀態(tài)譯碼，按照字節(jié)順序和預(yù)存關(guān)鍵字逐一比較，并將匹配狀態(tài)存入寄存器102，挖掘出關(guān)鍵字完全匹配的報(bào)文。
[0013]假如關(guān)鍵字為N個(gè)字節(jié)，組合電路101就有N個(gè)狀態(tài)，初始狀態(tài)為S0，如果第一字節(jié)匹配，則進(jìn)入到狀態(tài)SI，否則回到SO狀態(tài)；如果第二個(gè)字節(jié)也匹配，則進(jìn)入到狀態(tài)S2，否則回到SO狀態(tài)，或者如果跟第一字節(jié)匹配則回到SI狀態(tài)；如果第三個(gè)字節(jié)也匹配，則進(jìn)入到狀態(tài)S3，否則回到SO狀態(tài)，或者如果跟第一字節(jié)匹配則回到SI狀態(tài)，如果最近2個(gè)字節(jié)跟第一、第二字節(jié)匹配，則回到S2狀態(tài)，如果最近3個(gè)字節(jié)跟第一、第二字節(jié)、第三字節(jié)匹配，則回到S3狀態(tài)；以此類推，當(dāng)N個(gè)字節(jié)全部匹配，則輸出關(guān)鍵字完全匹配的報(bào)文。
[0014]于本實(shí)施例，該關(guān)鍵字檢測(cè)電路還包括解碼電路103，其與組合電路101電性連接，用于采用AES128解碼算法對(duì)所述關(guān)鍵字完全匹配的報(bào)文進(jìn)行解密。
[0015]AES解密分為兩部分，第一部分是在程序中對(duì)密文和密鑰賦初值，通過(guò)與標(biāo)準(zhǔn)對(duì)照，檢查解密過(guò)程的正確性；第二部分是用戶手動(dòng)輸入密文和密鑰，程序?qū)ζ溥M(jìn)行解密，得到最后的明文。解密過(guò)程基本如下:1)獲取輸入的密文和密鑰；2)通過(guò)密鑰擴(kuò)展過(guò)程獲取各輪密鑰；3)輪密鑰加變換過(guò)程；4)逆行移位；5)逆字節(jié)替代；6)輪密鑰加變換；7)逆列混淆。其中，步驟4至7共循環(huán)9次，最后一輪實(shí)現(xiàn)步驟4至6步，完成解密過(guò)程，獲得所需數(shù)據(jù)。
[0016]另外，AES解密的電路原理如下:一、128位加密數(shù)據(jù)分組；二、與擴(kuò)展密鑰XOR運(yùn)算；三、反S盒變換；四、反行變換；五、反S變換；六、反行變換；七、反列變換；八、與擴(kuò)展密鑰X0R，并返回步驟五；九、獲得128位解密數(shù)據(jù)。
[0017]如果采用中央處理器(CPU)操作實(shí)現(xiàn)上述關(guān)鍵字檢測(cè)及報(bào)文解密，CPU需要通過(guò)操作指令和硬件操作單元實(shí)現(xiàn)。而現(xiàn)場(chǎng)可編程門陣列(FPGA)控制只要采用組合電路、寄存器及解碼電路，通過(guò)狀態(tài)轉(zhuǎn)移，通過(guò)硬件描述語(yǔ)言描述和EDA工具綜合，根據(jù)關(guān)鍵字匹配比較，生成性能優(yōu)越的有限狀態(tài)機(jī)，在執(zhí)行時(shí)間、運(yùn)行速度和占用資源等方面均優(yōu)于采用CPU實(shí)現(xiàn)的設(shè)計(jì)方案。
[0018]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域技術(shù)人員而言，本發(fā)明可以有各種改動(dòng)和變化。凡在本發(fā)明的精神和原理之內(nèi)所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路，其特征在于，包括組合電路和寄存器；所述組合電路與寄存器電性連接，組合電路用于狀態(tài)譯碼和產(chǎn)生輸出信號(hào)，寄存器用于存儲(chǔ)狀態(tài)；報(bào)文輸入組合電路進(jìn)行狀態(tài)譯碼，按照字節(jié)順序和預(yù)存關(guān)鍵字逐一比較，并將匹配狀態(tài)存入寄存器，挖掘出關(guān)鍵字完全匹配的報(bào)文。
2.根據(jù)權(quán)利要求1所述的基于現(xiàn)場(chǎng)可編程門陣列的關(guān)鍵字檢測(cè)電路，其特征在于，還包括解碼電路，其與組合電路電性連接，用于采用AES128解碼算法對(duì)所述關(guān)鍵字完全匹配的報(bào)文進(jìn)行解密。
【文檔編號(hào)】H04L12/26GK103986628SQ201410240097
【公開(kāi)日】2014年8月13日 申請(qǐng)日期:2014年5月30日 優(yōu)先權(quán)日:2014年5月30日
【發(fā)明者】何正未, 陳正明, 許莉, 趙國(guó)志, 郭正新, 陳興 申請(qǐng)人:無(wú)錫市同飛科技有限公司