一種基于brickland平臺的pcie設(shè)備冗余實現(xiàn)方法
【專利摘要】本發(fā)明公開了一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法，屬于計算機【技術(shù)領(lǐng)域】，該方法步驟如下：將兩個相鄰的CPU分別設(shè)置為CPU0和CPU1，將系統(tǒng)中PCIEDEVICE通過PCIESwitch分別連接到CPU0和CPU1，系統(tǒng)通過FPGA/CPLD來監(jiān)控CPU0和CPU1的狀態(tài)，通過監(jiān)控到CPU0和CPU1的狀態(tài)結(jié)果來控制PCIESwitchPort連接狀態(tài)，從而確定PCIEDEVICE連接CPU0還是CPU1。本發(fā)明可以實現(xiàn)服務(wù)器系統(tǒng)在某個CPU出現(xiàn)故障時，將PCIE設(shè)備切換到其他CPU上，可以在不用關(guān)閉系統(tǒng)的情況下，保證故障CPU下的PCIE設(shè)備正常工作，以提高整個系統(tǒng)穩(wěn)定性。
【專利說明】[0001] -種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法

【技術(shù)領(lǐng)域】
[0002] 本發(fā)明涉及計算機【技術(shù)領(lǐng)域】，具體地說是一種基于BRICKLAND平臺的PCIE設(shè)備冗 余實現(xiàn)方法。

【背景技術(shù)】
[0003] 現(xiàn)今服務(wù)器技術(shù)的發(fā)展對服務(wù)器的可維護性及服務(wù)器維護的簡便性要求越來越 高，目前的Brickland平臺服務(wù)器，PCIE控制器集成在CPU內(nèi)部，部分服務(wù)器并未使用對應 CPU的所有PCIE資源，且系統(tǒng)已經(jīng)可以支持CPU的online和offline功能，但當出現(xiàn)CPU offline狀況時，off line CPU下的PCIE設(shè)備是不可用的，導致PCIE設(shè)備工作的不延續(xù)性。
[0004] 當前Brickland平臺服務(wù)器多為多處理器平臺，在一顆CPU出現(xiàn)offline或者其 他錯誤時，對應CPU下的PCIE槽位即刻失效，導致PCIE設(shè)備無法正常工作，大大降低了整 個系統(tǒng)的穩(wěn)定性。
[0005] 文中英文解釋如下： PCIE Slot:即PCI Express插槽，該插槽是PCE總線在服務(wù)器主板上的實際體現(xiàn)；PCI Express，簡稱PCI-E，是電腦總線PCI的一種，它沿用了現(xiàn)有的PCI編程概念及通信標準， 但建基于更快的串行通信系統(tǒng)。英特爾是該接口的主要支持者。PCIe僅應用于內(nèi)部互連。 由于PCIe是基于現(xiàn)有的PCI系統(tǒng)，只需修改物理層而無須修改軟件就可將現(xiàn)有PCI系統(tǒng)轉(zhuǎn) 換為PCIe。PCIe擁有更快的速率，以取代幾乎全部現(xiàn)有的內(nèi)部總線(包括AGP和PCI)。
[0006] PCIE Passive Switch :PCIE 被動 switch，需要事件觸發(fā)； CPU Online/Offline:系統(tǒng)體系結(jié)構(gòu)上的現(xiàn)代高級特性使處理器具備了錯誤報告與 錯誤更正的能力。CPU體系結(jié)構(gòu)支持分區(qū)，這使得單個CPU的計算資源也能夠滿足虛擬機 的需要。一些OEM已經(jīng)支持了 NUMA硬件的熱插拔，物理節(jié)點的插入與移除需要處理器熱插 拔技術(shù)的支持。這種高級特性需要內(nèi)核在必要時能移除正在使用的CPU.比如，為了 RAS的 需要，必須將一個執(zhí)行惡意代碼的CPUoffline將該CPU保持在系統(tǒng)執(zhí)行路徑之外，更換該 (PU后需要做online操作，將其重新導入系統(tǒng)執(zhí)行路徑之內(nèi)繼續(xù)使用。
[0007] Brickland平臺：即'Brickland'的服務(wù)器平臺，是由Intel Xeon系列的Ivy Bridge制品處理器與C602J服務(wù)器芯片組組成平臺代號'Brickland'的服務(wù)器平臺。


【發(fā)明內(nèi)容】

[0008] 本發(fā)明的技術(shù)任務(wù)是提供一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法。
[0009] 本發(fā)明的技術(shù)任務(wù)是按以下方式實現(xiàn)的，該方法步驟如下： 將兩個相鄰的CPU分別設(shè)置為CPU0和CPU1，將系統(tǒng)中PCIE DEVICE通過PCIE Switch 分別連接到CPU0和CPU1，系統(tǒng)通過FPGA/CPLD來監(jiān)控CPU0和CPU1的狀態(tài)，通過監(jiān)控到 CPU0和CPU1的狀態(tài)結(jié)果來控制PCIE Switch Port連接狀態(tài)，從而確定PCIE DEVICE連接 CPUO 還是 CPU1。
[0010] 當所述的CPUO工作正常時，F(xiàn)PGA/CPLD將PCIE Switch連接設(shè)置在PortO, PCIE DEVICE 通過 PCIE Switch 的 PortO 連接到 CPU0,此時，PCIE Switch Portl 為關(guān)閉狀態(tài)。
[0011] 當所述的CPUO出現(xiàn)offline或出現(xiàn)其他錯誤時，F(xiàn)PGA/CPLD監(jiān)控CPUO出現(xiàn)故障， 自動將PCIE Switch切換到Portl，PCIE DEVICE通過Portl 連接到 CPU1，保證PCIE DEVICE 正常工作。
[0012] 本發(fā)明的一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法和現(xiàn)有技術(shù)相比，可 以實現(xiàn)服務(wù)器系統(tǒng)在某個CPU出現(xiàn)故障時，將PCIE設(shè)備切換到其他CPU上，可以在不用關(guān) 閉系統(tǒng)的情況下，保證故障CPU下的PCIE設(shè)備正常工作，以提高整個系統(tǒng)穩(wěn)定性。

【專利附圖】

【附圖說明】
[0013] 附圖1為一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法的PCIE冗余設(shè)計示 意圖。
[0014] 附圖2為一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法的CPU0正常工作時 連接示意圖。
[0015] 附圖3為一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法的CPUO offline時 連接示意圖。
[0016] 圖中英文解釋如下： PCIE DEVICE: PCIe設(shè)備包括EP(如網(wǎng)卡、顯卡等設(shè)備）、Switch和PCIe橋。PCIe總 線采用端到端的連接方式，每一個PCIe端口只能連接一個EP，當然PCIe端口也可以連接 Switch進行鏈路擴展。通過Switch擴展出的PCIe鏈路可以繼續(xù)掛接EP或者其他Switch PCIE Switch :在PCIe體系結(jié)構(gòu)中，Switch處于核心地位。PCIe總線使用Switch進行 鏈路擴展，在Switch中，每一個端口對應一個虛擬PCI橋。
[0017]

【具體實施方式】 實施例1 : 將兩個相鄰的CPU分別設(shè)置為CPU0和CPU1，將系統(tǒng)中PCIE設(shè)備通過PCIE Switch分 別連接到CPUO和CPU1，系統(tǒng)通過FPGA/CPLD來監(jiān)控CPUO和CPU1的狀態(tài)，通過監(jiān)控到CPUO 和CPU1的狀態(tài)結(jié)果來控制PCIE Switch Port連接狀態(tài)；當所述的CPUO工作正常時，F(xiàn)PGA/ CPLD 將 PCIE Switch 連接設(shè)置在 PortO, PCIE DEVICE 通過 PCIE Switch 的 PortO 連接到 CPU0,此時，PCIE Switch Portl 為關(guān)閉狀態(tài)。
[0018] 實施例2: 將兩個相鄰的CPU分別設(shè)置為CPUO和CPU1，將系統(tǒng)中PCIE設(shè)備通過PCIE Switch分 別連接到CPUO和CPU1，系統(tǒng)通過FPGA/CPLD來監(jiān)控CPUO和CPU1的狀態(tài)，通過監(jiān)控到CPUO 和CPU1的狀態(tài)結(jié)果來控制PCIE Switch Port連接狀態(tài)；當所述的CPUO出現(xiàn)offline或 出現(xiàn)其他錯誤時，F(xiàn)PGA/CPLD監(jiān)控CPU0出現(xiàn)故障，自動將PCIE Switch切換到Portl，PCIE DEVICE通過Portl連接到CPU1，保證PCIE DEVICE正常工作。
[0019] 實施例3: 將兩個相鄰的CPU分別設(shè)置為CPUO和CPU1，將系統(tǒng)中PCIE Slot通過PCIE Switch分 別連接到CPUO和CPU1，系統(tǒng)通過FPGA/CPLD來監(jiān)控CPUO和CPU1的狀態(tài)，通過監(jiān)控到CPUO 和CPU1的狀態(tài)結(jié)果來控制PCIE Switch Port連接狀態(tài)；當所述的CPUO工作正常時，F(xiàn)PGA/ CPLD 將 PCIE Switch 連接設(shè)置在 PortO, PCIE DEVICE 通過 PCIE Switch 的 PortO 連接到 CPU0,此時，PCIE Switch Portl為關(guān)閉狀態(tài)；當所述的CPU0出現(xiàn)offline或出現(xiàn)其他錯誤 時，F(xiàn)PGA/CPLD監(jiān)控CPU0出現(xiàn)故障，自動將PCIE Switch切換到Portl，PCIE DEVICE通過 Portl連接到CPU1，保證PCIE DEVICE正常工作。
[0020] 通過上面【具體實施方式】，所述【技術(shù)領(lǐng)域】的技術(shù)人員可容易的實現(xiàn)本發(fā)明。但是應 當理解，本發(fā)明并不限于上述的幾種【具體實施方式】。在公開的實施方式的基礎(chǔ)上，所述技術(shù) 領(lǐng)域的技術(shù)人員可任意組合不同的技術(shù)特征，從而實現(xiàn)不同的技術(shù)方案。
【權(quán)利要求】
1. 一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法，其特征在于，該方法步驟如 下： 將兩個相鄰的CPU分別設(shè)置為CPUO和CPU1，將系統(tǒng)中PCIE DEVICE通過PCIE Switch 分別連接到CPUO和CPU1，系統(tǒng)通過FPGA/CPLD來監(jiān)控CPUO和CPU1的狀態(tài)，通過監(jiān)控到 CPUO和CPU1的狀態(tài)結(jié)果來控制PCIE Switch Port連接狀態(tài)，從而確定PCIE DEVICE連接 CPUO 還是 CPU 1。
2. 根據(jù)權(quán)利要求1所述的一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法，其特 征在于，當所述的CPUO工作正常時，F(xiàn)PGA/CPLD將PCIE Switch連接設(shè)置在PortO, PCIE DEVICE 通過 PCIE Switch 的 PortO 連接到 CPU0,此時，PCIE Switch Portl 為關(guān)閉狀態(tài)。
3. 根據(jù)權(quán)利要求1所述的一種基于BRICKLAND平臺的PCIE設(shè)備冗余實現(xiàn)方法，其特征 在于，當所述的CPUO出現(xiàn)offline或出現(xiàn)其他錯誤時，F(xiàn)PGA/CPLD監(jiān)控CPUO出現(xiàn)故障，自 動將 PCIE Switch 切換到 Portl，PCIE DEVICE 通過 Portl 連接到 CPU1，保證 PCIE DEVICE 正常工作。
【文檔編號】H04L1/22GK104125049SQ201410387756
【公開日】2014年10月29日 申請日期:2014年8月8日 優(yōu)先權(quán)日:2014年8月8日
【發(fā)明者】牟茜, 劉振東, 李萌 申請人:浪潮電子信息產(chǎn)業(yè)股份有限公司