本發(fā)明涉及集成電路技術(shù)領(lǐng)域，特別是SERDES接收端的自適應(yīng)均衡器電路的設(shè)計。

背景技術(shù)：

在串行信號通信中，隨著傳輸信號速率不斷提高，信號在傳輸路徑中的衰減越來越嚴(yán)重。由于信道低通特性引入的ISI jitter對接收端信號誤碼率（BER）的影響不斷凸顯，對自適應(yīng)均衡器電路的設(shè)計要求不斷提高。

技術(shù)實現(xiàn)要素：

本發(fā)明為了解決上述問題，采用數(shù)字算法自適應(yīng)控制，結(jié)合Cheery-Hooper放大器提供的寬帶性能，提出了一種連續(xù)時間線性自適應(yīng)均衡器電路設(shè)計。該電路能夠根據(jù)輸入信號的衰減水平，自動調(diào)整均衡器的增益對輸入信號進行補償，達到降低ISI jitter，提高信號誤碼率的目的。

本發(fā)明的技術(shù)方案如下：

一種應(yīng)用于SERDES接收端的連續(xù)時間線性自適應(yīng)均衡器電路，其特征在于：輸入差分信號首先通過增益級(Gain Stage)進行放大處理，再由Sampler電路對增益級的輸出信號進行采樣，采樣信息輸入到數(shù)字控制模塊（Digital FSM），根據(jù)算法處理結(jié)果調(diào)整輸出碼Adapt_code<7:0>，Adapt_code<7:0>反饋輸入到增益控制模塊（Gain Control Module），增益控制模塊動態(tài)產(chǎn)生控制電壓（Control Voltage）調(diào)整增益級的增益實現(xiàn)對輸入信號的再均衡。

所述均衡器增益級(Gain Stage)采用類似Cherry-Hooper放大器結(jié)構(gòu)，在M3和M4的源極之間增加以并聯(lián)形式連接的簡并電阻和簡并電容，簡并電阻使用可變電阻Rs，簡并電容使用MOS管電容M5和M6，可以針對輸入信號在規(guī)定頻點處提供等間隔均勻分布的8檔增益。

所述均衡器增益控制模塊（Gain Control Module）由9個電阻在電源電位和地電位串聯(lián)組成，8個電阻分壓節(jié)點分別由開關(guān)連接到M5、M6的源極和漏極連接處，8個開關(guān)分別由數(shù)字控制模塊（Digital FSM）的輸出碼字Adapt_code<7:0>控制。

所述Sampler采樣過程，由均衡器增益級(Gain Stage)處理的輸入差分信號，再由兩對正交時鐘差分信號（CKI/CKIB 、CKQ/CKQB）分別通過兩個相同的Sampler（Sampler_Edge/ Sampler_Level）采樣，代表輸入信號的Edge信息和Level信息，其中兩對時鐘信號由接收端CDR電路提供。Sampler輸出的采樣信號，輸出到數(shù)字控制模塊（Digital FSM），經(jīng)過數(shù)字算法處理后，輸出溫度計碼字Adapt_code<7:0>，反饋輸入到均衡器的增益控制模塊。

所述均衡器增益級(Gain Stage)和增益控制模塊（Gain Control Module）在具體實施時，可以合并稱為Boost Stage。

本發(fā)明的有益效果如下：

可以實現(xiàn)針對在串行信號通信中接收端輸入信號的自適應(yīng)均衡作用，有效消除在信道中引入的ISI jitter，提高接收端信號的BER性能。

附圖說明

圖1 為本發(fā)明的模塊級聯(lián)框圖。

圖2 為本發(fā)明的具體實施整體結(jié)構(gòu)示意圖。

圖3 為本發(fā)明的Boost Stage電路結(jié)構(gòu)示意圖。

具體實施方式

如圖2所示，該圖為本發(fā)明的具體實施整體結(jié)構(gòu)示意圖，如圖3所示，該圖為本發(fā)明的Boost Stage電路結(jié)構(gòu)示意圖。

一種應(yīng)用于SERDES接收端的連續(xù)時間線性自適應(yīng)均衡器電路，其特征在于：輸入差分信號首先通過增益級(Gain Stage)進行放大處理，再由Sampler電路對增益級的輸出信號進行采樣，采樣信息輸入到數(shù)字控制模塊（Digital FSM），根據(jù)算法處理結(jié)果調(diào)整輸出碼Adapt_code<7:0>， Adapt_code<7:0>反饋輸入到增益控制模塊（Gain Control Module），增益控制模塊動態(tài)產(chǎn)生控制電壓（Control Voltage）調(diào)整增益級的增益實現(xiàn)對輸入信號的再均衡。

所述均衡器增益級(Gain Stage)采用類似Cherry-Hooper放大器結(jié)構(gòu)，在M3和M4的源極之間增加以并聯(lián)形式連接的簡并電阻和簡并電容，簡并電阻使用可變電阻Rs，簡并電容使用MOS管電容M5和M6，可以針對輸入信號在規(guī)定頻點處提供等間隔均勻分布的8檔增益。

所述均衡器增益控制模塊（Gain Control Module）由9個電阻在電源電位和地電位串聯(lián)組成，8個電阻分壓節(jié)點分別由開關(guān)連接到M5、M6的源極和漏極連接處，8個開關(guān)分別由數(shù)字控制模塊（Digital FSM）的輸出碼字Adapt_code<7:0>控制。

所述Sampler采樣過程，由均衡器增益級(Gain Stage)處理的輸入差分信號，再由兩對正交時鐘差分信號（CKI/CKIB 、CKQ/CKQB）分別通過兩個相同的Sampler（Sampler_Edge/ Sampler_Level）采樣，代表輸入信號的Edge信息和Level信息，其中兩對時鐘信號由接收端CDR電路提供。Sampler輸出的采樣信號，輸出到數(shù)字控制模塊（Digital FSM），經(jīng)過數(shù)字算法處理后，輸出溫度計碼字Adapt_code<7:0>，反饋輸入到均衡器的增益控制模塊。

所述均衡器增益級(Gain Stage)和增益控制模塊（Gain Control Module）在具體實施時，可以合并稱為Boost Stage。