圖；
[0047]圖9為串口驅(qū)動電路不意圖；
[0048]圖10為輸出數(shù)據(jù)驅(qū)動模塊的示意圖。
【具體實施方式】
[0049]如圖1所示，一種嵌入式多功能的視頻接口模塊，包括電源模塊1、全局時鐘模塊2、視頻AD轉(zhuǎn)換模塊3、視頻DA轉(zhuǎn)換模塊4、FPGA5、SDI編碼模塊6、CameraLink接口電路7、輸出數(shù)據(jù)驅(qū)動模塊9以及串口驅(qū)動電路8 ;
[0050]電源模塊向FPGA供電；全局時鐘模塊向FPGA提供全局時鐘信號，向視頻AD轉(zhuǎn)換模塊時鐘輸入信號；視頻AD轉(zhuǎn)換模塊用于將PAL制式視頻信號解碼為8位數(shù)據(jù)信號DEC_P、時鐘信號DEC_CLK、場信號FIELD、幀同步信號VS和行同步信號HS(CCIR601/CCIR656標準)，該數(shù)據(jù)信號經(jīng)FPGA進行圖像處理；視頻DA轉(zhuǎn)換模塊將來自FPGA的視頻數(shù)據(jù)、行信號、場信號、時鐘信號轉(zhuǎn)換為模擬PAL制CVBS信號輸出；SDI編碼模塊用于將來自FPGA的視頻數(shù)據(jù)、視頻時鐘進行串化處理，輸出SDI視頻圖像；CameraLink接口電路用于采集工業(yè)CameraLink相機的圖像數(shù)據(jù)，將圖像數(shù)據(jù)LVDS差分信號、LVDS差分時鐘信號轉(zhuǎn)換輸出為80位LVTTL視頻數(shù)據(jù)信號、XPCLK時鐘信號輸出供FPGA處理使用；串口驅(qū)動電路接收的TTL信號，將接收到的信號按照RS485所要求的通信協(xié)議轉(zhuǎn)換為8位的數(shù)據(jù)供FPGA芯片圖像處理使用；輸出驅(qū)動器電路用于將來自FPGA的80位LVTTL數(shù)據(jù)信號、像素時鐘信號PCLK驅(qū)動輸出為視頻數(shù)據(jù)信號、PCLK輸出信號同時供多塊跟蹤處理板實時跟蹤目標使用。
[0051 ] 電源模塊包括第一電源單元、第二電源單元和第三電源單元，所述第一電源單元與第二電源單元連接。
[0052]全局時鐘模塊包括有源晶振。
[0053]視頻AD轉(zhuǎn)換模塊包括ADV7183芯片，所述ADV7183芯片接收PAL制式視頻信號并進行解碼處理，將解碼后的8位數(shù)據(jù)信號DEC_P、時鐘信號DEC_CLK、場信號FIELD、幀同步信號VS和行同步信號HS傳輸給FPGA ；FPGA通過I2C總線配置ADV7183解碼數(shù)據(jù)。
[0054]視頻DA轉(zhuǎn)換模塊包括ADV7179芯片和AD8051驅(qū)動芯片，所述ADV7179芯片將來自FPGA芯片的視頻數(shù)據(jù)ENC_P、行信號ENC_HS、場信號ENC_VS、時鐘信號ENC_CLK轉(zhuǎn)換為模擬PAL制CVBS信號并經(jīng)過AD8051驅(qū)動芯片放大輸出。
[0055]SDI編碼模塊包括CLC020芯片和SDI接口，所述CLC020芯片用于將視頻數(shù)據(jù)DA、視頻時鐘DA_CLK串化生成標清的SDI視頻圖像并通過SDI接口輸出。
[0056]CameraLink接口電路包括DS90CR288A芯片，所述DS90CR288A芯片用于采集工業(yè)CameraLink相機的圖像數(shù)據(jù)，將圖像數(shù)據(jù)的LVDS差分信號、LVDS差分時鐘信號轉(zhuǎn)換為80位LVTTL視頻數(shù)據(jù)信號、XPCLK時鐘信號輸出供FPGA處理使用。
[0057]串口驅(qū)動電路包括MAX3430芯片，通過MAX3430芯片用于和外部系統(tǒng)通訊。
[0058]輸出驅(qū)動器電路包括SN74LVTH16245A芯片，所述SN74LVTH16245A芯片用于將80位LVTTL視頻信號和像素時鐘信號PCLK驅(qū)動輸出為視頻數(shù)據(jù)信號、PCLK輸出信號同時供多塊跟蹤處理板實時跟蹤目標使用。
[0059]FPGA包括視頻AD轉(zhuǎn)DA模塊、字符疊加模塊、CameraLink轉(zhuǎn)DA模塊、CameraLink解碼模塊、最大值最小值均值模塊、80位數(shù)據(jù)模塊以及收發(fā)轉(zhuǎn)換模塊。
[0060]視頻AD轉(zhuǎn)DA模塊的輸入端接視頻AD轉(zhuǎn)換模塊，視頻AD轉(zhuǎn)DA模塊的輸出端接字符疊加模塊的輸入端，CameraLink轉(zhuǎn)DA模塊和CameraLink解碼模塊的輸入端均接CameraLink接口電路，CameraLink轉(zhuǎn)DA模塊的輸出端接字符疊加模塊的輸入端，字符疊加模塊的輸出端接視頻DA轉(zhuǎn)換模塊和SDI編碼模塊，CameraLink解碼模塊的輸出端接輸出80位數(shù)據(jù)模塊的輸入端，輸出80位數(shù)據(jù)模塊的輸出端輸出至輸出數(shù)據(jù)驅(qū)動模塊的輸入端，最大值最小值均值模塊的輸出端接RS485收發(fā)轉(zhuǎn)換模塊的輸入端，S485收發(fā)轉(zhuǎn)換模塊的輸出端接串口驅(qū)動電路模塊的輸入端。
[0061 ] 視頻AD轉(zhuǎn)DA模塊:將模擬視頻CVBS信號通過AD解碼芯片解碼成8位視頻數(shù)據(jù)和行、場、時鐘信號，并按照數(shù)字視頻DA編碼芯片的要求格式產(chǎn)生8位視頻數(shù)據(jù)、時鐘信號。字符疊加模塊:編寫生成字符庫，將生成的字符疊加在8位的視頻數(shù)據(jù)上(如將字符疊加在視頻圖像頂部、底部等位置)，并按照視頻DA格式的視頻流輸出。CameraLink轉(zhuǎn)DA模塊:接收CameraLink接口的圖像數(shù)據(jù)，將LVDS差分的視頻圖像數(shù)據(jù)轉(zhuǎn)換為LVTTL信號的80位視頻圖像數(shù)據(jù)，將視頻圖像數(shù)據(jù)轉(zhuǎn)換為PAL制視頻數(shù)據(jù)流，按照視頻DA格式輸出視頻數(shù)據(jù)流。CameraLink解碼模塊:接收CameraLink接口的圖像數(shù)據(jù)，將其LVDS的差分視頻圖像數(shù)據(jù)轉(zhuǎn)換為80位的視頻圖像數(shù)據(jù)信號，該信號為LVTTL信號，并將該80位視頻圖像數(shù)據(jù)輸出。最大值最小值均值模塊:實時計算出整幀視頻圖像上所有像素的最大值、最小值和平均值，并輸出最大值、最小值和平均值。輸出80位數(shù)據(jù)模塊:輸出80位視頻圖數(shù)據(jù)、時鐘、幀信號、行信號。同時控制輸出數(shù)據(jù)驅(qū)動芯片的使能信號，使實時跟蹤處理板能夠接收模塊輸出的80位視頻圖像數(shù)據(jù)、時鐘、幀信號、行信號。RS485收發(fā)轉(zhuǎn)換模塊:接收串口 RS485芯片收到的TTL信號，將接收到的信號按照RS485所要求的通信協(xié)議轉(zhuǎn)換為8位的數(shù)據(jù)供FPGA芯片圖像處理使用；將圖像處理計算出的最大值、最小值、平均值等按照RS485要求準換位串行的TTL信號并輸出給RS485芯片。最大值最小值均值模塊的作用:在FPGA芯片內(nèi)，實時計算出整幀視頻圖像上所有像素的最大值、最小值、平均值，并將這些值通過RS485串口輸出。主要為實時跟蹤處理板實時跟蹤目標使用(跟蹤處理板跟蹤目標時要用到圖像的最大值、最小值、平均值這些參數(shù)提取目標，決定是否對目標進行跟蹤)。
[0062]電源部分:電源部分輸入為5V，電源輸出誤差為± 10 %，輸出為3.3V、1.2V和1.8V。電源芯片PTH05060WAH輸入為5V，輸出為3.3V ;電源芯片LT1764EQ輸入為3.3V，輸出為1.2V;電源芯片LT1764EQ-1.8輸入為5.0V，輸出為1.8V。其原理圖見附圖2。
[0063]全局時鐘原理圖:全局時鐘電路為27MHZ有源晶振，為FPGA提供全局時鐘和AD解碼芯片ADV7183提供27MHZ時鐘輸入。其原理框圖見附圖3。
[0064]視頻AD轉(zhuǎn)換模塊:將Jl或者J2輸入的PAL制式視頻信號通過芯片ADV7183解碼為8位數(shù)據(jù)信號DEC_P傳輸給FPGA芯片的1管腳；同時將時鐘信號DEC_CLK、場信號FIELD、幀同步VS和行同步HS管腳連接FPGA ；FPGA通過I2C總線配置ADV7183解碼數(shù)據(jù)，供FPGA對圖像進行預處理，如字符疊加顯示和轉(zhuǎn)發(fā)給跟蹤處理模塊使用。其原理圖見附圖4。
[0065]視頻DA轉(zhuǎn)換模塊:視頻DA芯片ADV7179將來自FPGA芯片輸出8位視頻數(shù)據(jù)ENC_P、行信號ENC_HS、場信號ENC_VS、時鐘信號ENC_CLK通過ADV7179芯片，轉(zhuǎn)換為模擬PAL制CVBS信號輸出，并經(jīng)過驅(qū)動芯片AD8051放大輸出，其輸出接口見J3。其原理圖見附圖5所不O
[0066]FPGA芯片電路:FPGA芯片選擇EP2S60F672，該芯片實現(xiàn)(I)將模擬視頻信號CVBS通過ADV7183解碼，通過視頻AD轉(zhuǎn)DA模塊、字符疊加模塊輸出實時視頻圖像，該視頻圖像有兩路輸出，其中一路經(jīng)過通路I芯片ADV7179輸出帶字符疊加的PAL制視頻圖像；另一路經(jīng)過通路2芯片CLC020輸出帶字符疊加的SDI視頻圖像；(2)接收工業(yè)CameraLink接口視頻數(shù)據(jù)，解碼輸出到FPGA，通過Cameralink轉(zhuǎn)DA模塊、字符疊加模塊輸出實時視頻圖像，該視頻圖像有兩路輸出，其中一路視頻圖像并經(jīng)過通路I芯片ADV7179輸出帶字符疊加的PAL制視頻圖像；另一路視頻圖像經(jīng)過通路2芯片CLC020輸出帶字符疊加的SDI視頻圖像；
(3)接收工業(yè)相機的Cameralink接口數(shù)據(jù)，解碼輸出到FPGA，通過Cameralink解碼模塊、輸出80位數(shù)據(jù)模塊，實時輸出圖像數(shù)據(jù)給實時跟蹤處理板，供實時跟蹤處理板處理圖像數(shù)據(jù)；(4)通過最大值最小值均值模塊、RS485收發(fā)轉(zhuǎn)換模塊，通過芯片MA