專利名稱：數(shù)據(jù)驅(qū)動電路及應(yīng)用它的電致發(fā)光顯示器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于驅(qū)動有源矩陣顯示器的驅(qū)動電路。特別是，本發(fā)明涉及給電致發(fā)光顯示器施加數(shù)據(jù)信號的數(shù)據(jù)驅(qū)動電路。本發(fā)明還涉及電致發(fā)光顯示器。
背景技術(shù)：
諸如電致發(fā)光顯示器之類的有源矩陣顯示器可包括以矩陣形式排列的像素陣列，即矩陣像素單元，其中該矩陣由數(shù)據(jù)線和掃描線之間的交叉點(diǎn)組成。也就是說，數(shù)據(jù)線可構(gòu)成該矩陣像素單元的垂直線(即列線)，而掃描線可構(gòu)成該矩陣像素單元的水平線(即行線)。該數(shù)據(jù)驅(qū)動電路可在預(yù)定時間給矩陣像素單元提供數(shù)據(jù)信號。
圖1是數(shù)據(jù)驅(qū)動電路的典型結(jié)構(gòu)的方框圖。參見圖1，數(shù)據(jù)驅(qū)動電路可包括移位寄存器10，鎖存單元20和D/A轉(zhuǎn)換器30。
該移位寄存器10可接收啟動脈沖(/CLK)和時鐘(CLK)信號，以產(chǎn)生多個移位信號。移位信號可以被順序地產(chǎn)生并傳送至鎖存單元20。該鎖存單元20可接收數(shù)據(jù)信號(例如視頻數(shù)據(jù))以及移位信號。取樣鎖存可串行地接收數(shù)據(jù)信號并且可并行地輸出移位信號。因此，一行數(shù)據(jù)信號可同時施加至一行像素單元上(未示出)。
該D/A轉(zhuǎn)換器單元30可將從鎖存單元20以數(shù)字?jǐn)?shù)據(jù)信號輸出的數(shù)據(jù)信號轉(zhuǎn)換成模擬數(shù)據(jù)信號。然后該D/A轉(zhuǎn)換器單元30可以輸出模擬數(shù)據(jù)信號至像素單元(未示出)。根據(jù)灰度級比值，可以使用轉(zhuǎn)換成模擬數(shù)據(jù)信號的數(shù)字?jǐn)?shù)據(jù)信號來顯示顏色。
圖2是移位寄存器的典型結(jié)構(gòu)的示意圖，其可被用于圖1所示的數(shù)據(jù)驅(qū)動電路。參見圖2，移位寄存器可采用主從觸發(fā)器配置，在一個典型的操作中，當(dāng)時鐘處在低電平時，該移位寄存器可接收和輸出信號。否則當(dāng)時鐘處在高電平時，該移位寄存器可以不輸出信號。
在這個典型電路中，可能存在這樣一個問題，因?yàn)楫?dāng)反相器的輸入處在低電平時，該反相器會輸出靜態(tài)電流。而且，該靜態(tài)電流可以在觸發(fā)器內(nèi)的一半反相器中產(chǎn)生。因此，由于觸發(fā)器內(nèi)接收高電平輸入的反相器的數(shù)量可以與接收低電平輸入的反相器的數(shù)量相同，所以該電路的總功率消耗可能會增加。
如圖2所示，高電平輸出電壓可通過說明可能存在于電源電壓電位與地之間的電壓和電阻而計(jì)算出來，低電平輸出電壓可高于晶體管的閾值電壓。換句話說，在每一級接收到的高電平輸入電壓可根據(jù)晶體管性能的偏差而不同。因此，該電路可能會由于在高電平時產(chǎn)生的這些電平變化而誤操作。而且，該輸出電壓的低電平偏差可通過圖2所示電路的反相器中的輸入晶體管的ON電阻偏差來表示，這可能增加輸入電壓的高電平偏差。例如，用在電致發(fā)光顯示器中的晶體管可能會由于可能存在實(shí)際的性能偏差而導(dǎo)致上述問題，甚至更糟糕。
另外，反相器通過使電流經(jīng)過輸入晶體管流向輸出端來對輸出端充電。輸出端可能通過使電流從輸出端流向負(fù)載晶體管來進(jìn)行放電。因此，當(dāng)輸出端被充電時，負(fù)載晶體管的源極-柵極電壓可能會逐漸地減少。因此放電電流可能會發(fā)生波動，放電的效率可能會惡化。
發(fā)明內(nèi)容
因此，本發(fā)明針對數(shù)據(jù)驅(qū)動電路及應(yīng)用它的電致發(fā)光顯示器，其基本上克服了由于相關(guān)現(xiàn)有技術(shù)的限制和缺陷而導(dǎo)致的一個或多個問題。
因此，本發(fā)明的典型實(shí)施例的特點(diǎn)是提供數(shù)據(jù)驅(qū)動電路，其由于移位寄存器可包括多個PMOS或NMOS晶體管和電容器而能夠通過移除靜態(tài)電流可能流經(jīng)的路徑而減少功率消耗并利用引導(dǎo)方法(bootstrap technique)在正電源電壓到負(fù)電源電壓的范圍內(nèi)切換輸出電壓，其還可通過2-相時鐘信號進(jìn)行操作。本發(fā)明還提供應(yīng)用該數(shù)據(jù)驅(qū)動電路的電致發(fā)光顯示器。
本發(fā)明的上述或其它的特點(diǎn)和優(yōu)點(diǎn)中的至少一個可通過下述方案實(shí)現(xiàn)提供數(shù)據(jù)驅(qū)動電路，其包括移位寄存器單元，所述移位寄存器單元進(jìn)一步包括串聯(lián)連接并可以接收數(shù)據(jù)信號和輸出數(shù)據(jù)信號的多個第一級，在其中，每個第一級接收從之前的第一級輸出的數(shù)據(jù)信號，其還包括有多個第二級的鎖存單元，其中每個第二級可以連接至不同的預(yù)定第一級并可以接收從該預(yù)定第一級輸出的數(shù)據(jù)信號，其中第二級的數(shù)量基本為第一級數(shù)量的一半。
該預(yù)定第一級可為第偶數(shù)個第一級。該預(yù)定第一級可為第奇數(shù)個第一級。
每個第一級可連接至第一時鐘和第二時鐘并接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當(dāng)?shù)谝缓偷诙r鐘信號彼此相同時儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙r鐘信號彼此不同時輸出所儲存的數(shù)據(jù)信號。
第一級可以包括第一晶體管，其連接在輸入端和第一節(jié)點(diǎn)之間并基于第二時鐘導(dǎo)通，第二晶體管，其連接在第一時鐘和第二節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通，第三晶體管，其連接在第一電源和第三節(jié)點(diǎn)之間并基于第二時鐘導(dǎo)通，第四晶體管，其連接在第二時鐘和第三節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通，第五晶體管，其連接在第二電源和輸出端之間并基于第三節(jié)點(diǎn)的電壓導(dǎo)通，以及第一電容器，其連接在第一節(jié)點(diǎn)和輸出端之間并維持著輸出端和第一節(jié)點(diǎn)的電壓。
每個第一級包括PMOS晶體管或NMOS晶體管。
第一和第二時鐘信號可包括數(shù)據(jù)讀入周期和數(shù)據(jù)傳送周期，數(shù)據(jù)讀入周期比數(shù)據(jù)傳送周期短。第二時鐘信號可以與經(jīng)延遲的第一時鐘信號相似。
每個第二級可接收在相同的周期輸入的第一使能信號和第二使能信號，其中，每個第二級當(dāng)?shù)谝缓偷诙鼓苄盘柋舜讼嗤瑫r可以儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙鼓苄盘柋舜瞬煌瑫r可以輸出儲存的數(shù)據(jù)信號。
第二級可以包括第六晶體管，其連接在輸入端和第四節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通，第七晶體管，其連接在第二使能信號發(fā)生器和第五節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通，第八晶體管，其連接在第一電源和第六節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通，第九晶體管，其連接在第一使能信號發(fā)生器和第六節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通，第十晶體管，其連接在第二電源和輸出端之間并基于第六節(jié)點(diǎn)的電壓導(dǎo)通，以及第二電容器，其連接在第四節(jié)點(diǎn)和輸出端之間并維持著輸出端和第四節(jié)點(diǎn)的電壓。
每個第二級可以包括PMOS晶體管或NMOS晶體管。
第二級可以基于第一和第二使能信號同時并行地輸出數(shù)據(jù)信號。
第一和第二使能信號可以具有在施加點(diǎn)上的第一時鐘信號和第二時鐘信號的波形。
數(shù)據(jù)驅(qū)動電路可以包括連接至鎖存單元的D/A轉(zhuǎn)換器，其中D/A轉(zhuǎn)換器可以接收來自鎖存單元的數(shù)字?jǐn)?shù)據(jù)信號并輸出模擬數(shù)據(jù)信號。
本發(fā)明的上述或其它的特點(diǎn)和優(yōu)點(diǎn)中的至少一個可通過下述內(nèi)容實(shí)現(xiàn)提供一種電致發(fā)光顯示器，其可以包括像素單元，所述像素單元進(jìn)一步包括接收數(shù)據(jù)信號和掃描信號的像素，傳送掃描信號給像素的掃描驅(qū)動電路，傳送數(shù)據(jù)信號給像素的數(shù)據(jù)驅(qū)動電路，其中數(shù)據(jù)驅(qū)動電路可以包括移位寄存器單元，所述移位寄存器單元進(jìn)一步包括多個串聯(lián)連接并接收數(shù)據(jù)信號和輸出數(shù)據(jù)信號的第一級，其中每個第一級可以接收從之前的第一級輸出的數(shù)據(jù)信號，以及可以包括多個第二級的鎖存單元，其中每個第二級可以連接至不同的預(yù)定第一級并可以接收從該預(yù)定第一級輸出的數(shù)據(jù)信號，其中第二級的數(shù)量基本為第一級數(shù)量的一半。
該預(yù)定第一級可為第偶數(shù)個第一級。該預(yù)定第一級可為第奇數(shù)個第一級。
每個第一級可連接至第一時鐘和第二時鐘并接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當(dāng)?shù)谝缓偷诙r鐘信號彼此相同時可以儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙r鐘信號彼此不同時可以輸出所儲存的數(shù)據(jù)信號。
第一級可以包括第一晶體管，其連接在輸入端和第一節(jié)點(diǎn)之間并基于第二時鐘導(dǎo)通，第二晶體管，其連接在第一時鐘和第二節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通，第三晶體管，其連接在第一電源和第三節(jié)點(diǎn)之間并基于第二時鐘導(dǎo)通，第四晶體管，其連接在第二時鐘和第三節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通，第五晶體管，其連接在第二電源和輸出端之間并基于第三節(jié)點(diǎn)的電壓導(dǎo)通，以及第一電容器，其連接在第一節(jié)點(diǎn)和輸出端之間并維持著輸出端和第一節(jié)點(diǎn)的電壓。
第一和第二時鐘信號可包括數(shù)據(jù)讀入周期和數(shù)據(jù)傳送周期，數(shù)據(jù)讀入周期比數(shù)據(jù)傳送周期短。第二時鐘信號可以與延遲的第一時鐘信號相似。
每個第二級可接收在相同的周期上輸入的第一使能信號和第二使能信號，其中，每個第二級當(dāng)?shù)谝缓偷诙鼓苄盘柋舜讼嗤瑫r可以儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙鼓苄盘柋舜瞬煌瑫r可以輸出所儲存的數(shù)據(jù)信號。
第二級可以包括第六晶體管，其連接在輸入端和第四節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通，第七晶體管，其連接在第二使能信號發(fā)生器和第五節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通，第八晶體管，其連接在第一電源和第六節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通，第九晶體管，其連接在第一使能信號發(fā)生器和第六節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通，第十晶體管，其連接在第二電源和輸出端之間并基于第六節(jié)點(diǎn)的電壓導(dǎo)通，以及第二電容器，其連接在第四節(jié)點(diǎn)和輸出端之間并維持著輸出端和第四節(jié)點(diǎn)的電壓。
第二級可基于第一和第二使能信號同時并行地輸出數(shù)據(jù)信號。
通過參照附圖對實(shí)施方案進(jìn)行詳細(xì)描述，對本領(lǐng)域技術(shù)人員來說，本發(fā)明的上述以及其它特點(diǎn)和優(yōu)點(diǎn)將會更明白，其中圖1是數(shù)據(jù)驅(qū)動電路的典型結(jié)構(gòu)的方框圖；圖2是可用于圖1所示的數(shù)據(jù)驅(qū)動電路的移位寄存器的典型結(jié)構(gòu)的示意圖；圖3是根據(jù)本發(fā)明的典型實(shí)施例的有機(jī)電致發(fā)光顯示器的典型結(jié)構(gòu)的示意圖；圖4是根據(jù)本發(fā)明的典型實(shí)施例、可由圖3所示的電致發(fā)光顯示器使用的典型數(shù)據(jù)驅(qū)動電路的示意圖；圖5是圖4所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖；圖6是根據(jù)本發(fā)明的典型實(shí)施例、可由圖3所示的電致發(fā)光顯示器使用的典型數(shù)據(jù)驅(qū)動電路的示意圖；圖7是圖6所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖；圖8是根據(jù)本發(fā)明的典型實(shí)施例、可由圖4和圖6所示的數(shù)據(jù)驅(qū)動電路使用的典型第一級的電路圖；圖9是根據(jù)本發(fā)明的典型實(shí)施例、可由圖4和圖6所示的數(shù)據(jù)驅(qū)動電路使用的典型第二級的電路圖；圖10是根據(jù)本發(fā)明的典型實(shí)施例、可由圖4和圖6所示的數(shù)據(jù)驅(qū)動電路使用的另一個典型第一級的電路圖；圖11是根據(jù)本發(fā)明的典型實(shí)施例、可由圖4和圖6所示的數(shù)據(jù)驅(qū)動電路使用的另一個典型第二級的電路圖；圖12是圖4所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖，在其中可以使用圖10和圖11所示的第一級和第二級；以及圖13是圖6所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖，在其中可以使用圖10和圖11所示的第一級和第二級。
具體實(shí)施例方式
于2005年11月7日在韓國知識產(chǎn)權(quán)局提交的，題為“數(shù)據(jù)驅(qū)動電路及使用其的有機(jī)電致發(fā)光顯示器”的韓國專利申請第10-2005-0106171號，在此將其全部內(nèi)容作為參考引入。
以下參照附圖對本發(fā)明進(jìn)行詳細(xì)描述，在附圖中示出了本發(fā)明的典型實(shí)施例。然而，本發(fā)明可以以不同的形式得到體現(xiàn)，而不應(yīng)當(dāng)解釋為局限于這里所提出的實(shí)施例。更精確地說，這些實(shí)施例的提供是為了公開更完全更徹底，并向本領(lǐng)域技術(shù)人員完整地傳達(dá)本發(fā)明的范圍。在附圖中，為了更清楚地示出，元件的尺寸被夸大。相同的附圖標(biāo)記始終代表相同的組成部分。
圖3是根據(jù)本發(fā)明的典型實(shí)施例的有機(jī)電致發(fā)光顯示器(OLED)的典型結(jié)構(gòu)的示意圖。然而，應(yīng)當(dāng)理解，OLED作為電致發(fā)光顯示器中的特殊類型，其不應(yīng)當(dāng)限制本發(fā)明的范圍。更確切地說，僅僅是出于說明和討論的目的，在此將OLED提出作為電致發(fā)光顯示器的示例。而且，OLED本實(shí)質(zhì)上是有代表性的，這里的討論不應(yīng)當(dāng)限制這類顯示器的實(shí)現(xiàn)，包括所用的組件，進(jìn)行的操作以及到那里的連接。參見圖3，OLED可以具有像素單元100，其包括與掃描線S1至Sn以及數(shù)據(jù)線D1至Dm連接的多個像素110，用于驅(qū)動數(shù)據(jù)線D1至Dm的數(shù)據(jù)驅(qū)動電路200，用于驅(qū)動掃描線S1至Sn的掃描驅(qū)動電路300，以及用于控制掃描驅(qū)動電路300和數(shù)據(jù)驅(qū)動電路200的定時控制單元400。
像素單元100可接收來自外部電源(未示出)的第一電源(ELVDD)以及第二電源(ELVSS)，并可以給每個像素110供電。接收第一電源(ELVDD)以及第二電源(ELVSS)的每個像素110可以通過控制經(jīng)由例如與數(shù)據(jù)信號對應(yīng)的發(fā)光二極管(未圖示)從第一電源(ELVDD)流向第二電源(ELVSS)的電流，來產(chǎn)生對應(yīng)于數(shù)據(jù)信號的光。
數(shù)據(jù)驅(qū)動電路200可接收來自定時控制單元400的數(shù)據(jù)驅(qū)動控制信號(DCS)。接收數(shù)據(jù)驅(qū)動控制信號(DCS)的數(shù)據(jù)驅(qū)動電路200可產(chǎn)生數(shù)據(jù)信號，并且可將所產(chǎn)生的數(shù)據(jù)信號提供給數(shù)據(jù)線D1至Dm，以便它們與掃描信號同步。數(shù)據(jù)驅(qū)動電路200可以包括多個開關(guān)元件。這些開關(guān)元件可以是也可以不全是同一種類型的。例如，該開關(guān)元件可通過PMOS晶體管、NMOS晶體管或其他適合的元件中的一種、多種或者它們的結(jié)合來實(shí)現(xiàn)。
掃描驅(qū)動電路300可接收來自定時控制單元400的掃描驅(qū)動控制信號(SCS)。接收掃描驅(qū)動控制信號(SCS)的掃描驅(qū)動電路300可產(chǎn)生掃描信號并且順序地將所產(chǎn)生的掃描信號提供給掃描線S1至Sn。即掃描驅(qū)動電路300可操作來順序地產(chǎn)生掃描信號并將所產(chǎn)生的掃描信號提供給像素單元100，該掃描信號可以驅(qū)動多個像素。
定時控制單元400可產(chǎn)生數(shù)據(jù)驅(qū)動控制信號(DCS)和掃描驅(qū)動控制信號(SCS)，以與可以從外部電源(未示出)提供的同步信號相對應(yīng)。在定時控制單元400中產(chǎn)生的DCS可被提供給數(shù)據(jù)驅(qū)動電路200，而SCS可被提供給掃描驅(qū)動電路300。定時控制單元400還可以將可以從外部電源(未示出)產(chǎn)生的DATA提供給數(shù)據(jù)驅(qū)動電路200。
圖4是根據(jù)本發(fā)明的典型實(shí)施例、可與圖3所示的典型OLED一起使用的典型數(shù)據(jù)驅(qū)動電路的示意圖。然而，應(yīng)當(dāng)理解，該典型的數(shù)據(jù)驅(qū)動電路不應(yīng)當(dāng)限制于圖3的典型的OLED。更確切地說，該典型數(shù)據(jù)驅(qū)動電路可與其它電致發(fā)光顯示器一起使用。參見圖4，該數(shù)據(jù)驅(qū)動電路200可包括移位寄存器和鎖存單元。
該移位寄存器可包括多個第一級2101至2102n，且每個第一級可通過第一時鐘(CLK1)和第二時鐘(CLK2)進(jìn)行操作，然后第一級2101可輸出第一載波(s[1])并可以將第1載波(s[1])傳送至第2個第一級2102。數(shù)據(jù)信號(例如，視頻數(shù)據(jù))可以與第1載波(s[1])一起輸出。第2個第一級2102可接收第1載波，然后可以將第2載波傳送至第3個第一級和第1個第二級2201，然后第3個第一級可將第3載波傳送至第4個第一級2104。即，第偶數(shù)個第一級2102、2104、......、2102n-2、2102n可將載波傳送至相鄰的第一級(第奇數(shù)個第一級2103、2105、......、2102n-3、2102n-1)和第二級。
鎖存單元可包括多個第二級2201至220n，且每個第二級可通過由第一和第二使能信號發(fā)生器提供的第一使能信號(EN1)和第二使能信號(EN2)進(jìn)行操作。多個第二級2201至220n可連接至第偶數(shù)個第一級2102、2104、......、2102n-2、2102n的輸出線，以接收從第偶數(shù)個第一級2102、2104、......、2102n-2、2102n傳送至載波(s2，s4，、......、s2n-2，s2n)的數(shù)據(jù)信號(al至an)。因此，多個第二級2201至220n可為多個第一級2101至2102n的數(shù)量的一半。而且，每個第二級可同時基于第一使能信號(EN1)和第二使能信號(EN2)輸出數(shù)據(jù)信號(例如，視頻數(shù)據(jù))。因此，數(shù)據(jù)信號(例如，視頻數(shù)據(jù))可被串行地輸入至多個第一級2101至2102n，而且可通過多個第二級2201至220n并行地輸出。
圖5是圖4所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖。參見圖5，第一時鐘CLK1可為可以周期性地產(chǎn)生并且具有較長高電平周期和較短低電平周期的脈沖。第二時鐘(CLK2)也可為與第一時鐘(CLK1)相比延遲一預(yù)定周期的脈沖。從第1個第一級2101輸出的載波(s1)可以以與第一時鐘(CLK1)相同的周期產(chǎn)生，而且當(dāng)信號處在低電平時，載波(s1)輸出第1數(shù)據(jù)(a1)?？梢源械亟邮蛰斎霐?shù)據(jù)的第1個第一級2101可持續(xù)，以在載波(s[1])上順序地輸出該第1數(shù)據(jù)(a1)的第n個數(shù)據(jù)。依次，第2個第一級2102接收來自第1個第一級2101的第一載波，然后輸出第2載波(s2)。因此，在第1數(shù)據(jù)(a1)與第1載波(s1)相比被延遲一預(yù)定時間后，第2載波(s2)輸出第1數(shù)據(jù)(a1)，并順序輸出從第1數(shù)據(jù)(a1)至第n數(shù)據(jù)(an)的數(shù)據(jù)。以這種方式，第n載波(sn)輸出從第1數(shù)據(jù)(a1)至第n數(shù)據(jù)(an)的數(shù)據(jù)。第一和第二使能信號(EN1，EN2)可以在第1載波至第n載波(sn)上輸出第1數(shù)據(jù)(a1)至第n數(shù)據(jù)(an)的點(diǎn)上輸入，然后由多個第二級2201至220n同時輸出。
圖6是根據(jù)本發(fā)明的典型實(shí)施例的可與圖3所示的OLED一起使用的另一個典型數(shù)據(jù)驅(qū)動電路的示意圖。此外，應(yīng)當(dāng)理解，該典型數(shù)據(jù)驅(qū)動電路不應(yīng)當(dāng)限于圖3中的典型OLED。更確切地說，該典型數(shù)據(jù)驅(qū)動電路可與其它電致發(fā)光顯示器一起使用。參見圖6，數(shù)據(jù)驅(qū)動電路200可包括移位寄存器和鎖存單元。
移位寄存器可包括多個第一級2101至2102n，且每個第一級可由第一時鐘(CLK1)和第二時鐘(CLK2)操作。第一級2101可輸出第一載波(s1)并將第1載波(s1)傳送至第2個第一級2102和第1個第二級2201?？梢猿休d數(shù)據(jù)信號(例如，視頻數(shù)據(jù))并以第1載波(s1)輸出。因此，該第2個第一級2102可接收第1載波(s1)并可將第2載波傳送至第3個第一級2103，然后該第3個第一級2103可將第3載波(s3)傳送至第4個第一級和第2個第二級2202。即，第奇數(shù)個第一級2101、2103、......、2102n-3、2102n-1可將載波傳送至相鄰的第一級(第偶數(shù)個第一級2102、2104、......、2102n-2、2102n)和第二級。
鎖存單元可包括多個第二級2201至220n，且每個第二級可由第一使能信號(EN1)和第二使能信號(EN2)操作。多個第二級2201至220n可連接至第奇數(shù)個第一級2101、2103、......、2102n-3、2102n-1的輸出線，以接收從第奇數(shù)個第一級2101、2103、......、2102n-3、2102n-1傳送來的數(shù)據(jù)信號(a1至an)。因此，多個第二級2201至220n可為多個第一級2101至2102n的數(shù)量的一半。而且，每個第二級可同時基于第一使能信號(EN1)和第二使能信號(EN2)輸出數(shù)據(jù)信號(例如，視頻數(shù)據(jù))。因此，數(shù)據(jù)信號(例如，視頻數(shù)據(jù))可被串行輸入至多個第一級2101至2102n，而且可通過多個第二級2201至220n并行地輸出。
圖7是圖6所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖。參見圖7，第一時鐘CLK1可為可以周期性產(chǎn)生并可以具有較長高電平周期和較短低電平周期的脈沖。第二時鐘(CLK2)可為與第一時鐘(CLK1)脈沖相比延遲一預(yù)定周期的脈沖?？蓮牡?個第一級2101輸出的載波(s1)可以以與第一時鐘(CLK1)相同的周期產(chǎn)生，而且當(dāng)信號處在低電平時，該載波(s1)可以輸出數(shù)據(jù)(a1)。載波(s1)可以持續(xù)，以順序地輸出第1數(shù)據(jù)(a1)至第n數(shù)據(jù)(an)。
第2個第一級2102可以接收來自第1個第一級的第一載波(s1)并可以輸出第2載波(s2)。在第1數(shù)據(jù)(a1)與第1載波(s[1])相比被延遲一預(yù)定時間后，第2載波(s2)可以輸出第1數(shù)據(jù)(a1)，并可順序地輸出從第1數(shù)據(jù)(a1)至第n數(shù)據(jù)(an)的數(shù)據(jù)。以這種方式，第n個第一級2102n可輸出第n載波(sn)。第一和第二使能信號(EN1，EN2)可在第1載波(s1)至第n載波(sn)上輸出第1數(shù)據(jù)(a1)至第n數(shù)據(jù)(an)的點(diǎn)上輸入，然后可以同時由多個第二級2201至220n輸出。
圖8是根據(jù)本發(fā)明的典型實(shí)施例、可用于圖4和圖6所示的數(shù)據(jù)驅(qū)動電路的典型第一級的電路圖。圖9是根據(jù)本發(fā)明的典型實(shí)施例、可用于圖4和圖6所示的數(shù)據(jù)驅(qū)動電路的典型第二級的電路圖。
參見圖8和圖9，除了第一級可接收第一時鐘信號(CLK1)和第二時鐘信號(CLK2)，而第二級可接收第一使能信號(EN1)和第二使能信號(EN2)之外，第一級和第二級可具有相同的結(jié)構(gòu)。然而，盡管未示出，也可以考慮第一級和第二級不具有相同結(jié)構(gòu)的其它實(shí)現(xiàn)。而且，僅僅是出于說明和討論的目的，第一級和第二級可通過PMOS晶體管和電容器來實(shí)現(xiàn)。然而，其他不具有PMOS晶體管和電容器的實(shí)現(xiàn)也能被實(shí)施。
如上所述，既然第一級和第二級可以采用相同的方式連接，下面將僅參照第一級的連接來描述第一級和第二級。
參見圖8，在第一晶體管(M1)中，源極可以連接至輸入端(IN)，漏極可以連接至第一節(jié)點(diǎn)(N1)，而柵極可以連接至第二時鐘(CLK2)。在第二晶體管(M2)中，源極可以連接至第一時鐘(CLK1)，漏極可以連接至第二節(jié)點(diǎn)(N2)，而柵極可以連接至第一節(jié)點(diǎn)(N1)。在第三晶體管(M3)中，源極可以連接至第三節(jié)點(diǎn)(N3)，漏極可以連接至第二電源(VSS)，而柵極可以連接至第二時鐘(CLK2)。在第四晶體管(M4)中，源極可以連接至第二時鐘(CLK2)，漏極可以連接至第三節(jié)點(diǎn)(N3)，而柵極可以連接至第一節(jié)點(diǎn)(N1)。還有，在第五晶體管(M5)中，源極可以連接至第一電源(VDD)，漏極可以連接至輸出端(0UT)，柵極可以連接至第三節(jié)點(diǎn)(N3)。最后，在電容器(C1)中，第一電極可以連接至第一節(jié)點(diǎn)(N1)，而第二電極可以連接至第二節(jié)點(diǎn)(N2)。第二節(jié)點(diǎn)(N2)還可以連接至輸出端(OUT)。因此，通過輸入端(IN)輸入的數(shù)據(jù)信號被儲存在電容器(C1)中，然后在一預(yù)定時間后通過輸出端(OUT)輸出。
圖10圖示可用于圖4和圖6所示的數(shù)據(jù)驅(qū)動電路的另一個典型第一級的電路圖。圖11圖示另一個典型第二級的電路圖。參見圖10和圖11，第一級和第二級可通過NMOS晶體管和電容器來實(shí)現(xiàn)。此外，第一級和第二級的其它實(shí)施也可以被實(shí)現(xiàn)。在接收到第一時鐘信號和第二時鐘信號后第一級開始操作，而在接收到第一使能信號和第二使能信號后，第二級開始操作。
圖12圖示圖4所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖，其中圖10和圖11所示的第一級和第二級可被用于此。圖13圖示圖6所示的數(shù)據(jù)驅(qū)動電路的典型操作的時序圖，其中圖10和圖11所示的第一級和第二級可被用于此。參見圖12和圖13，在第一級和第二級中輸入/輸出的信號的波形可通過NMOS晶體管來實(shí)現(xiàn)。信號可以被反相，然后輸入至第一級和第二級以操作數(shù)據(jù)驅(qū)動電路，如圖6所示。結(jié)果，圖12和圖13的描述與圖7的描述相同。
如上所述，根據(jù)本發(fā)明的數(shù)據(jù)驅(qū)動電路具有如下優(yōu)點(diǎn)，因?yàn)槠淇梢酝ㄟ^消除靜態(tài)電流可能流過的路徑從而減少功率消耗，并且當(dāng)高電平輸出通過數(shù)據(jù)驅(qū)動電路時，由于輸出端不會被再次充電而可將泄漏電流減到最少，而且當(dāng)?shù)碗娖捷敵鐾ㄟ^數(shù)據(jù)驅(qū)動電路時，由于進(jìn)行引導(dǎo)，而使向輸出端放電的電流的減少最小化，從而增加操作速度。
在此已經(jīng)公開了本發(fā)明的典型實(shí)施例，盡管使用了特定術(shù)語，但它們僅用于一般意義的說明和理解描述，而不是出于限制的目的。因此，應(yīng)當(dāng)理解在不偏離由下述權(quán)利要求提出的本發(fā)明的原理和精神的情況下，本領(lǐng)域普通技術(shù)人員可以在形式和細(xì)節(jié)方面作出各種改變。
權(quán)利要求
1.一種數(shù)據(jù)驅(qū)動電路，包括移位寄存器單元，其包括串聯(lián)連接的多個第一級，其中每個第一級接收從之前的第一級輸出的數(shù)據(jù)信號；以及鎖存單元，其包括多個第二級，其中每個第二級連接至不同的預(yù)定第一級并接收從該預(yù)定第一級輸出的數(shù)據(jù)信號，其中第二級的數(shù)量基本上為第一級數(shù)量的一半。
2.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動電路，其中該預(yù)定第一級是第偶數(shù)個第一級。
3.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動電路，其中該預(yù)定第一級是第奇數(shù)個第一級。
4.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動電路，其中每個第一級連接至第一時鐘和第二時鐘并接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當(dāng)?shù)谝缓偷诙r鐘信號彼此相同時儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙r鐘信號彼此不同時輸出所儲存的數(shù)據(jù)信號。
5.如權(quán)利要求4所述的數(shù)據(jù)驅(qū)動電路，其中每個第一級包括第一晶體管，其連接在輸入端和第一節(jié)點(diǎn)之間并基于第二時鐘導(dǎo)通；第二晶體管，其連接在第一時鐘和第二節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通；第三晶體管，其連接在第三節(jié)點(diǎn)和第一電源之間并基于第二時鐘導(dǎo)通；第四晶體管，其連接在第二時鐘和第三節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通；第五晶體管，其連接在第二電源和輸出端之間并基于第三節(jié)點(diǎn)的電壓導(dǎo)通；以及第一電容器，其連接在第一節(jié)點(diǎn)和輸出端之間并維持輸出端和第一節(jié)點(diǎn)的電壓。
6.如權(quán)利要求5所述的數(shù)據(jù)驅(qū)動電路，其中每個第一級包括PMOS或NMOS晶體管。
7.如權(quán)利要求4所述的數(shù)據(jù)驅(qū)動電路，其中第一和第二時鐘信號包括數(shù)據(jù)讀入周期和數(shù)據(jù)傳送周期，且數(shù)據(jù)讀入周期比數(shù)據(jù)傳送周期短。
8.如權(quán)利要求7所述的數(shù)據(jù)驅(qū)動電路，其中第二時鐘信號與經(jīng)延遲的第一時鐘信號相似。
9.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動電路，其中每個第二級接收在相同的周期上輸入的第一使能信號和第二使能信號，其中，每個第二級當(dāng)?shù)谝缓偷诙鼓苄盘柋舜讼嗤瑫r儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙鼓苄盘柋舜瞬煌瑫r輸出所儲存的數(shù)據(jù)信號。
10.如權(quán)利要求9所述的數(shù)據(jù)驅(qū)動電路，其中每個第二級包括第六晶體管，其連接在輸入端和第四節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通；第七晶體管，其連接在第二使能信號發(fā)生器和第五節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通；第八晶體管，其連接在第一電源和第六節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通；第九晶體管，其連接在第一使能信號發(fā)生器和第六節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通；第十晶體管，其連接在第二電源和輸出端之間并基于第六節(jié)點(diǎn)的電壓導(dǎo)通；以及第二電容器，其連接在第四節(jié)點(diǎn)和輸出端之間，該第二電容器維持輸出端和第四節(jié)點(diǎn)的電壓。
11.如權(quán)利要求10所述的數(shù)據(jù)驅(qū)動電路，其中每個第二級包括PMOS或NMOS晶體管。
12.如權(quán)利要求9所述的數(shù)據(jù)驅(qū)動電路，其中第二級基于第一和第二使能信號同時并行地輸出數(shù)據(jù)信號。
13.如權(quán)利要求12所述的數(shù)據(jù)驅(qū)動電路，其中第一和第二使能信號具有在施加點(diǎn)上的第一時鐘信號和第二時鐘信號的波形。
14.如權(quán)利要求1所述的數(shù)據(jù)驅(qū)動電路，包括連接至鎖存單元的D/A轉(zhuǎn)換器，其中該D/A轉(zhuǎn)換器接收來自鎖存單元的數(shù)字?jǐn)?shù)據(jù)信號并輸出模擬數(shù)據(jù)信號。
15.一種電致發(fā)光顯示器，包括像素單元，包括接收數(shù)據(jù)信號和掃描信號的像素；掃描驅(qū)動電路，傳送掃描信號至像素；以及數(shù)據(jù)驅(qū)動電路，傳送數(shù)據(jù)信號至像素；其中該數(shù)據(jù)驅(qū)動電路包括移位寄存器單元，其包括串聯(lián)連接的多個第一級，其中每個第一級接收從之前的第一級輸出的數(shù)據(jù)信號；以及鎖存單元，其包括多個第二級，其中每個第二級連接至不同的預(yù)定第一級并接收從該預(yù)定第一級輸出的數(shù)據(jù)信號，其中第二級的數(shù)量基本為第一級數(shù)量的一半。
16.如權(quán)利要求15所述的電致發(fā)光顯示器，其中該預(yù)定第一級是第偶數(shù)個第一級。
17.如權(quán)利要求15所述的電致發(fā)光顯示器，其中該預(yù)定第一級是第奇數(shù)個第一級。
18.如權(quán)利要求15所述的電致發(fā)光顯示器，其中每個第一級連接至第一時鐘和第二時鐘并接收第一時鐘信號和第二時鐘信號作為輸入，其中，每個第一級當(dāng)?shù)谝缓偷诙r鐘信號彼此相同時儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙r鐘信號彼此不同時輸出所儲存的數(shù)據(jù)信號。
19.如權(quán)利要求18所述的電致發(fā)光顯示器，其中每個第一級包括第一晶體管，其連接在輸入端和第一節(jié)點(diǎn)之間并基于第二時鐘導(dǎo)通；第二晶體管，其連接在第一時鐘和第二節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通；第三晶體管，其連接在第三節(jié)點(diǎn)和第一電源之間并基于第二時鐘導(dǎo)通；第四晶體管，其連接在第二時鐘和第三節(jié)點(diǎn)之間并基于第一節(jié)點(diǎn)的電壓導(dǎo)通；第五晶體管，其連接在第二電源和輸出端之間并基于第三節(jié)點(diǎn)的電壓導(dǎo)通；以及第一電容器，其連接在第一節(jié)點(diǎn)和輸出端之間并維持輸出端和第一節(jié)點(diǎn)的電壓。
20.如權(quán)利要求18所述的電致發(fā)光顯示器，其中第一和第二時鐘信號包括數(shù)據(jù)讀入周期和數(shù)據(jù)傳送周期，數(shù)據(jù)讀入周期比數(shù)據(jù)傳送周期短。
21.如權(quán)利要求20所述的電致發(fā)光顯示器，其中第二時鐘信號與延遲的第一時鐘信號相似。
22.如權(quán)利要求15所述的電致發(fā)光顯示器，其中每個第二級接收在相同的周期上輸入的第一使能信號和第二使能信號，其中，每個第二級當(dāng)?shù)谝缓偷诙鼓苄盘柋舜讼嗤瑫r儲存數(shù)據(jù)信號，而當(dāng)?shù)谝缓偷诙鼓苄盘柋舜瞬煌瑫r輸出所儲存的數(shù)據(jù)信號。
23.如權(quán)利要求22所述的電致發(fā)光顯示器，其中每個第二級包括第六晶體管，其連接在輸入端和第四節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通；第七晶體管，其連接在第二使能信號發(fā)生器和第五節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通；第八晶體管，其連接在第一電源和第六節(jié)點(diǎn)之間并基于第一使能信號發(fā)生器導(dǎo)通；第九晶體管，其連接在第一使能信號發(fā)生器和第六節(jié)點(diǎn)之間并基于第四節(jié)點(diǎn)的電壓導(dǎo)通；第十晶體管，其連接在第二電源和輸出端之間并基于第六節(jié)點(diǎn)的電壓導(dǎo)通；以及第二電容器，其連接在第四節(jié)點(diǎn)和輸出端之間，該第二電容器維持輸出端和第四節(jié)點(diǎn)的電壓。
24.如權(quán)利要求22所述的電致發(fā)光顯示器，其中第二級基于第一和第二使能信號同時并行地輸出數(shù)據(jù)信號。
全文摘要
本發(fā)明涉及數(shù)據(jù)驅(qū)動電路，其包括移位寄存器單元，所述移位寄存器單元進(jìn)一步包括串聯(lián)連接并可接收數(shù)據(jù)信號和可以輸出數(shù)據(jù)信號的多個第一級，其中每個第一級可以接收從之前的第一級輸出的數(shù)據(jù)信號，其還包括有多個第二級的鎖存單元，其中每個第二級可以連接至不同的預(yù)定第一級并接收從該預(yù)定第一級輸出的數(shù)據(jù)信號，其中第二級的數(shù)量基本上可以為第一級數(shù)量的一半，其進(jìn)一步包括連接至鎖存單元的D/A轉(zhuǎn)換器，其可以接收數(shù)字?jǐn)?shù)據(jù)信號并輸出模擬數(shù)據(jù)信號。
文檔編號H05B37/02GK101013556SQ200610064419
公開日2007年8月8日 申請日期2006年11月7日 優(yōu)先權(quán)日2005年11月7日
發(fā)明者申東蓉 申請人:三星Sdi株式會社