專利名稱：半導體器件、相關的方法和印刷電路板的制作方法
技術領域：
本發(fā)明的實施例涉及半導體器件、與該半導體器件相關的方法和印刷電路板。特別是，本發(fā)明地實施例涉及包括阻抗電路和交流分量斷續(xù)器的半導體器件、與該半導體器件相關的方法和包含阻抗電路的印刷電路板。
背景技術：
將半導體器件用于高速和高性能系統(tǒng)中。因此，用于這樣的系統(tǒng)中的半導體器件需要更大的工作速率和更大數(shù)目的信號輸入和/或輸出端子。在半導體器件中，與“N×dI/dt”(其中“dI/dt”是信號變化速率，而“N”是變化的信號的數(shù)目)成比例的噪聲是在電源電壓或地電壓上產(chǎn)生并引起的。這個所謂的“電源電壓噪聲”可以改變數(shù)據(jù)/控制信號的感知頻率，或者引發(fā)電路失效。電源電壓噪聲與連接半導體器件內(nèi)部的單元和外部的單元的端子的阻抗成比例。因此，通?？梢酝ㄟ^減少接線端子的視在阻抗來減少電源電壓噪聲。一種減少任何一個接線端子減少(reduction)的阻抗的途徑建議增加由半導體器件提供的接線端子的數(shù)目。
圖1為說明傳統(tǒng)的半導體器件的示意圖。圖1的半導體器件包括芯片1和封裝2。
參照圖1，端子10-1為芯片1的電源電壓端子，端子10-2為芯片1的地電壓端子，端子20-1為封裝2的電源電壓端子，而端子20-2為封裝2的地電壓端子。在此稱為端子中的每一個都可以為焊盤。此外，VCCL為芯片1的電源電壓線，而GNDL為芯片1的地電壓線。當封裝2為球柵陣列(BGA)封裝時，端子20-1和20-2為球，而當封裝2為薄型小尺寸封裝(TSOP)時，端子20-1和20-2為引腳。電源電壓線VCCL連接在芯片1里的電源電壓端子10-1，而地電壓線GNDL連接在芯片1里的地電壓端子10-2。
圖2為說明圖1的半導體器件的等效電路圖。在圖2中，“Rpkg”和“Lpkg”分別代表串聯(lián)在封裝2的電源電壓端子20-1和芯片1的電源電壓端子10-1之間的封裝電阻和封裝電感。此外，“Cdie”表明存在于電源電壓線VCCL和地電壓線GNDL之間的靜態(tài)電容，“I”表明從在芯片1中的電源電壓線VCCL流到地電壓線GNDL的電流，而“Vn”表明電源電壓噪聲。
由公式1來定義在圖2中說明的電路的并聯(lián)諧振阻抗ZpZP=VnI=1jωCdie+1Rpkg+jωLpkg]]>使用公式1得到的諧振頻率為 電源電壓噪聲Vn隨著電流I增加而增加，而在諧振頻率處，電源電壓噪聲Vn具有最大的電平。由于共振頻率與電感Lpkg成反比，因此當電感Lpkg減小時，電源電壓噪聲Vn也減小。
從而，電流I隨著信號變化速率和變化的信號的數(shù)目中的一個或更多增加而增加。因而，由電源電壓或地電壓引起的電源電壓噪聲Vn也增加。此外，當封裝2的電感Lpkg增加時，電源電壓噪聲Vn增加。
然而，因為減少變化的信號的數(shù)目是困難的，所以通過增加電源電壓端子20-1和地電壓端子20-2的數(shù)目來減少電源電壓噪聲Vn，如此減少端子的阻抗，并由此減少封裝2的電感Lpkg。
然而，當有可能增加電源電壓端子20-1和地電壓端子20-2的數(shù)目來減少封裝2的電感1pkg時，增加電源電壓端子20-1和地電壓端子20-2的數(shù)目具有增加封裝2的尺寸的缺點。也就是，可以通過增加電源電壓端子20-1和地電壓端子20-2的數(shù)目來減少電源電壓噪聲的量有極限。此外，雖然可以通過增加端子20-1和20-2的數(shù)目來減少封裝2的電感Lpkg，但是增加端子20-1和20-2的數(shù)目將諧振頻率移動到比半導體器件的可操作的頻率更大的頻率，而未必減少在諧振頻率處的阻抗。因而，在圖1的半導體器件中，不可能減少在諧振頻率處出現(xiàn)的電源電壓噪聲。
圖3為說明傳統(tǒng)的半導體器件的示意圖，該半導體器件具有用來減少電源電壓噪聲的配置。圖3的半導體器件除了包括布置在封裝2的電源電壓端子20-1的電源電壓端子20-1’和地電壓GND之間的阻抗電路3之外，實質(zhì)上與圖1的半導體器件相同。
參照圖3，將阻抗電路3布置在封裝2的外面；然而，可以將阻抗電路3布置在封裝2里，并且可以將其布置在芯片1里。當將阻抗電路3布置在封裝2的外面時，可以將阻抗電路3安置在封裝2上。
圖4為說明在圖3中說明的半導體器件的等效電路圖。在圖2和4中，同樣的參考符號表明同樣的單元或值。在圖4中，“Rpkg1”和“Lpkg1”分別表示串聯(lián)在封裝2的電源電壓端子20-1和芯片1的電源電壓端子10-1之間的第一封裝電阻和第一封裝電感。此外，“Rpkg2”和“Lpkg2”分別表示串聯(lián)在封裝2的電源電壓端子20-1’和芯片1的電源電壓端子10-1之間的第二封裝電阻和第二封裝電感。
在圖3和4中，阻抗電路3可以包括電容器；相互串聯(lián)連接的電容器和電阻器；或是相互串聯(lián)連接的電容器、電感器和電阻器。換言之，和圖1的半導體器件對比，圖3的半導體器件另外包括在電源電壓端子20-1的電源電壓端子20-1’和地電壓端子20-2之間的串聯(lián)諧振電路。
由通過將Rpkg、Lpkg分別替代為Rpkg1、Lpkg1的公式1，來定義在圖4中說明的電路的并聯(lián)諧振阻抗Zp，而由公式2來定義該電路的串聯(lián)諧振阻抗ZsZs=VnI=Rt+j(ωLt-1ωCt)]]>在公式2中假定阻抗電路3包括電容器、電感器和電阻器，其中，在公式2中，電容器的電容、電感器的電感和電阻器的電阻分別由C、L和R來代表。并且在公式2中，Rt表示Rpkg2+R，Ct表示 而Lt表示Lpkg2+L。由公式2得到的串聯(lián)諧振頻率為 電源電壓噪聲Vn隨著電流I增加而增加，而電源電壓噪聲Vn在串聯(lián)諧振頻率處具有最小的電平。并且，因為串聯(lián)諧振頻率與電感Lt成反比，所以電源電壓噪聲Vn隨著電感Lt減小而減小。
因而，圖3的半導體器件通過使串聯(lián)諧振電路的諧振頻率與并聯(lián)諧振電路的諧振頻率相同，并將由串聯(lián)諧振電路的諧振得到的電源電壓噪聲Vn的最小值來補償由并聯(lián)諧振電路的諧振得到的電源電壓噪聲Vn的最大值，來減少電源電壓噪聲Vn。也就是，圖3的半導體器件可以通過減少在諧振頻率處的阻抗來減少電源電壓噪聲Vn。
可選擇地，雖然未指出，但是可以將阻抗電路3布置在地電壓端子20-2的端子20-2’和電源電壓Vcc之間。在另一種替代方式中，可以將阻抗電路布置在封裝2的電源電壓端子20-1的端子20-1’和地電壓GND之間，而可以將另一個阻抗電路布置在地電壓端子20-2的端子20-2’和電源電壓Vcc之間。
與在圖3中說明的半導體器件相似的半導體器件已在例如專利號為5,926,061的美國專利中公開。
雖然可以安排圖3的半導體器件，以致于其可以減少交流分量電源電壓噪聲，并且以致于阻抗電路3可以減少在諧振頻率處的阻抗，但是圖3的半導體器件具有如下的缺點具有相對大的數(shù)目的端子來接收電源電壓或地電壓。因而，由于圖3的半導體器件將在電源電壓和/或地電壓中遭受相對大的下降，因此直流分量電源電壓噪聲將增加。
圖5為說明傳統(tǒng)的印刷電路板(PCB)的示意圖。圖5的PCB包括具有多層的基板30、半導體器件32和去耦電容器34-1至34-4?；?0包括信號線層30-1和30-4、電源電壓層30-2和地電壓層30-3。在圖5中，每一個點(“·”)都代表到電源電壓層30-2的連接，而每一個“×”都代表到地電壓層30-3的連接。
圖6為說明圖5的PCB的等效電路。在圖6中，“Cp”表示存在于PCB中的電容；Ll表示在基板30的電源電壓端子40-1和基板3 0的電源電壓層30-2之間的電感；“Cd”、“Ld”和“Rd”分別代表在圖6中由單元34代表的去耦電容器34-1至34-4的電容、電感和電阻；而“Vpn”代表在基板3 0的電源電壓線PVCCL和地電壓線PGNDL之間的電源電壓噪聲?！癛pkg”、“Lpkg”、“Cdie”和“I”在圖6中代表與圖2中相同的值。
由公式3來定義圖6的電路的并聯(lián)諧振阻抗ZaZa=VpnI=1jωCp+1Rd+j(ωLd-1ωCd)+jωL1]]>通過公式3得到的諧振頻率為 電源電壓噪聲Vpn隨著電流I增加而增加，而電源電壓噪聲Vpn在諧振頻率處具有最大的電平。并且，既然諧振頻率與電感Ld成反比，于是電源電壓噪聲Vpn就隨著電感Ld減小而減小。
因而，添加去耦電容器來由此減少電感Ld，以便減少在傳統(tǒng)的PCB中引起的電源電壓噪聲。當“Ci”、“Li”和“Ri”分別代表去耦電容器中的每一個的電容、電感和電阻，而N個具有相同的電容、電感和電阻的去耦電容器相互并聯(lián)連接時，N個去耦電容器的總的電容、電感和電阻分別為N×Ci、Li/N和Ri/N。然而，當可以通過由添加去耦電容器到PCB而減少電感來減少電源電壓噪聲時，由于添加去耦電容器將PCB的諧振頻率移動到比安置在PCB上的半導體器件的可操作的頻率更大的頻率，因此不能減少在圖5的PCB的諧振頻率處的電源電壓噪聲。

發(fā)明內(nèi)容
本發(fā)明的實施例提供在其中減少交流分量電源電壓噪聲和在其中有可能防止直流分量電源電壓噪聲增加的半導體器件、用于減少交流分量電源電壓噪聲和可以防止直流分量電源電壓噪聲增加的方法，和已在PCB的諧振頻率處減少電源電壓噪聲的印刷電路板(PCB)。
在一個實施例中，本發(fā)明提供半導體器件，其中包含包含多個第一電源電壓端子和多個第一地電壓端子的芯片、包含多個連接到多個第一電源電壓端子的第二電源電壓端子和多個連接到多個第一地電壓端子的第二地電壓端子的封裝，其中將芯片布置在封裝中。半導體器件還包含連接在直流分量第二電源電壓端子和地電壓之間的阻抗電路(其中直流分量第二電源電壓端子為多個第二電源電壓端子之一)和連接在直流分量第二電源電壓端子和電源電壓之間的、并中斷電源電壓的交流分量的交流分量斷續(xù)器。將電源電壓的交流分量和直流分量兩者都施加到除直流分量第二電源電壓端子之外的第二電源電壓端子中的每一個，而將地電壓施加到第二地電壓端子中的每一個。
在另一個實施例中，本發(fā)明提供半導體器件，其中包含包含多個第一電源電壓端子和多個第一地電壓端子的芯片，和包含多個連接到多個第一電源電壓端子的第二電源電壓端子和多個連接到多個第一地電壓端子的第二地電壓端子的封裝，其中將芯片布置在封裝中。半導體器件還包含連接在直流分量第二地電壓端子和電源電壓之間的第一阻抗電路(其中直流分量第二地電壓端子為多個第二地電壓端子之一)和連接在直流分量第二地電壓端子和地電壓之間的、并中斷地電壓的交流分量的第一交流分量斷續(xù)器。將地電壓的交流分量和直流分量提供到除直流分量第二地電壓端子之外的第二地電壓端子中的每一個，而至多將電源電壓的交流分量和直流分量施加到第二電源電壓端子中的每一個。
半導體器件還可以包含連接在直流分量第二電源電壓端子和地電壓之間的第二阻抗電路，其中直流分量第二電源電壓端子為多個第二電源電壓端子之一；和連接在直流分量第二電源電壓端子和電源電壓之間的、并中斷電源電壓的交流分量的第二交流分量斷續(xù)器，其中只將電源電壓的直流分量提供到直流分量第二電源電壓端子。
在再一個實施例中，本發(fā)明提供用于減少在半導體器件中的電源電壓噪聲的方法，該半導體器件包含包含多個第一電源電壓端子和多個第一地電壓端子的芯片；和包含多個連接到多個第一電源電壓端子的第二電源電壓端子和多個連接到多個第一地電壓端子的第二地電壓端子的封裝，其中將芯片布置在封裝中。該方法包含使用連接在直流分量第二電源電壓端子和地電壓之間的第一串聯(lián)諧振電路來減少交流分量電源電壓噪聲，其中直流分量第二電源電壓端子為多個第二電源電壓端子之一；以及使用連接在直流分量第二電源電壓端子和電源電壓之間的第一交流分量斷續(xù)器來中斷電源電壓的交流分量。該方法還包含將電源電壓的交流分量和直流分量兩者都提供到除直流分量第二電源電壓端子之外的第二電源電壓端子中的每一個；以及至多將地電壓的交流分量和直流分量兩者都提供到第二地電壓端子中的每一個。
在再一個實施例中，本發(fā)明提供PCB，其中包含包含供應電源電壓的電源電壓層和供應地電壓的地電壓層的基板；多個連接在電源電壓和地電壓之間的去耦電容器，其中多個去耦電容器使PCB的諧振頻率比PCB的可操作的頻率更高；和連接在電源電壓和地電壓之間的、并減少在諧振頻率處阻抗的阻抗電路。


將在此參考附圖來描述本發(fā)明的實施例。在附圖中圖1為說明傳統(tǒng)的半導體器件的示意圖；圖2為說明圖1的半導體器件的等效電路；圖3為說明另一個傳統(tǒng)的半導體器件的示意圖；圖4為說明圖3的半導體器件的等效電路；圖5為說明傳統(tǒng)的印刷電路板(PCB)的示意圖；圖6為說明圖5的PCB的等效電路；圖7為根據(jù)本發(fā)明的一個實施例來說明半導體器件的示意圖；圖8為根據(jù)本發(fā)明的另一個實施例來說明半導體器件的示意圖；圖9為根據(jù)本發(fā)明的一個實施例來說明PCB的示意圖；
圖10為說明圖9的PCB的等效電路；以及，圖11為根據(jù)本發(fā)明的一個實施例來說明阻抗特性對于PCB的頻率的曲線圖。
具體實施例方式
現(xiàn)在將參考附圖來描述本發(fā)明的實施例。附圖不可能按比例繪制，而貫穿所有的附圖，同樣的參考符號表明同樣的或相似的單元。
圖7為根據(jù)本發(fā)明的一個實施例來說明半導體器件的示意圖。在圖7中說明的半導體器件，除電源電壓端子20-1之一為直流分量電源電壓端子20-1’并且在圖7中說明的半導體器件另外包含電連接在電源電壓Vcc和直流分量電源電壓端子20-1’之間的交流分量斷續(xù)器5之外，與圖3中說明的半導體器件相似。交流分量斷續(xù)器5可以包含鐵氧體或電感器。在圖7中，將交流分量斷續(xù)器5布置在半導體器件的外面(即，在封裝2的外面)；然而，可以將交流分量斷續(xù)器5布置在封裝2里，并且也可以將其布置在芯片1里。
圖7的半導體器件使用交流分量斷續(xù)器5來中斷電源電壓Vcc的交流分量，并只將電源電壓Vcc的直流分量施加到直流分量電源電壓端子20-1’。因而，因為將電源電壓Vcc的直流分量經(jīng)由直流分量電源電壓端子20-1’提供到半導體器件，在該半導體器件中電源電壓端子的數(shù)目沒有減小(相對于圖1的器件)，所以電源電壓端子20-1(包括直流分量電源電壓端子20-1’)的阻抗沒有增加，而電源電壓Vcc的電平?jīng)]有下降。結果，電源電壓Vcc的直流分量電源電壓噪聲沒有增加?？梢栽诖藢㈦娫措妷篤cc的直流分量電源電壓噪聲稱為“直流分量電源電壓噪聲”。此外，可以在此將電源電壓Vcc的交流分量電源電壓噪聲稱為“交流分量電源電壓噪聲”，可以在此將地電壓GND的直流分量地電壓噪聲稱為“直流分量地電壓噪聲”，而可以在此將地電壓GND的交流分量地電壓噪聲稱為“交流分量地電壓噪聲”。
由于圖3的傳統(tǒng)的半導體器件不能將電源電壓Vcc經(jīng)由直流分量電源電壓端子20-1’施加到該半導體器件，因此電源電壓端子20-1的阻抗增加，其導致在直流分量電源電壓噪聲中的增加。然而，在圖7中說明的實施例中，由于將電源電壓Vcc的直流分量經(jīng)由直流分量電源電壓端子20-1’施加到該半導體器件，因此電源電壓端子20-1(包括直流分量電源電壓端子20-1’)的阻抗沒有增加，并且直流分量電源電壓噪聲沒有增加。
圖7的半導體器件使用阻抗電路3來減少交流分量電源電壓噪聲，而使用交流分量斷續(xù)器5來防止直流分量電源電壓噪聲增加。
圖8為根據(jù)本發(fā)明的另一個實施例來說明半導體器件的示意圖。圖8的半導體器件，除地電壓端子20-2之一為直流分量地電壓端子20-2’并且圖8的半導體器件另外包含交流分量斷續(xù)器6之外，與圖7的半導體器件相似。交流分量斷續(xù)器6可以包含鐵氧體或電感器。此外，在圖8中說明的實施例中，將交流分量斷續(xù)器6布置在半導體器件的外面(即，在封裝2的外面)；然而，可以將交流分量斷續(xù)器6布置在封裝2里，并且也可以將其布置在芯片1里。
在圖8的半導體器件中，交流分量斷續(xù)器6中斷地電壓GND的交流分量，并只將地電壓GND的直流分量施加到直流分量地電壓端子20-2’(該端子為地電壓端子20-2之一)。因而，既然將地電壓GND的直流分量經(jīng)由直流分量地電壓端子20-2’施加到半導體器件，該半導體器件的地電壓端子20-2的數(shù)目沒有減少(相對于圖1的器件)，于是地電壓端子20-2(包括直流分量地電壓端子20-2’)的阻抗就沒有增加，地電壓GND的電平就沒有下降。結果，有可能實質(zhì)上防止直流分量地電壓噪聲增加。
也就是，由于圖8的半導體器件可以經(jīng)由直流分量地電壓端子20-2’將地電壓GND(即，地電壓GND的直流分量)施加到該半導體器件，因此地電壓端子20-2(包括直流分量地電壓端子20-2’)的阻抗沒有增加，而有可能防止直流分量地電壓噪聲增加。
圖8的半導體器件不但使用阻抗電路3來減少交流分量地電壓噪聲，而且使用交流分量斷續(xù)器6來防止直流分量地電壓噪聲增加。在本發(fā)明的可選實施例中，圖8的半導體器件沒有包括交流分量斷續(xù)器5。
在本發(fā)明的另一個實施例中，圖8的半導體器件還可以包含連接在直流分量地電壓端子20-2’和電源電壓Vcc之間第二阻抗電路。第二阻抗電路可以為串聯(lián)諧振電路，并且可以用來減少交流分量電源電壓噪聲。
現(xiàn)在將參考圖7和8，來描述用于在根據(jù)本發(fā)明的一個實施例的半導體器件中減少電源電壓噪聲的方法。參照圖8，例如，根據(jù)本發(fā)明的一個實施例，用于減少在圖8中說明的半導體器件中的電源電壓噪聲的方法包含使用連接在直流分量第二電源電壓端子20-1’和地電壓GND之間的阻抗電路3(即，第一串聯(lián)諧振電路)，來減少交流分量電源電壓噪聲。直流分量第二電源電壓端子20-1’為多個第二電源電壓端子20-1之一。該方法還包含使用連接在直流分量第二電源電壓端子20-1’和電源電壓Vcc之間的交流分量斷續(xù)器5(即，第一交流分量斷續(xù)器)，來中斷電源電壓Vcc的交流分量；將電源電壓Vcc的交流分量和直流分量兩者都提供到除直流分量第二電源電壓端子20-1’之外的第二電源電壓端子20-1中的每一個；以及至多將地電壓GND的交流分量和直流分量兩者都提供到第二地電壓端子20-2中的每一個。只將電源電壓Vcc的直流分量提供到直流分量第二電源電壓端子20-1’。上述的方法也可以使用圖7的半導體器件來完成。
參照圖8，所述方法還可以包含使用連接在直流分量第二地電壓端子20-2’和電源電壓Vcc之間的第二阻抗電路(即，第二串聯(lián)諧振電路)，來減少交流分量電源電壓噪聲。直流分量第二地電壓端子20-2’為多個第二地電壓端子20-2之一。所述方法可以更進一步包含使用連接在直流分量第二地電壓端子20-2’和地電壓GND之間的交流分量斷續(xù)器6(即，第二交流分量斷續(xù)器)，來中斷地電壓GND的交流分量；以及只將地電壓GND直流分量提供到直流分量地電壓端子20-2’。
圖9為根據(jù)本發(fā)明的一個實施例來說明PCB的示意圖。除圖9的PCB另外包含阻抗電路36之外，圖9的PCB與圖5的PCB相似。
圖10為說明圖9的PCB的等效電路。參照圖10，阻抗電路36包含串聯(lián)連接的電容器Cs、電感器Ls和電阻器Rs。除圖10的等效電路另外包含阻抗電路36之外，圖10的等效電路與圖6的等效電路相似。將等效電路36連接到在圖10中由單元34代表的去耦電容器34-1至34-4。與去耦電容器34-1至34-4一樣，圖10的PCB的阻抗電路36包含串聯(lián)連接的電容器、電感器和電阻器。然而，與去耦電容器34-1至34-4不一樣，阻抗電路36適合于降低在諧振頻率處的阻抗，來由此減少在PCB的諧振頻率處的電源電壓噪聲。
由公式3來定義在圖10中說明的電路的并聯(lián)諧振阻抗，而由公式4來定義在圖10中說明的電路的串聯(lián)諧振阻抗Zas=VpnI=Rs+j(ω(Ls+L1)-1ωCs)]]>從公式4得到的串聯(lián)諧振頻率為 電源電壓噪聲Vpn隨著電流I增加而增加，并且電源電壓噪聲Vpn在串聯(lián)諧振頻率處具有最小的電平，而既然串聯(lián)諧振頻率與電感“Ls+L1”成反比，于是電源電壓噪聲Vpn就隨著電感減小而減小。
因而，圖9的半導體器件可以通過使串聯(lián)諧振電路的諧振頻率和并聯(lián)諧振電路的諧振頻率相同，并用由串聯(lián)諧振電路的諧振得到的電源電壓噪聲Vpn的最小值來補償由并聯(lián)諧振電路的諧振得到的電源電壓噪聲Vpn的最大值，來減少在諧振頻率處的電源電壓噪聲。也就是，有可能減少電源電壓端子40-1和地電壓端子40-2的阻抗。
在圖9的PCB中，根據(jù)本發(fā)明的一個實施例，阻抗電路36的電容器、電感器和電阻器中的每一個可以都為布置在基板30上(即，布置在PCB上)的分立元件?？蛇x擇地，在圖9的PCB中，根據(jù)本發(fā)明的另一個實施例，電容器可以為布置在基板30上(即，布置在PCB上)的分立元件，電感器可以通過將信號線成螺旋形地安排在信號線層30-1或信號線層30-4上來實現(xiàn)，該信號線至少從阻抗電路36的末端之一連接到至少電源電壓層30-2和地電壓層30-3之一，并且，通過控制上述螺旋形安排的信號線的長度和寬度可以來設置由阻抗電路36給予的電阻的量，而不提供分立的電阻器。
在圖9和10的PCB中，根據(jù)本發(fā)明的一個實施例，將阻抗電路36的諧振頻率優(yōu)選地設置為在0.8fr到1.2fr范圍內(nèi)的諧振頻率，在此處“fr”為在沒有阻抗電路36的電容器Cs時的PCB的諧振頻率。
圖11為根據(jù)本發(fā)明的一個實施例來說明阻抗特性對于PCB的頻率的曲線圖。在圖11的曲線圖中，水平軸代表頻率，垂直軸代表阻抗，實線CV1指出在根據(jù)本發(fā)明的一個實施例的PCB中的阻抗的變化，而虛線CV2指出在傳統(tǒng)的PCB中的阻抗的變化。從圖11的曲線圖可以看出，當傳統(tǒng)的PCB在諧振頻率處的阻抗相對高(表明傳統(tǒng)PCB的電源電壓噪聲相對高)時，根據(jù)本發(fā)明的一個實施例的PCB在諧振頻率處的阻抗相對低，這表明根據(jù)本發(fā)明的一個實施例的PCB的電源電壓噪聲相對低。在圖11中，頻率“fr”表明傳統(tǒng)的PCB和根據(jù)本發(fā)明的一個實施例的PCB的諧振頻率。
從而，根據(jù)本發(fā)明的一個實施例的PCB沒有簡單地通過添加去耦電容器將PCB的諧振頻率移動到比半導體器件的可操作的頻率更高的頻率，而是將在諧振頻率處的阻抗減少，來由此減少可以出現(xiàn)在諧振頻率處的電源電壓噪聲。也就是，當根據(jù)本發(fā)明的一個實施例的PCB包含適當數(shù)目的去耦電容器時，PCB的諧振頻率將比相應的半導體器件的可操作的頻率更高，并且，當適當?shù)卣{(diào)整PCB的阻抗電路的諧振頻率時，可以減少出現(xiàn)在PCB的諧振頻率處的電源電壓噪聲。
相對于傳統(tǒng)的半導體器件，根據(jù)本發(fā)明的一個實施例的半導體器件可以已將交流分量電源電壓噪聲減少，并且相對于傳統(tǒng)的半導體器件可以具有沒有增加的直流分量電源電壓噪聲。此外，根據(jù)用于減少在半導體器件(根據(jù)本發(fā)明的一個實施例的半導體器件)中的電源電壓噪聲的方法，可以減少交流分量電源電壓噪聲，并且可以防止直流分量電源電壓噪聲增加。因而，根據(jù)本發(fā)明的一個實施例的半導體器件可能已將性能改進。
還有，根據(jù)本發(fā)明的一個實施例，通過添加阻抗電路到PCB，可以減少出現(xiàn)在PCB的諧振頻率處的電源電壓噪聲。
權利要求
1.一種半導體器件，包含芯片，其包含多個第一電源電壓端子和多個第一地電壓端子；封裝，其包含連接到所述多個第一電源電壓端子的多個第二電源電壓端子，和連接到所述多個第一地電壓端子的多個第二地電壓端子，其中將所述芯片布置在所述封裝中；阻抗電路，其連接在直流分量第二電源電壓端子和地電壓之間，其中所述直流分量第二電源電壓端子為所述多個第二電源電壓端子之一；和，交流分量斷續(xù)器，其連接在所述直流分量第二電源電壓端子和電源電壓之間，并中斷所述電源電壓的交流分量，其中將所述電源電壓的交流分量和直流分量兩者都施加到除所述直流分量第二電源電壓端子之外的所述第二電源電壓端子中的每一個，并將所述地電壓施加到所述第二地電壓端子中的每一個。
2.如權利要求1所述的器件，其中所述交流分量斷續(xù)器包含鐵氧體。
3.如權利要求1所述的器件，其中所述交流分量斷續(xù)器包含電感器。
4.如權利要求1所述的器件，其中將所述交流分量斷續(xù)器布置在所述封裝里。
5.如權利要求4所述的器件，其中將所述交流分量斷續(xù)器布置在所述芯片里。
6.如權利要求1所述的器件，其中將所述交流分量斷續(xù)器布置在所述封裝外。
7.如權利要求1所述的器件，其中所述阻抗電路為串聯(lián)諧振電路。
8.一種半導體器件，包含芯片，其包含多個第一電源電壓端子和多個第一地電壓端子；封裝，其包含連接到所述多個第一電源電壓端子的多個第二電源電壓端子和連接到所述多個第一地電壓端子的多個第二地電壓端子，其中將所述芯片布置在所述封裝中；第一阻抗電路，其連接在直流分量第二地電壓端子和電源電壓之間，其中所述直流分量地電壓端子為所述多個第二地電壓端子之一；和第一交流分量斷續(xù)器，其連接在所述直流分量第二地電壓端子和地電壓之間，并中斷所述地電壓的交流分量，其中將所述地電壓的交流分量和直流分量提供到除所述直流分量第二地電壓端子之外的所述第二地電壓端子中的每一個，并至多將所述電源電壓的交流分量和直流分量施加到所述第二電源電壓端子中的每一個。
9.如權利要求8所述的器件，其中所述第一交流分量斷續(xù)器包含鐵氧體。
10.如權利要求8所述的器件，其中所述第一交流分量斷續(xù)器包含電感器。
11.如權利要求8所述的器件，其中將所述第一交流分量斷續(xù)器布置在所述封裝里。
12.如權利要求11所述的器件，其中將所述第一交流分量斷續(xù)器布置在所述芯片里。
13.如權利要求8所述的器件，其中將所述第一交流分量斷續(xù)器布置在所述封裝外。
14.如權利要求8所述的器件，其中所述阻抗電路為串聯(lián)諧振電路。
15.如權利要求8所述的器件，還包含第二阻抗電路，其連接在直流分量第二電源電壓端子和所述地電壓之間，其中所述直流分量第二電源電壓端子為所述多個第二電源電壓端子之一；和第二交流分量斷續(xù)器，其連接在所述直流分量第二電源電壓端子和所述電源電壓之間，并中斷所述電源電壓的交流分量，其中只將所述電源電壓的直流分量提供到所述直流分量第二電源電壓端子。
16.如權利要求15所述的器件，其中所述第一和第二交流分量斷續(xù)器中的每一個都包含鐵氧體。
17.如權利要求15所述的器件，其中所述第一和第二交流分量斷續(xù)器中的每一個都包含電感器。
18.如權利要求15所述的器件，其中將所述第一和第二交流分量斷續(xù)器中的每一個都布置在所述封裝里。
19.如權利要求18所述的器件，其中將所述第一和第二交流分量斷續(xù)器中的每一個都布置在所述芯片里。
20.如權利要求15所述的器件，其中將所述第一和第二交流分量斷續(xù)器中的每一個都布置在所述封裝外。
21.如權利要求15所述的器件，其中所述第一和第二阻抗電路中的每一個都為串聯(lián)諧振電路。
22.一種用于在半導體器件中減少電源電壓噪聲的方法，包含芯片，其包含多個第一電源電壓端子和多個第一地電壓端子；和，封裝，其包含連接到所述多個第一電源電壓端子的多個第二電源電壓端子和連接到所述多個第一地電壓端子的多個第二地電壓端子，其中將所述芯片布置在所述封裝中；所述方法包含使用連接在直流分量第二電源電壓端子和地電壓之間的第一串聯(lián)諧振電路來減少交流分量電源電壓噪聲，其中所述直流分量第二電源電壓端子為所述多個第二電源電壓端子之一；使用連接在所述直流分量第二電源電壓端子和所述電源電壓之間的第一交流分量斷續(xù)器來中斷電源電壓的交流分量；將所述電源電壓的交流分量和直流分量兩者都提供到除所述直流分量第二電源電壓端子之外的所述第二電源電壓端子中的每一個；以及，至多將所述地電壓的交流分量和直流分量兩者都提供到所述第二地電壓端子中的每一個。
23.如權利要求22所述的方法，還包含使用連接在直流分量第二地電壓端子和所述電源電壓之間的第二串聯(lián)諧振電路來減少所述交流分量電源電壓噪聲，其中所述直流分量第二地電壓端子為所述第二地電壓端子之一；使用連接在所述直流分量第二地電壓端子和所述地電壓之間的第二交流分量斷續(xù)器來中斷所述地電壓的交流分量；以及，只將所述地電壓的直流分量提供到所述直流分量地電壓端子。
24.一種印刷電路板，包含基板，其包含供應電源電壓的電源電壓層和供應地電壓的地電壓層；多個去耦電容器，其連接在所述電源電壓和地電壓之間，其中所述多個去耦電容器使所述PCB的諧振頻率比所述PCB的可操作的頻率更高；和，阻抗電路，其連接在所述電源電壓和地電壓之間，并減少在所述諧振頻率處的阻抗。
25.如權利要求2 4所述的印刷電路板，其中所述阻抗電路包含串聯(lián)連接在所述電源電壓和地電壓之間的電容器和電感器；和，所述阻抗電路的諧振頻率在0.8到1.2倍的、當所述阻抗電路沒有包含所述電容器時的諧振頻率的范圍內(nèi)，該諧振頻率歸因于所述基板、去耦電容器和阻抗電路。
26.如權利要求25所述的印刷電路板，其中所述阻抗電路還包含串聯(lián)連接到所述電感器的電阻器。
27.如權利要求25所述的印刷電路板，其中所述電容器和電感器為分立元件。
28.如權利要求25所述的印刷電路板，其中所述電容器為分立元件，而所述電感器通過將信號線成螺旋形地安排在所述基板上來組成。
29.如權利要求24所述的印刷電路板，其中所述多個去耦電容器中的每一個都包含電容器、電感器和電阻器，其中將所述電容器、電感器和電阻器串聯(lián)連接。
全文摘要
將半導體器件、與該半導體器件相關的方法和印刷電路板公開。半導體器件包括芯片和封裝(所述芯片和封裝包括多個電源電壓端子和多個地電壓端子)，其中將芯片布置在封裝中。半導體器件還包括連接在直流分量電源電壓端子和地電壓之間的阻抗電路(其中直流分量電源電壓端子為多個電源電壓端子之一)，和連接在直流分量電源電壓端子和電源電壓之間的交流分量斷續(xù)器。將電源電壓的交流分量和直流分量兩者都施加到除直流分量第二電源電壓端子之外的電源電壓端子中的每一個，并將地電壓施加到地電壓端子中的每一個。
文檔編號H05K1/16GK101071811SQ20071010255
公開日2007年11月14日 申請日期2007年5月14日 優(yōu)先權日2006年5月12日
發(fā)明者金鐘勛, 李載濬, 金紋廷, 樸光洙, 張永贊 申請人:三星電子株式會社