專利名稱：電路基板、顯示裝置和液晶顯示裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及電路基板、顯示裝置和液晶顯示裝置。更詳細(xì)地說， 涉及適用于便攜式電話等移動設(shè)備的電路基板、以及具備上述電路基 板的顯示裝置和液晶顯示裝置。
背景技術(shù)：
近年來，在安裝有液晶顯示裝置、有機(jī)場致發(fā)光顯示裝置等的便
攜式電話、PDA等便攜式電子設(shè)備中，要求進(jìn)一步的小型化和輕量化。 伴隨于此，有實(shí)現(xiàn)顯示區(qū)域周邊的小型化、即窄邊框化的趨勢，促進(jìn) 開發(fā)。此外，由于實(shí)現(xiàn)薄型化和成本削減等，有增加具備在基板上形 成驅(qū)動電路等的驅(qū)動所需要的周邊電路的完全一體型(foil monolithic) 的電路基板的顯示裝置的傾向。在具備完全一體型的電路基板的顯示 裝置中，由于在電路基板上形成用于驅(qū)動像素的電路，所以基板上的 顯示部以外的區(qū)域(邊框區(qū)域)增加，因此正在進(jìn)行用于促進(jìn)窄邊框 化的開發(fā)。
在現(xiàn)有的顯示裝置中，作為面板內(nèi)部的配線使用低電阻的鋁，如 果通過使該配線延伸至面板外部來作為外部連接端子使用，則鋁膜有 可能產(chǎn)生腐蝕。因此，公開了將面板內(nèi)部的配線所使用的鋁膜在面板 內(nèi)部與配置在比鋁膜更靠下的階層的金屬膜連接，使用該金屬膜延伸 至面板外部的方式(例如參照專利文獻(xiàn)l)。
此外，在專利文獻(xiàn)1中，也公開了作為防止外部連接端子的腐蝕 的方式，對面板內(nèi)部的配線使用鋁膜，使鋁膜延伸至面板外部而作為 外部連接端子使用，通過將鋁膜端部的向面板外部的露出部分用鉻 (Cr)膜和氧化銦錫(ITO)膜覆蓋，從而防止外部連接端子部的腐蝕 的方式。
專利文獻(xiàn)l:日本特開平3 —58019號公報

發(fā)明內(nèi)容
但是，如專利文獻(xiàn)1所公開的方式那樣，在將面板內(nèi)部的配線與 形成在比該配線更靠下的階層的金屬膜連接，通過使該金屬膜延伸而 作為外部連接端子使用的情況下，需要分開設(shè)置成為外部連接端子的 區(qū)域和配置面板內(nèi)部的配線的區(qū)域，在增大邊框面積這一點(diǎn)上有改善 的余地。
本發(fā)明是鑒于上述現(xiàn)狀而研發(fā)的，其目的在于提供一種削減了邊 框面積的電路基板、顯示裝置和液晶顯示裝置。
本發(fā)明的發(fā)明人對適用于顯示裝置的窄邊框化的電路基板進(jìn)行了 各種研討，著眼于外部連接端子的配置。然后，發(fā)現(xiàn)在現(xiàn)有的顯示裝 置中，面板內(nèi)部所使用的配線與配置在比該配線更靠下的階層的金屬 膜連接，通過使該金屬膜延伸而作為連接端子，因此通過分開設(shè)置用 作外部連接端子的區(qū)域和配線區(qū)域而導(dǎo)致邊框面積增大，并且還發(fā)現(xiàn) 電路基板通過具有配置在外部連接端子的下層的配線，使外部連接端 子和配線重疊，能夠削減邊框區(qū)域，從而想到能夠完美地解決上述課 題，達(dá)到本發(fā)明。
艮口，本發(fā)明是在基板上具有用于像素的驅(qū)動的驅(qū)動電路和外部連 接端子的電路基板，上述電路基板是具有配置在外部連接端子的下層 的配線的電路基板。
以下對本發(fā)明進(jìn)行詳細(xì)敘述。
本發(fā)明的電路基板是在基板上具有用于像素的驅(qū)動的驅(qū)動電路和 外部連接端子的電路基板。上述像素是構(gòu)成顯示圖像的最小的單位， 例如在將本發(fā)明的電路基板應(yīng)用于彩色顯示的顯示裝置的情況下，是 指顯示紅色、綠色、藍(lán)色等的單色的點(diǎn)。即，像素也可以是子像素。 上述驅(qū)動電路是用于驅(qū)動像素的電路。作為驅(qū)動電路，可列舉源極驅(qū) 動電路、柵極驅(qū)動電路等。此外，驅(qū)動電路由傳輸門、閂鎖電路、定 時發(fā)生器、基于電源電路等的轉(zhuǎn)換器等的電路構(gòu)成。上述外部連接端 子是用于電連接電路基板的外部(其它部件)和電路基板內(nèi)的配線(電 路)的端子。此外，在本說明書中簡稱為"電路"的情況下，其種類 并沒有特別的限定，但優(yōu)選是顯示裝置用(更優(yōu)選為液晶顯示裝置用) 的電路基板所使用的電路。
11上述電路基板具有配置在外部連接端子的下層的配線。在本說明書中"配置在下層"是指配置在下面的階層的重疊區(qū)域。另外，在本說明書中，"下"意味著更靠基板側(cè)，另一方面，"上"意味著更遠(yuǎn)離基板側(cè)。此外，在"配置在下面的階層"這種情況下，可以重疊，也可以不重疊，并沒有特別的限定。作為上述配線并沒有特別的限定，
可列舉驅(qū)動電路、構(gòu)成靜電放電(Electrostatic Discharge: ESD)保護(hù)
電路等的電路的配線、與外部連接端子連接的連接配線等。作為連接配線，可列舉從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線等。上述配線中的至少一個配線，配置在外部連接端子的下層，由此能夠削減邊框部分的面積。另外，在本發(fā)明中，可以是配線整體配置在外部連接端子的下層的整體，也可以是配線的一部分配置在外部連接端子的下層，對于配置在配線的外部連接端子的下層的部分占整體的比例并沒有特別的限定。
以下表示本發(fā)明的優(yōu)選方式。另外，以下所示的各方式也可以分
別適當(dāng)組合。
上述電路基板，由于電路結(jié)構(gòu)配線和包括外圍配線與電源配線的連接配線中的至少任意一個配線配置在外部連接端子的下層，所以能夠削減配線面積。
優(yōu)選上述配線包括與外部連接端子連接的連接配線，在上述電路基板中，連接配線配置在外部連接端子的下層。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線，在上述電路基板中，外圍配線配置在外部連接端子的下層。
優(yōu)選上述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在上述電路基板中，電源配線配置在外部連接端子的下層。
優(yōu)選上述配線包括構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，電路結(jié)構(gòu)配線配置在外部連接端子的下層。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在上述電路基板中，外圍配線和電源配線配置在外部連接端子的下層。
優(yōu)選上述配線包括與外部連接端子連接的連接配線和構(gòu)成電路的
12電路結(jié)構(gòu)配線，在上述電路基板中，連接配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層。
優(yōu)選上述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，電源配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層。
根據(jù)這些，由于電路結(jié)構(gòu)配線和包括外圍配線與電源配線的連接配線中的至少一個配線的一部分配置在外部連接端子的下層，所以能夠大幅度削減配線面積，能夠?qū)崿F(xiàn)窄邊框化。另外，在本說明書中，"電路結(jié)構(gòu)配線"是指電路內(nèi)部的配線，可列舉構(gòu)成傳輸門、閂鎖電路、定時發(fā)生器、包括基于電源電路等的轉(zhuǎn)換器等的電路的驅(qū)動電路、ESD
保護(hù)電路等的保護(hù)電路、緩沖電路、數(shù)字一模擬轉(zhuǎn)換電路(DAC電路)、移位寄存器、采樣存儲器等的電路的配線。此外，"電路結(jié)構(gòu)配線"也包括將構(gòu)成驅(qū)動電路的多個電路彼此連接的配線。而且，"外圍配線"是連接驅(qū)動電路和外部連接端子，將從外部輸入的信號傳遞到驅(qū)動電路的配線。此外，"電源配線"是從外部連接端子供給用于使驅(qū)動電路、ESD保護(hù)電路、緩沖電路、DAC電路、移位寄存器、采樣存儲器等的電路驅(qū)動的電源的配線。電源配線由于需要向電源電路供給大量的電流，所以優(yōu)選配線寬度比外圍配線寬廣。"連接配線"是包括外圍配線和電源配線的與外部連接端子連接的配線，例如在構(gòu)成晶體管的源極電極、漏極電極、柵極電極等直接與外部連接端子連接的情況下，這些電極等也能夠包括于連接配線。由于能夠使上述外部連接端子在正下方與在該外部連接端子的內(nèi)側(cè)區(qū)域重疊的連接配線連接，所以能夠僅通過設(shè)置在配置于外部連接端子和連接配線之間的層間膜的接觸孔連接。因此，不僅能夠縮短配線的長度(配線長度)，而且能夠?qū)崿F(xiàn)由配線面積的削減和配線長度削減而帶來的配線的低電阻化。另外，本發(fā)明可以是電路結(jié)構(gòu)配線和包括外圍配線與電源配線的連接配線的各配線的整體配置在外部連接端子的下層，也可以是電路結(jié)構(gòu)配線和包括外圍配線與電源配線的連接配線的各配線的一部分配置在外部連接端子的下層，對于電路結(jié)構(gòu)配線和包括外圍配線與電源配線的連接配線的各配線的配置在外部連接端子的下層的部分占整體的比例并沒有特別的限定。此外，例如，也可以是兩個電路結(jié)構(gòu)配線配置在不同的階層，配置在不同的階層的電路結(jié)構(gòu)配線彼此重疊。對于外圍配線、電源配線等也同樣，也可以是兩個外圍配線配置在不同的階層，配置在不同的階層的外圍配線彼此重疊，也可以是兩個電源配線配置在不同的階層，配置在不同的階層的電源配線彼此重疊。據(jù)此，能夠進(jìn)一步實(shí)現(xiàn)邊框面積的削減。
由于構(gòu)成上述電路的電路結(jié)構(gòu)配線、從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線的至少兩個配線配置在外部連接端子的下層的同一層，所以配置在該同一層的配線能夠用同一成膜工序和圖案形成工序形成，因此能夠削減制造工序，能夠?qū)崿F(xiàn)生產(chǎn)性的提高。這樣，優(yōu)選配置在同一層的配線是能夠通過圖案形成而形成利用相同的成膜工序形成的膜的配線。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在上述電路基板中，外圍配線和電源配線配置在外部連接端子的下層的同一層。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層的同一層。
優(yōu)選上述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，電源配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層的同一層。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層的同一層。
據(jù)此，在形成于外部連接端子的下層的電路結(jié)構(gòu)配線、外圍配線和電源配線的一部分的至少兩個配置在同一層的情況下，配置在同一層的配線由于能夠利用相同的成膜工序和圖案形成工序形成，所以能夠?qū)崿F(xiàn)制造工序數(shù)量的削減。另外，在本發(fā)明中，外圍配線、電源配線和電路結(jié)構(gòu)配線的各配線也可以分別整體配置在同一層，外圍配線、電源配線和電路結(jié)構(gòu)配線的各配線也可以分別一部分配置在同一層，對于各外圍配線、電源配線和電路結(jié)構(gòu)配線而言，相互配置在同一層的部分占整體的比例并沒有特別的限定。
由于構(gòu)成上述電路的電路結(jié)構(gòu)配線、從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線的至少兩個配線重疊配置在外部連接端子的下層，所以能夠削減配置配線的面積(配線面積)，能夠?qū)崿F(xiàn)窄邊框化。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在上述電路基板中，外圍配線和電源配線在外部連接端子的下層重疊配置。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線和電路結(jié)構(gòu)配線在外部連接端子的下層重疊配置。
優(yōu)選上述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，電源配線和電路結(jié)構(gòu)配線在外部連接端子的下層重疊配置。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，選自外圍配線、電源配線和電路結(jié)構(gòu)配線中的至少兩個配線在外部連接端子的下層重疊配置。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線在外部連接端子的下層相互重疊配置。
15據(jù)此，由于形成于外部連接端子的下層的電路結(jié)構(gòu)配線、外圍配線和電源配線的一部分的任意部位重疊配置，與配線配置在同一層那樣的情況等相比較，能夠進(jìn)一步削減配線面積，能夠進(jìn)一步實(shí)現(xiàn)窄邊框化。此外，由于使配線重疊，所以能夠提高配線形成圖案的自由度，能夠使配線面積(配置配線的區(qū)域的面積)進(jìn)一步減少。即，在配線彼此配置在同一層的情況下，由于配線彼此不能交叉，所以需要以不行成交叉部的方式使配線延伸，但通過使配線的一部分交叉能夠縮短配線長度。進(jìn)而，代替削減配線面積，也可以增加配線寬度，也能夠?qū)崿F(xiàn)配線的低電阻化。另外，由于外圍配線和電源配線與外部連接端子連接，所以優(yōu)選在構(gòu)成電路的電路結(jié)構(gòu)配線的上層配置外圍配線和/或電源配線，但形成各配線的階層并沒有特別的限定，也可以在外圍配線的上層配置電路結(jié)構(gòu)配線和/或電源配線，也可以在電源配線的上層配置外圍配線和/或電路結(jié)構(gòu)配線。此外，作為配置配線的順序，優(yōu)選從上層依次配置電源配線、外圍配線和電路結(jié)構(gòu)配線。由于重疊制造工序，越到上層的制造工序，越容易產(chǎn)生來自下層配線的臺階的影響、由與下層的重疊精度的降低等引起的對準(zhǔn)偏差，難以細(xì)微化。因此，優(yōu)選將與配線寬度通常寬廣的外圍配線和電路結(jié)構(gòu)配線等比較對準(zhǔn)精度通常即使低也可以的電源配線配置在比電路結(jié)構(gòu)配線更靠向上層。在本發(fā)明的電路基板中，也可以外圍配線、電源配線和電路結(jié)構(gòu)配線的各配線分別整體重疊配置，也可以外圍配線、電源配線和電路結(jié)構(gòu)配線的各配線分別一部分重疊配置，對于各外圍配線、電源配線和電路結(jié)構(gòu)配線而言，相互重疊的部分占整體的比例并沒有特別的限定。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在上述電路基板中，外圍配線、電源配線和電路在外部連接端子的下層相互重疊配置。據(jù)此，能夠得到與上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線在外部連接端子的下層相互重疊配置的情況同樣的效果。
16構(gòu)成上述電路的電路結(jié)構(gòu)配線、從外部連接端子向驅(qū)動電路傳遞 信號的外圍配線和從外部連接端子供給用于使電路驅(qū)動的電源的電源 配線之內(nèi)的兩個配線配置在外部連接端子的下層的同一層，它們中剩 余的一個配線與配置在同一層的兩個配線的任一個重疊，由此能夠有 效地實(shí)現(xiàn)生產(chǎn)性提高和窄邊框化。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配 線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電 路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路 結(jié)構(gòu)配線配置在外部連接端子的下層，外圍配線和電源配線配置在同 一層，上述電路結(jié)構(gòu)配線與外圍配線和電源配線中的至少任意一方的 配線重疊配置。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配 線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電 路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路 結(jié)構(gòu)配線配置在外部連接端子的下層，外圍配線和電路結(jié)構(gòu)配線配置 在同一層，上述電源配線與外圍配線和電路結(jié)構(gòu)配線中的至少任意一 方的配線重疊配置。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配 線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電 路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路 結(jié)構(gòu)配線配置在外部連接端子的下層，電源配線和電路結(jié)構(gòu)配線配置 在同一層，上述外圍配線與電源配線和電路結(jié)構(gòu)配線中的至少任意一 方的配線重疊配置。
據(jù)此，能夠發(fā)揮構(gòu)成上述電路的電路結(jié)構(gòu)配線、從外部連接端子 向驅(qū)動電路傳遞信號的外圍配線和從外部連接端子供給用于使電路驅(qū) 動的電源的電源配線之內(nèi)的兩個配線配置在外部連接端子的下層的同 一層的情況和在外部連接端子的下層重疊配置的情況所帶來的上述兩 方的優(yōu)點(diǎn)。
優(yōu)選上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配 線和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在上述 電路基板中，外圍配線和電源配線配置在外部連接端子的下層的同一層，電路與外圍配線和電源配線中的至少任意一方的配線重疊配置。 據(jù)此，能夠得到與上述配線包括從外部連接端子向驅(qū)動電路傳遞信號 的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線 和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配 線和電路結(jié)構(gòu)配線配置在外部連接端子的下層，外圍配線和電源配線 配置在同一層，上述電路結(jié)構(gòu)配線與外圍配線和電源配線中的至少任 意一方的配線重疊配置的情況同樣的效果。
優(yōu)選上述配線包括兩個以上與外部連接端子連接的連接配線，上 述連接配線的至少一個，在與其它連接配線不同的階層，與上述其它 連接配線重疊配置。據(jù)此，能夠進(jìn)一步削減配線面積，能夠進(jìn)一步實(shí)
現(xiàn)窄邊框化。例如，圖io是表示在不同的階層形成的多個連接配線重
疊配置時的外部連接端子和連接配線的連接方式的平面模式圖。如圖
10所示，將連接配線16a和連接配線16b和連接配線16c局部重疊配 置，將外部連接端子20a和連接配線16a通過接觸孔25a連接，將外部 連接端子20b和連接配線16b通過接觸孔25b連接，將外部連接端子 20c和連接配線16c通過接觸孔25c連接。在圖10的情況下，優(yōu)選從 基板側(cè)依次層疊有連接配線16a、連接配線16b和連接配線16c，在各 連接配線16a、 16b、 16c重疊的部分，在各連接配線16a、 16b、 16c 之間配置有絕緣性的膜。另外，也考慮外部連接端子與晶體管的源極 電極、漏極電極、或柵極電極等直接連接的情況。此外，在上述配線 包括兩個以上與外部連接端子連接的連接配線的情況下，也可以在一 個外部連接端子上連接多個連接配線，也可以在多個外部連接端子上 各連接一個連接配線，與一個外部連接端子連接的連接配線的數(shù)量并 沒有特別的限定。在圖10中，連接配線16a、連接配線16b和連接配 線16c的配線寬度不同，但上述連接配線的配線寬度各自可以不同， 也可以相同。
優(yōu)選上述配線包括與外部連接端子連接的連接配線，上述連接配 線在外部連接端子的下層與該外部連接端子連接。即，優(yōu)選上述連接 配線在外部連接端子的正下方與該外部連接端子連接。據(jù)此，由于將 外部連接端子和位于外部連接端子的正下方的連接配線通過接觸孔連 接，所以能夠減少連接配線的外圍面積，還能夠?qū)崿F(xiàn)由連接配線的配
18線長度削減所帶來的低電阻化。作為這樣的方式，例如也可舉出連接 配線與外部連接端子連接，與該連接配線所連接的外部連接端子以外 的其他外部連接端子不重疊的圖11 (a)所示的方式等。
優(yōu)選上述電路基板具有2個以上的外部連接端子，上述連接配線 與該連接配線所連接的外部連接端子以外的其他外部連接端子重疊。
另外，在連接配線為2個以上的情況下，任意一個連接配線與該連接
配線所連接的外部連接端子以外的其他外部連接端子重疊即可，也可 以包括與連接配線(其自身)連接的外部連接端子以外的其他外部連 接端子不重疊的連接配線。
一般地，作為外部連接端子和外圍配線或電源配線連接的方法， 可舉出將外部連接端子的端部與包括外圍配線和電源配線的連接配線
連接的方式(例如參照圖9—1)。但是，在該情況下，由于需要使連接
配線延伸至外部連接端子，所以無法有效地削減連接配線的外圍面積。 在本說明中，能夠?qū)⑼獠窟B接端子和位于外部連接端子的正下方的連 接配線通過接觸孔直接相連，能夠減少連接配線的外圍面積，還能夠 實(shí)現(xiàn)由連接配線的配線長度削減所帶來的低電阻化。而且，由于在上 述電路基板中，能夠使連接配線與該連接配線所連接的外部連接端子 以外的其他外部連接端子重疊配置，所以能夠進(jìn)一步實(shí)現(xiàn)配線面積的 削減。在外部連接配線的正下方的同一層內(nèi)平行排列多個連接配線的
情況下，例如圖ll (a)所示，當(dāng)各外部連接端子20d的端部區(qū)域和各 連接配線16d通過接觸孔25d連接，各連接配線16d以與各自連接的 外部連接端子以外的其它外部連接端子不重疊的方式配置時，由于導(dǎo) 致外部連接端子20d較短，所以外部連接端子的面積變小，外部連接 端子和外部的連接變得困難。對此，如圖11 (b)所示，當(dāng)用接觸孔 25e連接各外部連接端子20e的內(nèi)側(cè)區(qū)域和各連接配線16e，各連接配 線16e以與所連接的外部連接端子以外的其它外部連接端子重疊的方 式進(jìn)行配置時，不需要變更各外部連接端子的面積，所以能夠以相同 的大小配置多個外部連接端子，外部連接端子和外部的連接變得容易， 也不會引起接觸電阻的降低。
此外，在包括兩個以上與外部連接端子連接的連接配線 情況下， 可以在一個外部連接配線上連接多個連接配線，也可以在多個外部連接端子上各連接一個連接配線，但其中，優(yōu)選在一個外部連接端子上 連接兩個連接配線。例如，如圖11 (C)所示，也可以采用兩個連接配
線16f和連接配線16i分別通過接觸孔25f和接觸孔25i與一個外部連 接端子20f連接。據(jù)此，由于利用兩個連接配線傳遞信號，所以能夠使 連接配線進(jìn)一步細(xì)線化。此時，外部連接端子20g通過接觸孔25g與 連接配線16g連接，外部連接端子20h通過接觸孔25h與連接配線16h 連接。進(jìn)而，優(yōu)選至少兩個連接配線配置在不同的階層。例如圖11 (d) 所示，在連接配線16j、連接配線16k和連接配線161配置在相同的階 層，連接配線16m與配置在與其它的連接配線16j、連接配線16k和連 接配線161不同的階層的情況下，也可以采用兩個連接配線16j和連接 配線16m分別通過接觸孔25j和接觸孔25m與一個外部連接端子20j 連接。此時，外部連接端子20k通過接觸孔25k與連接配線16k連接 的方式，外部連接端子201通過接觸孔251與連接配線161連接。另外， 配置在不同的階層的兩個(多個)連接配線連接的外部連接端子并沒 有特別的限定，可以與相同的外部連接端子連接，也可以與不同的外 部連接端子連接。
在上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配 線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電 路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路 結(jié)構(gòu)配線配置在外部連接端子的下層的情況下，優(yōu)選上述電路基板具 有第一層間膜和第二層間膜，上述電路基板，在構(gòu)成電路的電路結(jié)構(gòu) 配線之上的階層，依次層疊有第一層間膜、外圍配線和電源配線、以 及第二層間膜。
據(jù)此，由于外圍配線和電源配線配置在同一層，能夠用同一成膜 工序和圖案形成工序形成，所以能夠削減制造工序數(shù)量。此外，由于 外圍配線和電源配線是與外部連接端子連接的配線，所以能夠用同一 圖案形成工序進(jìn)行為了連接外部連接端子和外圍配線或電源配線而設(shè) 置的接觸孔的形成，能夠?qū)崿F(xiàn)制造工序的簡化。進(jìn)而，優(yōu)選第一層間 膜和第二層間膜的與基板相反一側(cè)的表面是平坦的，優(yōu)選是同一膜表 面的高低差為500nm以下的平坦化膜。通過減少同一膜的高低差，在 第一層間膜和/或第二層間膜上配置的配線等的形狀上不會產(chǎn)生臺階，因此能夠防止斷線等的發(fā)生。
在上述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在上述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層的情況下，優(yōu)選上述電路基板具有第一層間膜、第二層間膜和第三層間膜，上述電路基板，在構(gòu)成電路的電路結(jié)構(gòu)配線之上的階層，依次層疊有第一層間膜、外圍配線、第二層間膜、電源配線和第三層間膜。
此外，在上述情況下，優(yōu)選上述電路基板具有第一層間膜、第二層間膜和第三層間膜，上述電路基板，在構(gòu)成電路的電路結(jié)構(gòu)配線之上的階層，依次層疊有第一層間膜、電源配線、第二層間膜、外圍配線和第三層間膜。
據(jù)此，通過在不同的層形成外圍配線和電源配線，能夠使配線彼此(外圍配線和電源配線)重疊，能夠進(jìn)一步削減配線面積，能夠?qū)崿F(xiàn)窄邊框化。此外，優(yōu)選第一層間膜、第二層間膜和第三層間膜的與
基板相反一側(cè)的表面是平坦的，優(yōu)選是同一膜表面的高低差為500nm
以下的平坦化膜。通過減少同一膜的高低差，在第一層間膜、第二層間膜和/或第三層間膜上配置的配線等的形狀上不會產(chǎn)生臺階，因此能夠防止斷線等的發(fā)生。
優(yōu)選上述外部連接端子是包括含鋁膜和腐蝕防止導(dǎo)電膜的層疊體，更優(yōu)選上述外部連接端子從基板側(cè)依次層疊含鋁膜和腐蝕防止導(dǎo)電膜而構(gòu)成。腐蝕防止導(dǎo)電膜與含鋁膜相比，只要是由對于鹽、酸、堿、水分或氧難以腐蝕的材料構(gòu)成就沒有特別的限定，可以用多個膜構(gòu)成，也可以用多個材料構(gòu)成。優(yōu)選腐蝕防止導(dǎo)電膜與含鋁膜相比，由對于鹽、酸、堿、水分或氧難以腐蝕的材料構(gòu)成。作為構(gòu)成腐蝕防止導(dǎo)電膜的材料，可舉出氧化銦鋅、氧化銦錫、鈦、鉬、鎢等。在本說明書中"腐蝕"優(yōu)選是指產(chǎn)生導(dǎo)電性的降低、熔析、與下層的剝離等。此外，從生產(chǎn)性的觀點(diǎn)來看優(yōu)選上述外部連接端子通過與形成其它的金屬膜的工序相同的工序形成。此外，腐蝕防止導(dǎo)電膜優(yōu)選設(shè)置在含鋁膜的與基板相反的一側(cè)和側(cè)面。作為上述配線，可舉出驅(qū)動電
路、構(gòu)成ESD保護(hù)電路等的配線、與外部連接端子連接的連接配線等的配線。作為連接配線，可舉出從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線等。通過將配線配置在外部連接端子的下層，能夠大幅度削減邊框部分的面積。上述含鋁膜不僅是只由鋁構(gòu)成的膜，而且只要是包含鋁而構(gòu)成的膜即可。作為含鋁膜，例如可舉出由鋁單體構(gòu)成的鋁膜、由鋁和桂的合金構(gòu)成的鋁一硅合金膜等。通過使用鋁一硅合金膜，能夠得到耐熱性提高的效果。
優(yōu)選上述腐蝕防止導(dǎo)電膜是氧化銦鋅膜，上述外部連接端子從基板側(cè)依次層疊含鋁膜和氧化銦鋅膜而構(gòu)成。
此外，在上述腐蝕防止導(dǎo)電膜是氧化銦鋅膜，上述外部連接端子是從基板側(cè)依次層疊含鋁膜和氧化銦鋅膜而構(gòu)成的情況下，優(yōu)選上述外部連接端子從基板側(cè)依次層疊氧化銦錫膜、含鋁膜和氧化銦鋅膜而構(gòu)成。
據(jù)此，通過用氧化銦鋅膜形成腐蝕防止導(dǎo)電膜，能夠用與含鋁膜同樣的蝕刻工序進(jìn)行圖案形成，并且不會產(chǎn)生電蝕反應(yīng)，因此能夠?qū)崿F(xiàn)生產(chǎn)性和可靠性的提高。另外，在氧化銦錫膜配置在含鋁膜的下層的情況下，更優(yōu)選上述外部連接端子從基板側(cè)依次層疊氧化銦錫膜、鉬膜、含鋁膜和氧化銦鋅膜而構(gòu)成。通過在氧化銦錫膜和含鋁膜之間配置鉬膜等的導(dǎo)電膜，當(dāng)對含鋁膜進(jìn)行圖案形成時，能夠防止在含鋁膜和氧化銦錫膜之間產(chǎn)生電蝕反應(yīng)。
在上述腐蝕防止導(dǎo)電膜是氧化銦鋅膜，上述外部連接端子是從基板側(cè)依次層疊含鋁膜和氧化銦鋅膜而構(gòu)成的情況下，優(yōu)選上述電路基板在像素內(nèi)具有包括氧化銦鋅膜而構(gòu)成的透明電極。透明電極和外部連接端子均包括氧化銦鋅膜而構(gòu)成，從而能夠通過同一成膜工序和圖案形成工序形成，因此能夠?qū)崿F(xiàn)制造工序數(shù)量的削減。此外，在由與含鋁膜相同的圖案形成工序?qū)ρ趸熶\膜實(shí)施蝕刻時，不會產(chǎn)生電蝕反應(yīng)。
優(yōu)選上述腐蝕防止導(dǎo)電膜是氧化銦錫膜，上述外部連接端子從基板側(cè)依次層疊含鋁膜和氧化銦鋅膜而構(gòu)成。
此外，在該情況下，更優(yōu)選上述外部連接端子從基板側(cè)依次層疊氧化銦鋅膜、含鋁膜和氧化銦錫膜而構(gòu)成。據(jù)此，通過在含鋁膜的上層配置氧化銦錫膜，能夠防止含鋁膜的腐蝕。
進(jìn)而，在上述腐蝕防止導(dǎo)電膜是氧化銦錫膜，上述外部連接端子是從基板側(cè)依次層疊上述含鋁膜和氧化銦錫膜而構(gòu)成的情況下，優(yōu)選上述電路基板在像素內(nèi)具有包括氧化銦錫膜而構(gòu)成的透明電極。由于將氧化銦錫膜作為透明電極使用，所以當(dāng)作為外部連接端子使用氧化銦錫膜時，能夠用相同的成膜工序和圖案形成工序形成透明電極和構(gòu)成外部連接端子的氧化銦錫膜。
在上述外部連接端子是包括含鋁膜和腐蝕防止導(dǎo)電膜的層疊體的情況下，優(yōu)選上述電路基板在像素內(nèi)具有包括構(gòu)成外部連接端子的膜而構(gòu)成的反射電極。反射電極包括構(gòu)成外部連接端子的膜而構(gòu)成，從而能夠用相同的成膜工序和圖案形成工序形成，因此能夠削減制造工
''此外，在上述外部連接端子不包括含鋁膜和/或腐蝕防止膜的方式中，優(yōu)選上述電路基板在像素內(nèi)具有包括構(gòu)成外部連接端子的層而構(gòu)成的反射電極?？梢圆捎梅瓷潆姌O和外部連接端子不包括含鋁膜和/或腐蝕防止膜的方式，同樣能夠削減制造工序數(shù)量并實(shí)現(xiàn)生產(chǎn)性的提高。
在上述外部連接端子是包括含鋁膜和腐蝕防止導(dǎo)電膜的層疊體，上述電路基板在像素內(nèi)具有包括構(gòu)成外部連接端子的膜而構(gòu)成的反射電極的情況下，優(yōu)選上述腐蝕防止導(dǎo)電膜是氧化銦錫膜，上述反射電極從基板側(cè)依次層疊含鋁膜和氧化銦錫膜而構(gòu)成。據(jù)此，在半透過型液晶顯示裝置中具備上述電路基板，由氧化銦錫膜形成與反射電極相對的電極(相對電極)的情況下，由于反射電極和相對電極的材料相同，所以能夠抑制閃爍的發(fā)生，并且能夠防止外部連接端子的含鋁膜的腐蝕。
在上述外部連接端子是包括含鋁膜和腐蝕防止導(dǎo)電膜的層疊體的情況下，優(yōu)選上述外部連接端子的含鋁膜的與基板相反的面(與基板相反一側(cè)的面)和側(cè)面由腐蝕防止導(dǎo)電膜覆蓋。含鋁膜是通過與外部氣體接觸而容易產(chǎn)生腐蝕的金屬。因此，通過用腐蝕防止導(dǎo)電膜覆蓋含鋁膜的與基板相反的面和側(cè)面，能夠防止含鋁膜腐蝕。含鋁膜的基板側(cè)由于通常被其它的膜所覆蓋，所以不需要用腐蝕防止導(dǎo)電膜覆蓋。
23在上述外部連接端子是包括含鋁膜和腐蝕防止導(dǎo)電膜的層疊體的 情況下，優(yōu)選上述電路基板在像素內(nèi)具有從基板側(cè)依次層疊含鋁膜和 氧化銦錫膜而構(gòu)成的反射電極，上述腐蝕防止導(dǎo)電膜是氧化銦錫膜， 上述外部連接端子和反射電極的含鋁膜的與基板相反的面和側(cè)面由腐 蝕防止導(dǎo)電膜覆蓋。如果在含鋁膜和氧化銦錫膜從表面露出的狀態(tài)下 進(jìn)行濕蝕刻，則在含鋁膜和氧化銦錫膜之間發(fā)生電蝕反應(yīng)，因此有可 能產(chǎn)生剝離等。因此，通過用氧化銦錫膜覆蓋構(gòu)成外部連接端子和反 射電極的含鋁膜的基板側(cè)和側(cè)面，蝕刻液不與含鋁膜接觸，因此不會 產(chǎn)生電蝕反應(yīng)，提高可靠性。
優(yōu)選在上述電路基板中，與配置用于與其它基板的粘合的密封件 的區(qū)域重疊地設(shè)置有外部連接端子，上述區(qū)域在外部連接端子上(外 部連接端子的與基板相反的一側(cè))設(shè)置有絕緣膜。在液晶顯示裝置中， 由于在一對基板之間封入液晶來進(jìn)行顯示，所以電路基板與其它基板 粘合。此外，在氣體放電面板(等離子體顯示面板)中，由于在一對 基板之間封入放電氣體，所以一對基板被粘合。由于在其它的顯示面 板中為了防止顯示元件的劣化等，也多將電路基板與其它基板粘合。 此時，在與外部連接端子的正上方重疊，配置用于粘合的密封件的情 況下，在進(jìn)行粘合時，由于向外部連接端子施加壓力，所以有可能產(chǎn) 生斷線。因此，通過在密封件和外部連接端子之間設(shè)置絕緣膜，能夠 抑制在外部連接端子產(chǎn)生斷線，并且能夠提高密封件的密合性。但是， 由于絕緣膜的膜厚與基板間距離有關(guān)，所以優(yōu)選將絕緣膜的膜厚設(shè)定
得較薄以使基板間距離適當(dāng)。作為絕緣膜優(yōu)選使用感光性丙烯酸樹脂
楚 寸。
優(yōu)選上述電路基板，在配置用于與其它基板的粘合的密封件的區(qū) 域的外側(cè)，設(shè)置有外部連接端子。由此，通過在不同的區(qū)域形成外部 連接端子和密封件，外部連接端子以不被絕緣膜覆蓋并且從電路基板 的表面露出的方式配置的情況下，也能夠使密封件和構(gòu)成電路基板的 表面的膜(通常為絕緣膜，例如第三層間膜)直接接觸，因此提高密 合性。此外，由于在外部連接端子上不配置密封件，所以在粘合基板 時不向外部連接端子施加壓力，因此能夠防止斷線等。
本發(fā)明還可以是具備上述電路基板的顯示裝置。上述電路基板設(shè)置于液晶顯示裝置、有機(jī)場致發(fā)光顯示裝置等的顯示裝置，但優(yōu)選上 述電路基板設(shè)置于液晶顯示裝置。這樣，本發(fā)明也可以是具備上述電 路基板的液晶顯示裝置。顯示裝置和液晶顯示裝置通過具備本發(fā)明的 電路基板，能夠減小邊框的面積，能夠?qū)崿F(xiàn)顯示裝置和液晶顯示裝置 的窄邊框化。
根據(jù)本發(fā)明的電路基板，通過在外部連接端子的下層配置配線， 能夠削減邊框部分的面積。此外，通過外部連接端子包括腐蝕防止膜 而構(gòu)成，能夠防止外部連接端子的腐蝕。進(jìn)而，通過與構(gòu)成像素電極 的透明電極和/或反射電極相同的成膜工序和圖案形成工序形成外部連 接端子，能夠不增加制造工序數(shù)量而實(shí)現(xiàn)窄邊框化。而且，通過在外 部連接端子和密封件之間配置絕緣膜或者在比配置外部連接端子的區(qū) 域更靠向面板內(nèi)側(cè)配置密封件，能夠防止外部連接端子的斷線。


圖1_1是表示實(shí)施方式1涉及的電路基板的結(jié)構(gòu)的平面模式圖。 圖1一2是表示實(shí)施方式1涉及的電路基板的外部連接端子和外圍
配線的配置關(guān)系的平面模式圖。
圖l一3是表示實(shí)施方式1涉及的電路基板的外部連接端子周邊的
結(jié)構(gòu)的截面模式圖。
圖1—4是表示實(shí)施方式1涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的平面模式圖。
圖1 — 5是表示實(shí)施方式1涉及的電路基板上的像素電極的結(jié)構(gòu)的
截面模式圖。
圖2是表示實(shí)施方式2涉及的電路基板的外部連接端子周邊的結(jié) 構(gòu)的截面模式圖。
圖3是表示實(shí)施方式3涉及的電路基板的外部連接端子周邊的結(jié)
構(gòu)的截面模式圖。
圖4一1是表示實(shí)施方式4涉及的電路基板的外部連接端子周邊的
結(jié)構(gòu)的截面模式圖。
圖4 — 2是表示實(shí)施方式4涉及的電路基板的外部連接端子周邊的
結(jié)構(gòu)的平面模式圖。圖4 — 3是表示實(shí)施方式4涉及的電路基板的像素電極的結(jié)構(gòu)的截
面模式圖。
圖5 — 1是表示實(shí)施方式5涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。
圖5—2是表示實(shí)施方式5涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的平面模式圖。
圖5 — 3是表示實(shí)施方式5涉及的電路基板的像素電極的結(jié)構(gòu)的截 面模式圖。
圖6 — 1是表示實(shí)施方式6涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。
圖6—2是表示實(shí)施方式6涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的平面模式圖。
圖6 — 3是表示實(shí)施方式6涉及的電路基板的像素電極的結(jié)構(gòu)的截 面模式圖。
圖6—4是表示實(shí)施方式6涉及的電路基板的像素電極的結(jié)構(gòu)的平
面模式圖。
圖7—1是表示實(shí)施方式7涉及的電路基板的外部連接端子周邊的
結(jié)構(gòu)的截面模式圖。
圖7—2是表示實(shí)施方式7涉及的電路基板的外部連接端子周邊的
結(jié)構(gòu)的平面模式圖。
圖7 — 3是表示實(shí)施方式7涉及的電路基板的像素電極的結(jié)構(gòu)的截 面模式圖。
圖8_1是表示實(shí)施方式8涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。
圖8—2是表示實(shí)施方式8涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的平面模式圖。
圖9一1是表示比較例涉及的電路基板的外部連接端子周邊的結(jié)構(gòu) 的截面模式圖。
圖9—2是表示比較例涉及的電路基板的外部連接端子和外圍配線 的配置關(guān)系的平面模式圖。
圖IO是表示本發(fā)明涉及的電路基板的結(jié)構(gòu)的平面模式圖，表示在不同的階層形成的多個連接配線重疊配置時的外部連接端子和連接配 線的連接方式。
圖11是表示本發(fā)明涉及的電路基板的結(jié)構(gòu)的平面模式圖，表示外 部連接端子和連接配線的連接方式。(a)是將外部連接端子的端區(qū)域 和連接端子連接時的平面模式圖。(b)是連接配線與外部連接端子連 接，該連接配線連接的外部連接端子與其它外部連接端子重疊配置時 的平面模式圖。(C)是在相同階層形成的兩個連接配線與一個外部連
接端子連接時的平面模式圖。(d)是在不同階層形成的連接配線與一
個外部連接端子連接時的平面模式圖。
符號說明10:玻璃基板
11:底涂膜
12:半導(dǎo)體層
13:柵極絕緣膜
14:柵極電極
16a、 16b、 16c、 16d、 16e、 16f、 16g、 16h、 16i、 16j、 16k、 161、 16m、 916:連接配線
20a、 20b、 20c、 20d、 20e、 20f、 20g、 20h、 20j、 20k、 161、 120、 220、 320、 420、 520、 620、 720、 820、 920a、 920b、 920c:外部連接
一山7
順f
25a、 25b、 25c、 25d、 25e、 25f、 25g、 25h、 25i、 25j、 25k、 251、 25m、 125、 225、 325、 425、 525、 625、 725、 825、 925:接觸孔 50:電路區(qū)域 60:外圍配線區(qū)域 70:顯示區(qū)域
115、 415、 515、 615、 715、 815:第一源極/漏極電極 116a、 416a、 516a、 616a、 716a、 816a:第二源極/漏極電極 116b、 216b、 316b、 416b、 516b、 616b、 716b、 816b、 916:外圍
配線
117、 217、 317、 417、 517、 617、 717、 817、 917:第一層間絕緣118、 218、 318、 418、 518、 618、 718、 818、 918:第二層間絕緣
膜
119、 219、 319、 419、 519、 619、 719、 819、 919:第三層間絕緣
膜
120a、 220a、 320a、 420a、 620 a、 63la、 720a、 820a: ITO層
120c、 220c、 320c、 420c、 520c、 620c、 720c、 820c、 131c、 431c、 531c、 631c、 731c: Mo層
120d、 220d、 320d、 420d、 520d、 620d、 720d、 820d、 131d、 431d、 531d、 631d、 731d: Al層
120e、 220e、 320e、 420e、 520e、 720 e、 820e IZO層
121、 221、 321、 421、 521、 621、 721、 821、 124、 224、 324、 424、 524、 624、 724、 824: 131、 431、 531、 631、 731:像素電極 131a、 431a、 531a、 731a:透明電極 131b、 431b、 531b、 731b:反射電極 215、 315:源極/漏極電極 223、 323:第四層間絕緣膜 722:絕緣膜
具體實(shí)施例方式
以下揭示實(shí)施方式，參照附圖對本發(fā)明進(jìn)行更詳細(xì)的說明，但本 發(fā)明并不僅限于這些實(shí)施方式。實(shí)施方式1 8對半透過型液晶顯示裝 置所具備的電路基板進(jìn)行了敘述，但本發(fā)明并不限定于這些實(shí)施方式， 能夠作為顯示裝置普遍所具備的電路基板使用。 (實(shí)施方式1)
圖l一l是表示實(shí)施方式1涉及的電路基板的結(jié)構(gòu)的平面模式圖。 如圖l一l所示，外部連接端子120成為電路區(qū)域50和外圍配線 區(qū)域60設(shè)置在外部連接端子120之下的階層的形態(tài)，能夠增寬顯示區(qū) 域70的面積。"電路區(qū)域"是構(gòu)成電路的電路結(jié)構(gòu)配線密集地配置的 區(qū)域，"外圍配線區(qū)域"是從外部連接端子向驅(qū)動電路傳遞信號的外圍
、131e、 431e、 731e:
921:密封件
電源配線
28配線密集地配置的區(qū)域。
在顯示區(qū)域70內(nèi)配置有由反射電極和透明電極構(gòu)成的像素電極。 此外，圖1—2是在實(shí)施方式1涉及的電路基板中，表示圖l一l中的
外圍配線區(qū)域60內(nèi)的外圍配線116b和外部連接端子120的配置關(guān)系 的放大平面模式圖。如圖l一2所示，外圍配線116b配置在外部連接 端子120的下層，通過接觸孔125與規(guī)定的外部連接端子120連接。 這樣，外圍配線區(qū)域60和電路區(qū)域50配置在外部連接端子120之下 的階層，即外圍配線和電路結(jié)構(gòu)配線配置在外部連接端子120之下的 階層，由此能夠削減配線面積(配置配線的區(qū)域的面積)。
圖l一3是表示實(shí)施方式1涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。圖1—4是表示實(shí)施方式1涉及的電路基板的外部 連接端子周邊的結(jié)構(gòu)的平面模式圖。圖l一5是表示配置在實(shí)施方式1 涉及的電路基板上的顯示區(qū)域70內(nèi)的像素電極的結(jié)構(gòu)的截面模式圖。
實(shí)施方式1涉及的電路基板，如圖1 — 3所示，在基板10上依次 層疊有膜厚50nm的氮氧化硅(SiON)膜和膜厚100nm的氧化硅(SiO》 膜層疊的底涂膜ll;由膜厚50nm的多晶硅(p — Si)膜構(gòu)成的半導(dǎo)體 層12;和由膜厚45mn的SiOj莫構(gòu)成的柵極絕緣膜13。
在柵極絕緣膜13上，與半導(dǎo)體層12的溝道區(qū)域重疊的區(qū)域，配 置有膜厚30nm的氮化鉭(TaN)膜和膜厚370nm的鎢(W)膜層疊的 柵極電極14，在其上的基板整個面上配置有第一層間絕緣膜117。在 第一層間絕緣膜117上配置有第一源極/漏極電極115，通過形成于柵 極絕緣膜13和第一層間絕緣膜117的接觸孔與半導(dǎo)體層12連接。在 第一源極/漏極電極115上配置有第二層間絕緣膜118。另外，第一源 極/漏極電極115不僅包括與半導(dǎo)體層12連接的配線，而且還包括配置 在第一層間絕緣膜117和后述的第二層間絕緣膜U8之間且由與半導(dǎo) 體層12連接的電極相同的成膜工序和圖案形成工序形成的配線。
在第二層間絕緣膜U8上配置有第二源極/漏極電極116a、外圍配 線116b和電源配線124。第二源極/漏極電極116a通過形成于柵極絕 緣膜13、第一層間絕緣膜117和第二層間絕緣膜118的接觸孔與半導(dǎo) 體層12連接。此外，外圍配線116b的一部分通過形成于第二層間絕 緣膜118的接觸孔與第一源極/漏極電極115連接。在第二源極/漏極電極116a、外圍配線116b和電源配線124上的階層形成有第三層間絕緣 膜119。利用由柵極電極14、第一源極/漏極電極115、第二源極/漏極 電極116a等構(gòu)成的元件(在本實(shí)施方式中為TFT)構(gòu)成驅(qū)動器電路等 的電路。這樣，柵極電極14、第一源極/漏極電極115和第二源極/漏極 電極116a相當(dāng)于電路結(jié)構(gòu)配線，如圖1一3所示，電路區(qū)域與外圍配 線區(qū)域重疊也可以。此外，第二源極/漏極電極116a和外圍配線116b 和電源配線124形成在同一層。進(jìn)而，外圍配線116b和電源配線124 與第一源極/漏極電極115重疊配置。
在第三層間絕緣膜119上配置有外部連接端子120，該外部連接端 子從基板IO側(cè)依次層疊有層厚100nm的氧化銦錫(ITO)層120a、層 厚100nm的鉬(Mo)層120c、層厚100nm的鋁(Al)層120d、層厚 10nm的氧化銦鋅(IZO (注冊商標(biāo)))層120e，通過設(shè)置在第三層間 絕緣膜119的接觸孔與外圍配線116b連接。另外，在外部連接端子120 上的一部分形成有用于與其它基板粘合的密封件121。如圖1—4所示， 外部連接端子120在ITO層120a的內(nèi)側(cè)以端部靠齊的狀態(tài)依次形成有 Mo層120c、 Al層120d和IZO層120e，通過位于比密封件121更靠 向面板外側(cè)(圖l一3中的左側(cè))的接觸孔125，外部連接端子120和 外圍配線116b連接。進(jìn)而，如圖1—5所示，配置在顯示區(qū)域70內(nèi)的 像素電極131設(shè)置在第三層間絕緣膜119上。像素電極131由透過顯 示區(qū)域的透明電極131a和反射電極131b構(gòu)成。透明電極131a在像素 區(qū)域整個面配置ITO層而構(gòu)成。反射電極131b是在反射顯示區(qū)域依次 層疊Mo層131c、 Al層131d和IZO層131e而成的，各層厚與構(gòu)成外 部連接端子120的各層同樣。另外，在此，外部連接端子120與外圍 配線116b連接，但也可以與電源配線124或其它外部連接端子連接。
以下對實(shí)施方式1涉及的電路基板的制造方法進(jìn)行說明。
首先，對基板10進(jìn)行作為前處理的洗凈和預(yù)退火?；?0并沒 有特別的限定，從成本等的觀點(diǎn)出發(fā)，優(yōu)選玻璃基板、樹脂基板等。 接著，進(jìn)行以下(1) (16)的工序。 (1)底涂膜的形成工序
通過等離子體化學(xué)氣相生長(Plasma Enhanced Chemical Vapor Deposition: PECVD)法在基板10上依次形成SiON膜和SiOj莫，形成底涂膜11。作為用于形成SiON膜的原料氣體，可舉出甲硅烷(SiH4)、
一氧化二氮?dú)怏w(N20)和氨氣(NH3)的混合氣體等。另外，優(yōu)選使 用正硅酸四乙酯(Tetra Ethyl Ortho Silicate: TEOS)氣體作為原料氣體 形成SiOj莫。此外，作為底涂膜ll也可以使用氮化硅(SiNx)膜等， 該氮化硅膜使用甲硅烷(SiH4)和氨氣(NH3)的混合氣體等作為原料 氣體。
(2) 半導(dǎo)體層的形成工序
利用PECVD法，形成非晶硅(a—Si)。作為a—Si膜形成的原料 氣體，例如可舉出SiH4、乙硅烷(Si2H6)等。由于在由PECVD法形 成的a—Si膜中含有氫，所以在大致50(TC進(jìn)行降低a—Si膜中的氫濃 度的處理(脫氫處理)。此外，之后也可以涂敷金屬催化劑，進(jìn)行用于 連續(xù)晶界結(jié)晶硅(CG—硅)化的前處理。接著，進(jìn)行激光退火，使a —Si膜熔融、冷卻和固化，從而形成p — Si膜。作為激光退火的前處 理，也可以進(jìn)行固相結(jié)晶化的熱處理。接著，進(jìn)行通過四氟化碳(CF4) 氣體的干蝕刻，對p — Si膜進(jìn)行圖案形成，形成半導(dǎo)體層12。
(3) 柵極絕緣膜的形成工序
接著，使用TEOS氣體作為原料氣體，形成由氧化硅構(gòu)成的柵極 絕緣膜13。柵極絕緣膜13的材質(zhì)并沒有特別的限定，也可以使用SiNx 膜、SiON膜等。作為用于形成SiNx膜和SiON膜的原料氣體，可舉出 與在底涂膜的形成工序敘述的同樣的原料氣體。此外，柵極絕緣膜13 也可以是由上述多個材料構(gòu)成的層疊體。
(4) 離子摻雜工序
為了控制N溝道TFT和P溝道TFT的閾值，利用離子摻雜法等對 半導(dǎo)體層12整個面摻雜(注入)作為雜質(zhì)的硼等的三價原子。另外， 在不需要P溝道TFT的閾值控制的情況下，也可以不進(jìn)行該摻雜。
(5) 雜質(zhì)注入工序(N溝道TFT區(qū)域) 為了控制N溝道TFT的閾值，利用光刻法等，用抗蝕劑膜覆蓋P
溝道TFT的形成區(qū)域后，僅對半導(dǎo)體層12中的N溝道TFT的形成區(qū) 域利用離子摻雜法等摻雜硼等的三價原子。通過進(jìn)行該溝道摻雜，能 夠提高溝道區(qū)域的電傳導(dǎo)性。
(6) 柵極電極的形成工序接著，使用濺射法依次形成氮化鉭(TaN)膜和鎢(W)膜。接著， 在利用光刻法將抗蝕劑膜圖案形成為所希望的形狀之后，使用對氬
(Ar)、六氟化硫(SF6)、四氟化碳(CF4)、氧氣(02)、氯氣(Cl2) 等的混合氣體分量進(jìn)行了調(diào)整的蝕刻氣體進(jìn)行TaN/W的金屬層疊膜的 干蝕刻，形成柵極電極14。作為柵極電極14所使用的金屬，可舉出鋁
(Al)等的低電阻金屬、或鉭(Ta)、鉬(Mo)、鉤化鉬(MoW)等的 表面平坦且特性穩(wěn)定的高熔點(diǎn)金屬等。此外，柵極電極14也可以是由 上述多個材料構(gòu)成的層疊體。
(7) 源極區(qū)域和漏極區(qū)域的形成工序
接著，為了形成N溝道或P溝道的TFT的源極區(qū)域和漏極區(qū)域， 以柵極電極14為掩模，利用離子摻雜法等，在N溝道的TFT高濃度 地?fù)诫s磷等的五價原子，在P溝道TFT高濃度地?fù)诫s硼等的三價原子。 此時，根據(jù)需要，也可以形成LDD (Lightly D叩ed Drain:輕摻雜漏) 構(gòu)造。接著，為了使存在于半導(dǎo)體層12中的雜質(zhì)離子活化，進(jìn)行大致 700°C、 6小時的熱活化處理。由此，能夠使源極區(qū)域和漏極區(qū)域的電 傳導(dǎo)性提高。作為活化的方法，也可舉出照射受激準(zhǔn)分子激光等方法。
(8) 第一層間絕緣膜的形成工序
接著，利用PECVD法在基板10整個面形成SiNj莫作為第一層間 絕緣膜117。作為第一層間絕緣膜117，也可以使用SiON膜、TEOS 膜等。此外，為了瞬時惡化等的TFT特性的可靠性提高以及電特性的 穩(wěn)定化，也可以在第一層間絕緣膜117下的階層形成50nm左右的薄的 覆膜(cap film)(例如TEOS膜等)。
(9) 接觸孔的形成工序
接著，在利用光刻法將抗蝕劑膜圖案形成為所希望的形狀之后， 使用氟酸類的蝕刻溶液進(jìn)行柵極絕緣膜13和第一層間絕緣膜117的濕 蝕刻，形成用于將第一源極/漏極電極115和半導(dǎo)體層12的源極/漏極 區(qū)域(源極區(qū)域或漏極區(qū)域)連接的接觸孔。另外，作為蝕刻也可以 使用干蝕刻。
(10) 第一源極/漏極電極的形成工序
接著，利用濺射法等依次形成鈦(Ti)膜、鋁(Al)膜和Ti膜。 接著，在利用光刻法將抗蝕劑膜圖案形成為所希望的形狀之后，利用干蝕刻對Ti/Al/Ti的金屬層疊膜進(jìn)行圖案形成，形成第一源極/漏極電
極115。此時，第一源極/漏極電極115與半導(dǎo)體層12的源極區(qū)域和漏 極區(qū)域的一個通過形成在柵極絕緣膜13和第一層間絕緣膜117的接觸 孔導(dǎo)通。另外，作為構(gòu)成第一源極/漏極電極115的金屬，也可以使用 Al—Si合金等來代替Al。此外，在此，為了配線的低電阻化而使用了 Al，但在需要高耐熱性且允許增加一定程度的電阻值的短的配線構(gòu)造 的情況下，也可以使用上述柵極電極14的材料(Ta、 Mo、 MoW、 W、 TaN等)。
(11) 第二層間絕緣膜的形成工序
接著，在基板整個面上，使用TEOS氣體作為原料氣體，形成由 氧化硅構(gòu)成的第二層間絕緣膜118。作為第二層間絕緣膜118，也可以 使用SiON膜、TEOS膜等。
(12) 接觸孔的形成工序
接著，在基板整個面上形成抗蝕劑膜，在利用光刻法將抗蝕劑膜 圖案形成為所希望的形狀之后，使用氟酸類的蝕刻溶液進(jìn)行柵極絕緣 膜13、第一層間絕緣膜117和第二層間絕緣膜118的濕蝕刻，形成用 于將第二源極/漏極電極116a和半導(dǎo)體層12的源極/漏極區(qū)域(源極區(qū) 域或漏極區(qū)域)連接的接觸孔，以及用于將外圍配線116b和第一源極 /漏極電極115連接的接觸孔。另外，作為蝕刻也可以使用千蝕刻。此 外，在該工序中，也能夠形成用于將柵極電極14和外圍配線116b連 接的接觸孔。
(13) 第二源極/漏極電極、外圍配線和電源配線的形成工序 接著，利用濺射法等依次形成鈦(Ti)膜、鋁(Al)膜、Ti膜。
接著，在利用光刻法將抗蝕劑膜圖案形成為所希望的形狀之后，利用 千蝕刻對Ti/Al/Ti的金屬層疊膜進(jìn)行圖案形成，在同一層上形成第二源 極/漏極電極116a、外圍配線116b和電源配線124。此時，第二源極/ 漏極電極116a與源極區(qū)域和漏極區(qū)域的另一個通過形成在柵極絕緣膜 13、第一層間絕緣膜117和第二層間絕緣膜118的接觸孔導(dǎo)通。另外， 作為構(gòu)成第二源極/漏極電極U6a、外圍配線116b和電源配線124的 金屬，也可以使用Al — Si合金等來代替Al。
(14) 第三層間絕緣膜的形成工序
33接著，使用以TEOS作為原料氣體的PECVD法，形成由SiOj莫 構(gòu)成的第三層間絕緣膜119。另外，作為第三層間絕緣膜119的材質(zhì)， 也能夠使用SiNj莫、SiON膜等。
(15) 接觸孔的形成工序
接著，在基板整個面上形成抗蝕劑膜，在利用光刻法將抗蝕劑膜 圖案形成為所希望的形狀之后，使用氟酸類的蝕刻溶液進(jìn)行第三層間 絕緣膜119的濕蝕刻，形成用于連接外圍配線116b和外部連接端子 120，以及電源配線124和外部連接端子120的接觸孔。據(jù)此，由于在 外部連接端子120的正下方配置有外圍配線116b和電源配線124，所 以僅通過形成接觸孔就能夠連接外圍配線116b或電源配線124與外部 連接端子120，所以能夠?qū)崿F(xiàn)配線區(qū)域的削減。另外，作為蝕刻也可以 使用干蝕刻。此外，在圖1—3中，連接外圍配線116b和外部連接端 子120，但電源配線124也可以與不與外圍配線116b連接的外部連接 端子連接。
(16) 外部連接端子和像素電極的形成工序
實(shí)施方式1涉及的電路基板，是用于形成使用反射電極的半透過 型的液晶顯示裝置的電路基板，用相同的制造工序形成像素電極和外 部連接端子。
在第三層間絕緣膜119上利用濺射法等形成ITO膜，并利用光刻 法圖案形成為所希望的形狀，形成構(gòu)成外部連接端子120的ITO層 120a、和構(gòu)成透明電極131a的ITO層。接著，在利用濺射法等依次形 成Mo膜、Al膜和IZO膜之后，利用光刻法等將Mo/Al/IZO層疊膜依 次圖案形成為所希望的形狀(一并進(jìn)行蝕刻)，形成構(gòu)成外部連接端子 120的Mo層120c、鋁層120d和IZO層120e、和構(gòu)成反射電極13 lb 的Mo層131c、 Al層131d和IZO層131e的層疊膜。Mo/Al/IZO層疊 膜也可以是代替IZO膜而使用Mo膜的Mo/Al/Mo層疊膜、沒有下層 的Mo膜的Al/IZO層疊膜、Al/Mo層疊膜等。此外，也可以是在Mo 膜和Al膜之間或Al膜和IZO膜之間進(jìn)一步層疊有金屬膜(例如Mo 膜、IZO膜)的Mo/Al/Mo/IZO層疊膜或Mo/IZO/Al/IZO層疊膜等。由 此，形成由外部連接端子120、透明電極131a和反射電極131b構(gòu)成的 像素電極131。另夕卜，利用位于鋁層120d的下層的ITO層120a，也能夠?qū)崿F(xiàn)防止構(gòu)成外部連接端子的鋁層120d的腐蝕。
利用上述方法，完成實(shí)施方式1的電路基板。之后，使用絲網(wǎng)印 刷法、分配器法等在外部連接端子120上形成用于與其它基板(相對
基板)粘合的密封件121。作為密封件121能夠使用紫外線固化型樹脂、 熱固化型樹脂等。此外，通過在外部連接端子120上配置密封劑121， 能夠?qū)崿F(xiàn)邊框面積的縮小。而且，由于與相對基板電連接，也能夠使 用在密封材料(樹脂)內(nèi)含有導(dǎo)電性顆粒的物質(zhì)、碳膠等。為了配置 在電路基板之上的階層的配線不短路而考慮分開使用這些結(jié)構(gòu)。在粘 合形成有密封件121的電路基板和形成有彩色濾光片等的相對基板之 后，在電路基板和相對基板之間封入液晶，從而完成液晶顯示面板。 此外，通過在液晶顯示面板上安裝偏光板、背光源單元等，能夠作成 液晶顯示裝置。在實(shí)施方式1中，由于將電路基板作為顯示裝置用的 基板而加以使用，所以開關(guān)用的TFT等也通過上述的制造工序形成。 使用實(shí)施方式1的電路基板的顯示裝置，由于大大地削減配線面積， 所以能夠作成實(shí)現(xiàn)了窄邊框化的顯示裝置。 (實(shí)施方式2)
圖2是表示實(shí)施方式2涉及的電路基板的外部連接端子周邊的結(jié) 構(gòu)的截面模式圖。
實(shí)施方式2涉及的電路基板，對于柵極電極以下的階層的結(jié)構(gòu)， 是與實(shí)施方式1同樣的方式，如圖2所示，配置有在基板10上形成的 底涂膜11、半導(dǎo)體層12、柵極絕緣膜13和柵極電極14。在柵極電極 14上配置有第一層間絕緣膜217和第二層間絕緣膜218。在第二層間 絕緣膜218上配置有源極/漏極電極215。源極/漏極電極215通過形成 于柵極絕緣膜13、第一層間絕緣膜217和第二層間絕緣膜218的接觸 孔與半導(dǎo)體層12連接。
在源極/漏極電極215上形成有由膜厚為大致3 u m的感光性丙烯 酸樹脂膜構(gòu)成的第三層間絕緣膜219，在第三層間絕緣膜219上設(shè)置有 外圍配線216b和電源配線224。在外圍配線216b和電源配線224上依 次設(shè)置有第四層間絕緣膜223和外部連接端子220，通過設(shè)置于第四層 間絕緣膜223的接觸孔225連接外部連接端子220和外圍配線216b。 這樣，在源極/漏極電極215之上的階層依次層疊有第三層間絕緣膜219(與上述第一層間膜相當(dāng))、外圍配線216b和電源配線224、以及第四 層間絕緣膜223 (與上述第二層間膜相當(dāng))。另夕卜，第四層間絕緣膜223 由膜厚為大致2 3^m的感光性丙烯酸樹脂膜形成。外部連接端子 220，在與實(shí)施方式1同樣的方式下，由ITO層220a、 Mo層220c、 Al層220d和IZO層220e構(gòu)成，密封件221設(shè)置在外部連接端子220 上。此時，第三層間絕緣膜219和第四層間絕緣膜223用感光性丙烯 酸樹脂膜形成，能夠使配置外圍配線216b、外部連接端子220的區(qū)域 平坦化，因此不會產(chǎn)生由下面的階層的臺階引起的分級切削等。另外， 在此，外部連接端子220與外圍配線216b連接，但電源配線224也可 以與不與外圍配線216b直接連接的外部連接端子連接。此外，實(shí)施方 式2涉及的像素電極的結(jié)構(gòu)是與實(shí)施方式1同樣的結(jié)構(gòu)。 (實(shí)施方式3)
圖3是表示實(shí)施方式3涉及的電路基板的外部連接端子周邊的結(jié) 構(gòu)的截面模式圖。
實(shí)施方式3涉及的電路基板，對于柵極/漏極電極315以下的階層 的結(jié)構(gòu)，是與實(shí)施方式2同樣的方式。如圖3所示，依次配置有在基 板10上形成的底涂膜11、半導(dǎo)體層12、柵極絕緣膜13、柵極電極14、 第一層間絕緣膜317、第二層間絕緣膜318和源極/漏極電極315。在源 極/漏極電極315上形成有由氮化硅構(gòu)成的第三層間絕緣膜319，在第 三層間絕緣膜319上設(shè)置有外圍配線316b和電源配線324。在外圍配 線316b和電源配線324上依次設(shè)置有第四層間絕緣膜323和外部連接 端子320，通過設(shè)置于第四層間絕緣膜323的接觸孔325連接外部連接 端子320和外圍配線316b。
外部連接端子320，在與實(shí)施方式1同樣的方式下，由ITO層320a、 Mo層320c、 Al層320d和IZO層320e構(gòu)成，密封件321設(shè)置在外部 連接端子320上。此時，由于第三層間絕緣膜319是由氮化硅構(gòu)成的 無機(jī)層間膜，所以干蝕刻容易，能夠?qū)ν鈬渚€316b和電源配線324 進(jìn)行微細(xì)加工。另夕卜，在此，外部連接端子320與外圍配線316b連接， 但電源配線324也可以與不與外圍配線316b直接連接的外部連接端子 連接。此外，也可以在第二層間絕緣膜318上配置電源配線324，艮口， 將電源配線324和外圍配線316b配置在不同的層上，使電源配線324與外圍配線316b重疊。進(jìn)而，也可以在第一層間絕緣膜317上配置源
極/漏極配線315 (電路結(jié)構(gòu)配線)，并且在第二層間絕緣膜318上配置 電源配線324，使配置在第三層間絕緣膜319上的外圍配線316b、電 源配線324和源極/漏極電極315相互重疊。這樣，也可以在源極/漏極 電極315 (電路結(jié)構(gòu)配線)之上的階層，依次層疊第二層間絕緣膜318 (與上述第一層間膜相當(dāng))、電源配線324、第三層間絕緣膜319 (與 上述第二層間膜相當(dāng))、外圍配線316b和第四層間絕緣膜323 (與上述 第三層間膜相當(dāng))，也可以通過替換電源配線324和外圍配線316b的 階層，在源極/漏極電極315 (電路結(jié)構(gòu)配線)之上的階層，依次層疊 第二層間絕緣膜318、外圍配線316b、第三層間絕緣膜319、電源配線 324、和第四層間絕緣膜323。另外，實(shí)施方式3涉及的像素電極的結(jié) 構(gòu)是與實(shí)施方式l同樣的結(jié)構(gòu)。 (實(shí)施方式4)
圖4— 1是表示實(shí)施方式4涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。圖4一2是表示實(shí)施方式4涉及的電路基板的外部 連接端子周邊的結(jié)構(gòu)的平面模式圖。
實(shí)施方式4涉及的電路基板，對于從第三層間絕緣膜419往下的 階層的結(jié)構(gòu)，是與實(shí)施方式1同樣的方式，如圖4—l所示，依次形成 有在基板10上形成的底涂膜11、半導(dǎo)體層12、柵極絕緣膜13和柵極 電極14、第一層間絕緣膜417、第一源極/漏極電極415、第二層間絕 緣膜418、第二源極/漏極電極416a和外圍配線416b和電源配線424、 以及第三層間絕緣膜419。
在第三層間絕緣膜419上形成有外部連接端子420，在外部連接端 子420上配置有密封件421 。外部連接端子420由ITO層420a、 Mo層 420c、 Al層420d和IZO層420e構(gòu)成，以覆蓋Al層420d的上部和側(cè) 面部(不與Mo層420c接觸的部分)的方式配置有IZO層420e。由此， 由于能夠防止易于產(chǎn)生腐蝕的Al與外部氣體接觸，所以能夠防止Al 層420d的腐蝕。此外，如圖4一2所示，外部連接端子420以覆蓋形 成在ITO層420a上的Mo層420c和Al層420d的方式形成IZO層420e， 通過接觸孔425與下層的外圍配線416b連接。此外，實(shí)施方式4涉及 的像素電極的結(jié)構(gòu)，如圖4一3所示，與實(shí)施方式l同樣，在用ITO層形成的透明電極431a上配置有層疊Mo層431c、 Al層431d和IZO層 431e的反射電極431b，形成像素電極431。另外，在此，外部連接端 子420與外圍配線416b連接，但電源配線424也可以與不與外圍配線 416b直接連接的外部連接端子連接。 (實(shí)施方式5)
圖5 — 1是表示實(shí)施方式5涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。圖5—2是表示實(shí)施方式5涉及的電路基板的外部 連接端子周邊的結(jié)構(gòu)的平面模式圖。圖5—3是表示實(shí)施方式5涉及的 電路基板的像素電極的結(jié)構(gòu)的截面模式圖。
實(shí)施方式5涉及的電路基板，對于從第三層間絕緣膜519往下的 階層的結(jié)構(gòu)，是與實(shí)施方式1同樣的方式，如圖5 —l所示，依次形成 有在基板10上形成的底涂膜11、半導(dǎo)體層12、柵極絕緣膜13、柵極 電極14、第一層間絕緣膜517、第一源極/漏極電極515、第二層間絕 緣膜518、第二源極/漏極電極516a和外圍配線516b和電源配線524、 以及第三層間絕緣膜519。在第三層間絕緣膜519上配置有外部連接端 子520。在外部連接端子520上設(shè)置有密封件521。電源配線524和外 圍配線516b與第一源極/漏極電極515重疊配置。密封件521設(shè)置在比 通過設(shè)置于第三層間絕緣膜519的接觸孔525連接外部接觸端子520 和電源配線524的區(qū)域更靠向面板外側(cè)。此外，外部連接端子520由 Mo層520c、 Al層520d和IZO層520e構(gòu)成。如圖5—2所示，構(gòu)成外 部連接端子520的Mo層520c、 Al層520d和IZO層520e的端部形成 為靠齊，通過形成在比密封件521更靠向面板內(nèi)側(cè)的接觸孔525連接 外部連接端子520和電源配線524。而且，如圖5 —3所示，像素電極 531與實(shí)施方式1不同，不含ITO層，通過依次層疊Mo層531c和Al 層531d而形成反射電極531b，配置在反射電極531b之上的階層的IZO 層成為兼?zhèn)渫该麟姌O531a和用于防止Al層531d受到腐蝕的層的層。 在該情況下，與實(shí)施方式1的情況比較，由于能夠削減ITO層的形成 工序，所以生產(chǎn)性提高。另外，在此，外部連接端子520與電源配線 524連接，但外圍配線516b也可以與不與電源配線524直接連接的外
部連接端子連接。 (實(shí)施方式6)
38圖6—1是表示實(shí)施方式6涉及的電路基板的外部連接端子周邊的
結(jié)構(gòu)的截面模式圖。圖6—2是表示實(shí)施方式6涉及的電路基板的外部 連接端子周邊的結(jié)構(gòu)的平面模式圖。圖6 — 3是表示實(shí)施方式6涉及的 電路基板的像素電極的結(jié)構(gòu)的截面模式圖。圖6—4是表示實(shí)施方式6 涉及的電路基板的像素電極的結(jié)構(gòu)的平面模式圖。
實(shí)施方式6涉及的電路基板，對于從第三層間絕緣膜619往下的 階層的結(jié)構(gòu)，是與實(shí)施方式1同樣的方式，如圖6—1所示，依次形成 有在基板10上形成的底涂膜11、半導(dǎo)體層12、柵極絕緣膜13、柵極 電極14、第一層間絕緣膜617、第一源極/漏極電極615、第二層間絕 緣膜618、第二源極/漏極電極616a和外圍配線616b和電源配線624、 以及第三層間絕緣膜619。在第三層間絕緣膜619上配置有外部連接端 子620，在外部連接端子620上設(shè)置有密封件621。此外，外部連接端 子620由Mo層620c、 Al層620d和ITO層620a構(gòu)成。
如圖6—2所示，構(gòu)成外部連接端子620的Mo層620c和Al層620d 的端部形成為靠齊，在Al層620d上的階層以覆蓋Al層620d的方式 配置有ITO層620a。此外，外部連接端子620通過接觸孔625與外圍 配線616b連接。而且，如圖6 — 3所示，在像素電極631上依次層疊 有Mo層63lc和Al層631d，配置在Al層631d上的階層的ITO層631a 以覆蓋Al層631d的方式配置。此外，ITO層631a成為也兼做透明電 極的形態(tài)。在該情況下，與實(shí)施方式1 4比較，由于能夠使外部連接 端子620的成膜工序縮短一個工序，所以能夠?qū)崿F(xiàn)生產(chǎn)性的提高。此 外，由于ITO層63 la覆蓋Al層63ld，并且I丁O層620a覆蓋Al層620d， 所以在進(jìn)行蝕刻時在Al層631d和Al層620d不會發(fā)生電蝕反應(yīng)。此 外，如圖6—4所示的平面模式圖那樣，像素電極631構(gòu)成為用ITO層 631a覆蓋Al層631d。另外，在此，外部連接端子620與外圍配線616b 連接，但電源配線624也可以與不與外圍配線616b連接的外部連接端 子連接。此外，當(dāng)然也可以通過在Mo層631c下的階層設(shè)置IZO層， 通過從基板10側(cè)依次層疊IZO層、Mo層620c、 Al層620d和ITO層 620a構(gòu)成外部連接端子620，并且在像素電極631中，從基板10側(cè)依 次層疊IZO層、Mo層631c和Al層631d。 (實(shí)施方式7)圖7— 1是表示實(shí)施方式7涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。圖7 — 2是表示實(shí)施方式7涉及的電路基板的外部
連接端子周邊的結(jié)構(gòu)的平面模式圖。圖7 — 3是表示實(shí)施方式7涉及的 電路基板的像素電極的結(jié)構(gòu)的截面模式圖。
實(shí)施方式7涉及的電路基板，對于從第三層間絕緣膜719往下的 階層的結(jié)構(gòu)，是與實(shí)施方式l同樣的方式，如圖7—l所示，依次形成 有在基板10上形成的底涂膜11、半導(dǎo)體層12、柵極絕緣膜13、柵極 電極14、第一層間絕緣膜717、第一源極/漏極電極715、第二層間絕 緣膜718、第二源極/漏極電極716a和外圍配線716b和電源配線724、 以及第三層間絕緣膜719。
在第三層間絕緣膜719上配置有外部連接端子720。在外部連接端 子720上配置有由感光性丙烯酸樹脂膜形成的絕緣膜722，在其上設(shè)置 有密封件721。密封件721設(shè)置在比通過設(shè)置于第三層間絕緣膜719 的接觸孔725連接外部連接端子720和電源配線724的區(qū)域更靠向面 板外側(cè)。此外，外部連接端子720由ITO層720a、 Mo層720c、 Al層 720d和IZO層720e構(gòu)成。如圖7—2所示，構(gòu)成外部連接端子720的 Mo層720c、 Al層720d和IZO層720e的端部形成為靠齊，外部連接 端子720通過接觸孔725與下層的電源配線724連接。而且，如圖7 一3所示，對于像素電極731，依次層疊有由ITO構(gòu)成的透明電極731a、 和由Mo層731c和Al層731d和IZO層731e構(gòu)成的反射電極731b。 由于在密封件721和外部連接端子720之間形成有絕緣膜722，所以能 夠防止發(fā)生由粘合時的按壓引起的外部連接端子720的斷線不良。此 外，在為了使電路基板和相對基板通電而使導(dǎo)電性顆?；烊朊芊饧?21 的情況下，能夠防止在相鄰的外部連接端子720之間發(fā)生短路。進(jìn)而， 由于密封件721和外部連接端子720隔著絕緣膜722相接，所以密封 件721的密合性提高。另外，在此，外部連接端子720與電源配線724 連接，但外圍配線716b也可以與不與電源配線725直接連接的外部連 接端子連接。
(實(shí)施方式8)
圖8 —l是表示實(shí)施方式8涉及的電路基板的外部連接端子周邊的 結(jié)構(gòu)的截面模式圖。圖8—2是表示實(shí)施方式8涉及的電路基板的外部連接端子周邊的結(jié)構(gòu)的平面模式圖。
實(shí)施方式8涉及的電路基板，對于從第三層間絕緣膜819往下的 階層的結(jié)構(gòu)，是與實(shí)施方式1同樣的方式，如圖8—1所示，依次形成
有在基板10上形成的底涂膜11、半導(dǎo)體層12、柵極絕緣膜13、柵極 電極14、第一層間絕緣膜817、第一源極/漏極電極815、第二層間絕 緣膜818、第二源極/漏極電極816a和外圍配線816b和電源配線824、 以及第三層間絕緣膜819。在第三層間絕緣膜819上配置有外部連接端 子820和密封件821。密封件821設(shè)置在比外部連接端子820更靠向面 板內(nèi)側(cè)。此外，外部連接端子820由ITO層820a、 Mo層820c、 Al層 820d和IZO層820e構(gòu)成。
如圖8—2所示，構(gòu)成外部連接端子820的Mo層820c、 Al層820d 和IZO層820e的端部形成為靠齊，外部連接端子820通過接觸孔825 與下層的外圍配線816b連接。在該情況下，由于密封件821與第三層 間絕緣膜819直接相接，所以密封件821的密合性提高。另外，在此， 外部連接端子820與外圍配線816b連接，但電源配線824也可以與不 與外圍配線816b直接連接的外部連接端子連接。
以上，使用實(shí)施方式對本發(fā)明進(jìn)行了詳細(xì)說明，但也可以適當(dāng)組 合各實(shí)施方式。 (比較例)
圖9一1是表示比較例涉及的電路基板的外部連接端子周邊的結(jié)構(gòu) 的截面模式圖。圖9—2是表示比較例涉及的電路基板的外部連接端子 周邊的結(jié)構(gòu)的平面模式圖。比較例涉及的電路基板由電路基板上形成 的密封件分為面板的內(nèi)側(cè)和外側(cè)。
比較例涉及的電路基板，如圖9一1所示，依次形成有在基板10 上形成的底涂膜11、半導(dǎo)體層12和柵極絕緣膜13。在柵極絕緣膜13 上依次形成有外部連接端子920a、第一層間絕緣膜917和第二層間絕 緣膜918。在此，外部連接端子920a以跨越面板的內(nèi)側(cè)和外側(cè)的方式 設(shè)置。在第二層間絕緣膜918上配置有連接配線916和外部連接端子 920b，該連接配線916和外部連接端子920b通過貫通第一層間絕緣膜 917和第二層間絕緣膜918的接觸孔，與外部連接端子920a的面板內(nèi) 部側(cè)和外部側(cè)的端部連接。外部連接端子920b由鋁構(gòu)成，為了防止外部連接端子920b的腐蝕，以覆蓋外部連接端子920b的方式配置有外
部連接端子920c。此外，第三層間絕緣膜919配置在連接配線916和 第二層間絕緣膜918上。在外部連接端子920a、 920b和920c之上的 階層，沒有配置第三層間絕緣膜919。在第三層間絕緣膜919上，密封 件921配置在分開面板的內(nèi)部側(cè)和外部側(cè)的位置上。
在比較例的方式中，是配置連接配線916的區(qū)域配置在比密封件 921更靠向面板內(nèi)側(cè)，外部連接端子920b和920c配置在面板外側(cè)，用 外部連接端子920a將面板的內(nèi)側(cè)和外側(cè)相連的方式。在該情況下，如 圖9一2所示，連接配線916在外部連接端子920a的端部通過接觸孔 925連接重疊。這是由于作為外部連接端子920a，使用通過與配置在 柵極絕緣膜13的正上方的柵極電極等相同的成膜工序形成的金屬膜， 所以外部連接端子區(qū)域和連接配線區(qū)域分別地設(shè)置，無法有效地削減 配線面積。
本發(fā)明以2007年7月27日申請的日本國專利申請2007-196350
號為基礎(chǔ)，主張基于巴黎公約或進(jìn)入國的法規(guī)的優(yōu)先權(quán)。該申請的內(nèi) 容，其整體作為參照納入本申請中。
權(quán)利要求
1.一種電路基板，其在基板上具有用于像素的驅(qū)動的驅(qū)動電路、和外部連接端子，其特征在于該電路基板具有配置在外部連接端子的下層的配線。
2. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括與外部連接端子連接的連接配線， 在所述電路基板中，連接配線配置在外部連接端子的下層。
3. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線， 在所述電路基板中，外圍配線配置在外部連接端子的下層。
4. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在所述電路基板中，電源配線配置在外部連接端子的下層。
5. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，電路結(jié)構(gòu)配線配置在外部連接端子的下層。
6. 如權(quán)利要求1所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在所述電路基板中，外圍配線和電源配線配置在外部連接端子的下層。
7. 如權(quán)利要求l所述的電路基板，其特征在于所述配線包括與外部連接端子連接的連接配線和構(gòu)成電路的電路 結(jié)構(gòu)配線，在所述電路基板中，連接配線和電路結(jié)構(gòu)配線配置在外部連接端 子的下層。
8.如權(quán)利要求l所述的電路基板，其特征在于所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和 構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線和電路結(jié)構(gòu)配線配置在外部連接端 子的下層。
9.如權(quán)利要求l所述的電路基板，其特征在于所述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源 配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，電源配線和電路結(jié)構(gòu)配線配置在外部連接端子的下層。
10.如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在 外部連接端子的下層。
11.如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和 從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在所述電路基板中，外圍配線和電源配線配置在外部連接端子的下層的同一層。
12.如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和 構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線和電路結(jié)構(gòu)配線配置在外部連接端 子的下層的同一層。
13.如權(quán)利要求l所述的電路基板，其特征在于所述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源 配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，電源配線和電路結(jié)構(gòu)配線配置在外部連接端 子的下層的同一層。
14.如權(quán)利要求l所述的電路基板，其特征在于-所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在 外部連接端子的下層的同一層。
15.如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和 從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在所述電路基板中，外圍配線和電源配線在外部連接端子的下層重疊配置。
16.如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和 構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線和電路結(jié)構(gòu)配線在外部連接端子的下層重疊配置。
17.如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子供給用于使電路驅(qū)動的電源的電源 配線和構(gòu)成電路的電路結(jié)構(gòu)配線，在所述電路基板中，電源配線和電路結(jié)構(gòu)配線在外部連接端子的下層重疊配置。
18. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的 電路結(jié)構(gòu)配線，在所述電路基板中，選自外圍配線、電源配線和電路結(jié)構(gòu)配線中 的至少兩個配線在外部連接端子的下層重疊配置。
19. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的 電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線在外部 連接端子的下層相互重疊配置。
20. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在所述電路基板中，外圍配線、電源配線和電路在外部連接端子的下層相互重疊配置。
21. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的 電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在 外部連接端子的下層，外圍配線和電源配線配置在同一層，該電路結(jié)構(gòu)配線與外圍配線和電源配線的至少任意一方的配線重疊配置。
22. 如權(quán)利要求1所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的 電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在 外部連接端子的下層，外圍配線和電路結(jié)構(gòu)配線配置在同一層，該電源配線與外圍配線和電路結(jié)構(gòu)配線的至少任意一方的配線重疊配置。
23. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線、從外部連接端子供給用于使電路驅(qū)動的電源的電源配線和構(gòu)成電路的 電路結(jié)構(gòu)配線，在所述電路基板中，外圍配線、電源配線和電路結(jié)構(gòu)配線配置在 外部連接端子的下層，電源配線和電路結(jié)構(gòu)配線配置在同一層，該外圍配線與電源配線和電路結(jié)構(gòu)配線的至少任意一方的配線重疊配置。
24. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括從外部連接端子向驅(qū)動電路傳遞信號的外圍配線和從外部連接端子供給用于使電路驅(qū)動的電源的電源配線，在所述電路基板中，外圍配線和電源配線配置在外部連接端子的 下層的同一層，電路與外圍配線和電源配線的至少任意一方的配線重 疊配置。
25. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括兩個以上與外部連接端子連接的連接配線， 該連接配線的至少一個，在與其它連接配線不同的階層，與該其它連接配線重疊配置。
26. 如權(quán)利要求l所述的電路基板，其特征在于 所述配線包括與外部連接端子連接的連接配線， 該連接配線在外部連接端子的下層與該外部連接端子連接。
27. 如權(quán)利要求2或26所述的電路基板，其特征在于 所述電路基板具有兩個以上的外部連接端子，所述連接配線與該連接配線所連接的外部連接端子以外的其他外 部連接端子重疊。
28. 如權(quán)利要求IO所述的電路基板，其特征在于所述電路基板具有第一層間膜和第二層間膜， 該電路基板，在構(gòu)成電路的電路結(jié)構(gòu)配線之上的階層，依次層疊 有第一層間膜、外圍配線和電源配線、以及第二層間膜。
29. 如權(quán)利要求IO所述的電路基板，其特征在于所述電路基板具有第一層間膜、第二層間膜和第三層間膜， 該電路基板，在構(gòu)成電路的電路結(jié)構(gòu)配線之上的階層，依次層疊 有第一層間膜、外圍配線、第二層間膜、電源配線、和第三層間膜。
30. 如權(quán)利要求10所述的電路基板，其特征在于所述電路基板具有第一層間膜、第二層間膜和第三層間膜， 該電路基板，在構(gòu)成電路的電路結(jié)構(gòu)配線之上的階層，依次層疊 有第一層間膜、電源配線、第二層間膜、外圍配線、和第三層間膜。
31. 如權(quán)利要求1 30中任一項(xiàng)所述的電路基板，其特征在于所述外部連接端子是包括含鋁膜和腐蝕防止導(dǎo)電膜的層疊體。
32. 如權(quán)利要求31所述的電路基板，其特征在于所述腐蝕防止導(dǎo)電膜是氧化銦鋅膜， 所述外部連接端子從基板側(cè)依次層疊含鋁膜和氧化銦鋅膜而構(gòu)
33. 如權(quán)利要求32所述的電路基板，其特征在于-所述外部連接端子從基板側(cè)依次層疊氧化銦錫膜、含鋁膜和氧化銦鋅膜而構(gòu)成。
34. 如權(quán)利要求32所述的電路基板，其特征在于所述電路基板在像素內(nèi)具有包括氧化銦鋅膜而構(gòu)成的透明電極。
35. 如權(quán)利要求31所述的電路基板，其特征在于 所述腐蝕防止導(dǎo)電膜是氧化銦錫膜，所述外部連接端子從基板側(cè)依次層疊含鋁膜和氧化銦錫膜而構(gòu)成。
36. 如權(quán)利要求35所述的電路基板，其特征在于-所述外部連接端子從基板側(cè)依次層疊氧化銦鋅膜、含鋁膜和氧化銦錫膜而構(gòu)成。
37. 如權(quán)利要求35所述的電路基板，其特征在于所述電路基板在像素內(nèi)具有包括氧化銦錫膜而構(gòu)成的透明電極。
38. 如權(quán)利要求31所述的電路基板，其特征在于 所述電路基板在像素內(nèi)具有包括構(gòu)成外部連接端子的膜而構(gòu)成的反射電極。
39. 如權(quán)利要求38所述的電路基板，其特征在于 所述腐蝕防止導(dǎo)電膜是氧化銦錫膜，所述反射電極從基板側(cè)依次層疊含鋁膜和氧化銦錫膜而構(gòu)成。
40. 如權(quán)利要求l所述的電路基板，其特征在于 所述電路基板在像素內(nèi)具有包括構(gòu)成外部連接端子的層而構(gòu)成的反射電極。
41. 如權(quán)利要求31 39中任一項(xiàng)所述的電路基板，其特征在于所述外部連接端子的含鋁膜的與基板相反的面和側(cè)面由腐蝕防止 導(dǎo)電膜覆蓋。
42. 如權(quán)利要求31所述的電路基板，其特征在于 所述電路基板在像素內(nèi)具有從基板側(cè)依次層疊含鋁膜和氧化銦錫膜而構(gòu)成的反射電極，所述腐蝕防止導(dǎo)電膜是氧化銦錫膜，所述外部連接端子和反射電極的含鋁膜的與基板相反的面和側(cè)面 由腐蝕防止導(dǎo)電膜覆蓋。
43. 如權(quán)利要求1 42中任一項(xiàng)所述的電路基板，其特征在于在所述電路基板中，與配置用于與其它基板的粘合的密封件的區(qū) 域重疊地設(shè)置有外部連接端子，該區(qū)域中，在外部連接端子上設(shè)置有絕緣膜。
44. 如權(quán)利要求1 42中任一項(xiàng)所述的電路基板，其特征在于 在所述電路基板中，在與配置用于與其它基板的粘合的密封件的區(qū)域的外側(cè)設(shè)置有外部連接端子。
45. —種顯示裝置，其特征在于，包括權(quán)利要求1 44中任一項(xiàng) 所述的電路基板。
46. —種液晶顯示裝置，其特征在于，包括權(quán)利要求1 44中任 一項(xiàng)所述的電路基板。
全文摘要
本發(fā)明涉及電路基板、顯示裝置和液晶顯示裝置。本發(fā)明提供一種在基板上具備用于像素的驅(qū)動的驅(qū)動電路和用于從外部供給賦予驅(qū)動電路的信號和用于使電路驅(qū)動的電源等的外部連接端子的、削減了邊框面積的一體型電路基板、以及具備上述電路基板的顯示裝置和液晶顯示裝置。本發(fā)明的電路基板，在基板上具有用于像素的驅(qū)動的驅(qū)動電路和外部連接端子，上述電路基板具有在外部連接端子的下層配置的配線。
文檔編號H05K1/02GK101681072SQ200880015960
公開日2010年3月24日 申請日期2008年3月28日 優(yōu)先權(quán)日2007年7月27日
發(fā)明者森脅弘幸 申請人:夏普株式會社