一種印制電路板中隱埋電阻的加工方法
【專利摘要】一種印制電路板中隱埋電阻的加工方法，1)電阻銅箔壓合；2)減??；3)抗電鍍圖形的制作；4)電路圖形電鍍；5)去膜；6)電路圖形的蝕刻即第一次蝕刻；7)露出電阻層材料的蝕刻即第二次蝕刻；8)電阻圖形的制作即第三次蝕刻；9)按照PCB傳統(tǒng)的方法完成印制電路板后續(xù)流程的制作，最終得到一個(gè)含有高精度、高一致性的隱埋電阻的印制電路板。本發(fā)明采用改良的半加成工藝制作印制電路板中的隱埋電阻，能有效提高隱埋電阻阻值的精度及一致性，特別是對(duì)提高印制電路板中隱埋的小尺寸電阻的精度和一致性。本發(fā)明適用于印制電路板中隱埋電阻的加工，特別是對(duì)尺寸小、阻值精度、一致性要求高的印制線路板。
【專利說明】—種印制電路板中隱埋電阻的加工方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及印制電路板加工方法，特別涉及一種印制電路板中隱埋電阻的加工方法，采用改良的半加成工藝來制作印制電路板中的隱埋電阻，該加工方法能有效提高隱埋電阻阻值的精度及一致性，特別是對(duì)提高印制電路板中隱埋的小尺寸電阻的精度和一致性。本發(fā)明適用于印制電路板(PCB)中隱埋電阻的加工，特別是對(duì)尺寸小、阻值精度、一致性要求高的印制線路板。
【背景技術(shù)】
[0002]隨著電子產(chǎn)品向輕、薄、短、小以及多功能、模塊化、集成化方向的發(fā)展，作為安裝元器件的印制電路板(PCB)也要求線路更精細(xì)、更密集，同時(shí)也要求能給主動(dòng)芯片預(yù)留更多的貼裝空間，隱埋無源器件技術(shù)應(yīng)運(yùn)而生，如隱埋電容、隱埋電阻和隱埋電感技術(shù)逐漸成為PCB發(fā)展的一種必然趨勢(shì)。隱埋無源器件技術(shù)不僅可以提高PCB板的布線密度、減少表面元器件的貼裝費(fèi)用，而且在相同功能的設(shè)計(jì)條件下可縮小板面尺寸、降低成本。此外，由于無源器件被埋入PCB中，元器件間信號(hào)相互傳輸?shù)木嚯x得以縮短，這可以降低電磁干擾，提高信號(hào)完整性；與此同時(shí)器件焊點(diǎn)數(shù)減少也可大大提高產(chǎn)品可靠性。[0003]隱埋電阻技術(shù)是隱埋無源器件工藝中的一種，即指將傳統(tǒng)的需要安裝在PCB板表面的電阻被全部或部分埋入PCB板內(nèi)部，這給主動(dòng)芯片預(yù)留了更多的貼裝空間。隱埋電阻受制于材料和加工工藝的不同，其阻值的精度范圍一般在25%左右，而要達(dá)到應(yīng)用的要求，埋入的電阻偏差最好要小于15%，甚至要求達(dá)到10%以內(nèi)，采用常規(guī)的制作工藝很難滿足這個(gè)要求，特別是小尺寸電阻；為此需要開發(fā)新的工藝來實(shí)現(xiàn)這個(gè)需求。
[0004]對(duì)隱埋電阻的設(shè)計(jì)主要有2種:一種是直線型電阻(參見圖1，其中10為電阻，20為電極)，另一種是蛇形電阻。
[0005]對(duì)于IOK Ω以上的電阻，其長(zhǎng)寬比較大，為不影響其它線路的排布，通常將此類電阻設(shè)計(jì)成蛇形。通常將此類電阻設(shè)計(jì)成蛇形。其中蛇形電阻又有普通蛇形電阻(參見圖2)和改良型蛇形電阻(參見圖3)，其中10為電阻，20為電極。
[0006]由于普通蛇形電阻的線路拐角存在“拐角效應(yīng)”，會(huì)造成電阻的理論計(jì)算比較復(fù)雜，所以通常將普通的蛇形電阻設(shè)計(jì)改變成多條精細(xì)小電阻的串聯(lián)，此種方式也稱為改良型蛇形電阻設(shè)計(jì)。
[0007]目前實(shí)現(xiàn)隱埋電阻的技術(shù)大致有兩種:厚膜技術(shù)和薄膜技術(shù)。所謂厚膜技術(shù)就是使用電阻漿料在印制電路板上通過絲網(wǎng)印刷的方法形成電阻圖形，其制作方法如下:
[0008]第一步:電路圖形的制作:在覆銅板上通過曝光、顯影、蝕刻形成電路圖形電阻的制作:通過絲網(wǎng)印制的方法，將電阻槳料印在需要設(shè)計(jì)電阻的電極兩端上；
[0009]第二步:電阻層材料烘干；
[0010]第三步:重復(fù)步驟2、3，直到電阻層材料的厚度和電阻阻值達(dá)到要求。
[0011]按照常規(guī)的PCB制作工藝完成后續(xù)印制電路板的加工，得到需要的含有隱埋電阻的印制電路板。[0012]厚膜技術(shù)的優(yōu)點(diǎn)是與PCB工廠現(xiàn)有設(shè)備兼容，制作簡(jiǎn)單、快速；缺點(diǎn)，一是由于厚膜電阻工藝所用材料的電阻率較大，僅適合制作阻值較大的電阻；二是由于電阻的大小完全受制于絲網(wǎng)印刷電阻的三維尺寸，而絲網(wǎng)印刷技術(shù)本身控制尺寸的精度不高，因此該厚膜技術(shù)形成的電阻阻值精度僅能滿足阻值偏差在30%左右的要求。
[0013]所謂薄膜技術(shù)就是使用一種含有電阻層與銅箔組成的特殊電阻銅箔(參見圖4，其中，30為電阻層材料，40為銅箔)來代替普通銅箔進(jìn)行層壓，將電阻層材料壓合在介質(zhì)材料和銅箔之間，然后通過相關(guān)的電阻制作流程，形成有隱埋電阻的印制電路板；其電阻層一般為鎳磷、鎳鎘和鎳鎘鋁硅等合金層，其隱埋電阻的制作方法如下(以制作一層隱埋電阻層為例):
[0014]第一步:電阻銅箔的層壓，將電阻銅箔與普通介質(zhì)材料構(gòu)成的介質(zhì)層(如FR4)層壓，在介質(zhì)材料和銅箔之間形成內(nèi)層具有電阻層的印制電路板，參見圖5，其中30為電阻層材料，40為銅箔，50為普通基板的介質(zhì)材料。
[0015]第二步:電路圖形的蝕刻(第一次蝕刻)，采用印制電路板常規(guī)的曝光、顯影、蝕刻工藝流程，在銅箔的表面蝕刻掉多余的銅，形成電路圖形，同時(shí)露出銅下面的電阻層材料；在電路圖形中，該裸露的電阻層材料是不需要的，需要將它去除掉，參見圖6，其中，30為電阻層材料，60為蝕刻后剩下的銅，50為普通基板的介質(zhì)材料。
[0016]第三步:多余電阻層材料的蝕刻(第二次蝕刻)，采用專用的電阻層材料蝕刻藥水將裸露的多余電阻層材料蝕刻掉，參見圖7，其中30為電阻層材料，60為蝕刻后剩下的銅，50為普通基板的介質(zhì)材料。
[0017]第四步:電阻圖形的制作(第三次蝕刻)，通過普通的曝光、顯影、蝕刻方法，在已有的電路圖形上將需要形成電阻位置上的銅蝕刻掉，露出電阻層材料，形成電路圖形中的電阻，參見圖8，其中，30為電阻層材料，60為蝕刻后剩下的銅，50為普通基板的介質(zhì)材料，70為蝕刻后形成的電阻。
[0018]圖9是形成電阻的三維立體示意圖，其中a為電阻的寬度，b為電阻的長(zhǎng)度，其中，30為電阻層材料，60為蝕刻后剩下的銅，50為普通基板的介質(zhì)材料。
[0019]第五步:按照傳統(tǒng)的PCB制作工藝，完成印制電路板的制作，得到一個(gè)含有隱埋電阻的印制電路板。
[0020]在上述技術(shù)中，電阻的阻值由以下公式(I)來計(jì)算:
[0021]R= (b/a) XRs (I)
[0022]其中；Rs= P /H
[0023]以上計(jì)算公式中，P為材料電阻率，b為裸露的電阻層在兩電極間的理論間隔尺寸，即電阻的長(zhǎng)度，a為裸露的電阻層在垂直于b方向的理論尺寸，即電阻的寬度，H為電阻層材料厚度，Rs —般稱為材料方阻，一般有25歐姆/方塊、50歐姆/方塊、100歐姆/方塊、250歐姆/方塊等幾種不同的規(guī)格。
[0024]采用蝕刻方法制作薄膜電阻的優(yōu)點(diǎn)是工藝簡(jiǎn)單，只要利用PCB常規(guī)生產(chǎn)設(shè)備即可進(jìn)行生產(chǎn)，無需其他投入；由于蝕刻法形成的電阻圖形尺寸要比絲印電阻的精度高，因此電阻的阻值精度也要比厚膜法高。蝕刻法形成的電阻的長(zhǎng)、寬是通過蝕刻來形成的，其電阻長(zhǎng)、寬的精度取決于蝕刻工藝，常規(guī)的蝕刻工藝受到蝕刻設(shè)備、藥水、以及蝕刻過程中蝕刻藥水在板面的交換情況的影響，其精度和一致性只能控制在25%以內(nèi)，很難滿足高精度電阻加工的需要；或者為了達(dá)到高精度的要求，需要將電阻的寬度設(shè)計(jì)的很寬，這不但浪費(fèi)材料，也影響布線密度。

【發(fā)明內(nèi)容】

[0025]本發(fā)明的目的在于提供一種印制電路板中隱埋電阻的加工方法，特別是針對(duì)小尺寸電阻，優(yōu)勢(shì)更為明顯，即利用改良的半加成法圖形制作工藝，通過圖形轉(zhuǎn)移和圖形電鍍的方法來得到電阻的外形，采用本發(fā)明方法制作的電阻尺寸更接近需要的理論值，在批量生產(chǎn)過程中，電阻阻值的精度和一致性相比一般的蝕刻工藝更好。
[0026]通過研究發(fā)現(xiàn)，如果利用改良的半加成法圖形制作工藝來控制電阻圖形的尺寸，電阻的精度可以控制在10%以內(nèi)；有效的提高了隱埋電阻阻值的精度和一致性，可使隱埋電阻工藝技術(shù)獲得更大的應(yīng)用空間。
[0027]本發(fā)明的印制電路板中隱埋電阻的加工方法，即采用改良的半加成法圖形制作工藝來精確控制電阻的長(zhǎng)、寬尺寸，從而避免傳統(tǒng)蝕刻工藝流程中側(cè)蝕和蝕刻不均勻等因素對(duì)電阻外形尺寸的影響，可以得到更高精度和一致性的隱埋電阻。采用本發(fā)明方法可使隱埋電阻的阻值精度、一致性偏差小于10%。
[0028]具體地，本發(fā)明的印制電路板中隱埋電阻的加工方法，包括如下步驟:
[0029]I)電阻銅箔壓合
[0030]將電阻銅箔、介質(zhì)材料和已經(jīng)完成電路圖形制作的基板壓合在一起；
[0031]2)減薄
[0032]將電阻銅箔的銅厚減薄到3?8微米；
[0033]3)抗電鍍圖形的制作
[0034]在經(jīng)過減薄的電阻銅箔表面按照常規(guī)的圖形轉(zhuǎn)移工藝經(jīng)過貼膜、曝光、顯影露出需要電鍍的電路圖形和沒有被顯影掉的被干膜保護(hù)的抗電鍍圖形；
[0035]4)電路圖形電鍍
[0036]在顯影后形成的需要電鍍的電路圖形部分上進(jìn)行電鍍，增加電路圖形的銅厚，以達(dá)到需要的銅厚要求，被干膜保護(hù)起來的區(qū)域則不被電鍍；
[0037]5)去膜
[0038]將步驟4)中沒有被顯影掉的干膜去掉，露出基銅即電阻銅箔減薄后剩下的銅；
[0039]6)電路圖形的蝕刻即第一次蝕刻
[0040]通過差分蝕刻，將裸露的基銅蝕刻掉，同時(shí)露出電阻層材料；
[0041]7)露出電阻層材料的蝕刻即第二次蝕刻
[0042]將裸露在外的電阻層材料蝕刻去除；
[0043]8)電阻圖形的制作即第三次蝕刻
[0044]通過常規(guī)的曝光、顯影、蝕刻方法，在已有的電路圖形上將需要形成電阻位置上的銅蝕刻掉，露出電阻層材料，形成電路圖形中的電阻；
[0045]9)按照PCB傳統(tǒng)的方法完成印制電路板后續(xù)流程的制作，最終得到一個(gè)含有高精度、高一致性的隱埋電阻的印制電路板。
[0046]進(jìn)一步，采用改良的半加成方法來制作電阻圖形。
[0047]所述電阻可以設(shè)計(jì)在印制電路板的表層，也可以設(shè)計(jì)在印制電路板內(nèi)部的任意層。
[0048]所述的電阻銅箔的表面粗糙度不大于5微米。
[0049]本發(fā)明與前述普通的蝕刻工藝流程相比，具有以下優(yōu)點(diǎn):
[0050]1、采用本發(fā)明制作的電阻圖形尺寸的精度更高。
[0051]在上述技術(shù)中，電阻的阻值由以下公式(I)來計(jì)算:
[0052]R= (b/a) XRs (I)
[0053]其中；Rs= P /H
[0054]以上計(jì)算公式中，P為材料電阻率，b為裸露的電阻層在兩電極間的理論間隔尺寸，即電阻的長(zhǎng)度，a為裸露的電阻層在垂直于b方向的理論尺寸，即電阻的寬度，H為電阻層材料厚度，Rs —般稱為材料方阻，一般有25歐姆/方塊、50歐姆/方塊、100歐姆/方塊、250歐姆/方塊等幾種不同的規(guī)格。
[0055]一般情況下，實(shí)際的電阻的長(zhǎng)度往往是寬度的整數(shù)倍，一般為2~10倍之間；因此，結(jié)合電阻阻值的計(jì)算公式，我們可以看出，對(duì)阻值精度影響更大的因素是電阻的寬度。
[0056]采用普通的蝕刻工藝流程，其電阻的長(zhǎng)、寬尺寸精度是由蝕刻工藝決定的，在蝕刻過程中由于存在蝕刻不不均勻、銅厚均勻性、以及過蝕、水池效應(yīng)等影響，其寬度精度能控制在線路寬度的±25微米，參見圖19。而采用改良的半加成法工藝，可以完全避免上述不利因素，其寬度精度能控制在線路寬度的±5微米，參見圖20。
[0057]下面以一個(gè)方阻為50歐姆，目標(biāo)阻值為200歐姆的電阻為列，來說明在長(zhǎng)度一定
的情況下，不同電阻寬度及精度對(duì)電阻阻值精度的影響，相關(guān)數(shù)據(jù)見下表。
[0058]
【權(quán)利要求】
1.一種印制電路板中隱埋電阻的加工方法,包括如下步驟: 1)電阻銅箔壓合 將電阻銅箔、介質(zhì)材料和已經(jīng)完成電路圖形制作的基板壓合在一起； 2)減薄 將電阻銅箔的銅厚減薄到3~8微米； 3)抗電鍍圖形的制作 在經(jīng)過減薄的電阻銅箔表面按照常規(guī)的圖形轉(zhuǎn)移工藝經(jīng)過貼膜、曝光、顯影露出需要電鍍的電路圖形和沒有被顯影掉的被干膜保護(hù)的抗電鍍圖形； 4)電路圖形電鍍 在顯影后形成的需要電鍍的電路圖形部分上進(jìn)行電鍍，增加電路圖形的銅厚，以達(dá)到需要的銅厚要求，被干膜保護(hù)起來的區(qū)域則不被電鍍； 5)去膜 將步驟4)中沒有被顯影掉的干膜去掉，露出基銅即電阻銅箔減薄后剩下的銅； 6)電路圖形的蝕刻即第一次蝕刻 通過差分蝕刻，將裸露的基銅蝕刻掉，同時(shí)露出電阻層材料； 7)露出電阻層材料的蝕刻即第二次蝕刻 將裸露在外的電阻層材料蝕刻去除； 8)電阻圖形的制作即第三次蝕刻 通過常規(guī)的曝光、顯影、蝕刻方法，在已有的電路圖形上將需要形成電阻位置上的銅蝕刻掉，露出電阻層材料，形成電路圖形中的電阻； 9)按照PCB傳統(tǒng)的方法完成印制電路板后續(xù)流程的制作，最終得到一個(gè)含有高精度、高一致性的隱埋電阻的印制電路板。
2.如權(quán)利要求1所述的印制電路板中隱埋電阻的加工方法，其特征是，采用改良的半加成方法來制作電阻圖形。
3.如權(quán)利要求1所描述的印制電路板中隱埋電阻的加工方法，其特征是，所述的電阻可以設(shè)計(jì)在印制電路板的表層，也可以設(shè)計(jì)在印制電路板內(nèi)部的任意層。
4.如權(quán)利要求1所述的印制電路板中隱埋電阻的加工方法，其特征是，所述的電阻銅箔的表面粗糙度不大于5微米。
【文檔編號(hào)】H05K3/06GK103906364SQ201210572647
【公開日】2014年7月2日 申請(qǐng)日期:2012年12月25日 優(yōu)先權(quán)日:2012年12月25日
【發(fā)明者】羅永紅, 吳金華, 陳培峰, 付海濤, 張坤, 黃偉 申請(qǐng)人:上海美維科技有限公司, 上海美維電子有限公司