一種減小ac耦合電容pad對(duì)高速串行信號(hào)傳輸影響的方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，通過(guò)對(duì)高速串行總線添加的AC耦合電容，選擇小封裝電容，使經(jīng)過(guò)電容的FDR總線的線寬盡量接近PAD的寬度，來(lái)減小從電容焊盤(pán)到傳輸線體電容結(jié)構(gòu)改變帶來(lái)的阻抗突變；通過(guò)對(duì)FDR總線經(jīng)過(guò)AC耦合電容的焊盤(pán)做了兩層挖空處理，使得在AC耦合電容處FDR總線阻抗保持不變，沒(méi)有帶來(lái)不必要的反射，從而也減小了傳輸線的損耗，保障了信號(hào)傳輸穩(wěn)定。
【專(zhuān)利說(shuō)明】—種減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子領(lǐng)域、PCB LAYOUT設(shè)計(jì)及仿真領(lǐng)域，尤其涉及一種減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法。
【背景技術(shù)】
[0002]隨著信號(hào)的傳輸速度越來(lái)越快，新一代的QPI和PCIE3.0高達(dá)8Gpbs，F(xiàn)DR總線更是高達(dá)14Gbps。FDR總線作為目前高速交換機(jī)的一種總線技術(shù)，涉及的大多是跨板互聯(lián)系統(tǒng)，傳輸距離較長(zhǎng)?？偩€設(shè)計(jì)對(duì)插入損耗，回波損耗指標(biāo)要求很高。MELLAN0X芯片廠家提供的FDR信號(hào)質(zhì)量判斷標(biāo)準(zhǔn)標(biāo)注在7Ghz頻點(diǎn)前，插入損耗(IL)大于等于-25.03dB，回波損耗(RL)小于-10 dB。而多板互聯(lián)系統(tǒng)一般需要經(jīng)過(guò)主板，背板，子板等多個(gè)板卡，總鏈路長(zhǎng)度可能高達(dá)十多英寸。在多板互聯(lián)中，F(xiàn)DR信號(hào)需經(jīng)過(guò)發(fā)送，接收端芯片封裝、過(guò)孔、AC耦合電容、連接器、傳輸線等多種損耗因素。在FDR總線設(shè)計(jì)中任何一個(gè)因素都要盡量達(dá)到信號(hào)完整性的最優(yōu)設(shè)計(jì)，盡量減小串?dāng)_，反射，衰減等因素，才能實(shí)現(xiàn)整體鏈路的最優(yōu)設(shè)計(jì)。高速串行差分信號(hào)對(duì)多板傳輸鏈路上的各種要素提出了更高的性能要求，包括器件封裝、PAD的LAYOUT方式，連接器、傳輸線、過(guò)孔等，盡量減弱各種損耗因素是信號(hào)穩(wěn)定，可靠傳輸?shù)谋ＷC。
[0003]一般PCIE，SATA, SAS, QDR, FDR等芯片間及板間互連的串行總線，有AC耦合電容的設(shè)計(jì)。此耦合電容的設(shè)計(jì)目的是通高頻阻低頻，但AC電容除了產(chǎn)生有益的電子作用外也會(huì)對(duì)高速信號(hào)傳輸帶來(lái)不良影響。例如電容處阻抗突變，增大信號(hào)損耗。所以速率越高的總線，AC耦合設(shè)計(jì)時(shí)要求越嚴(yán)格。例如QDR, FDR總線，芯片SEPC上明確標(biāo)注需要使用0201封裝的電容，因?yàn)樾》庋b對(duì)阻抗匹配有利。但封裝PAD處仍然會(huì)造成傳輸線的阻抗突變以及增大損耗，所以在PCBLAY0UT設(shè)計(jì)時(shí)需對(duì)電容PAD做處理，減小電容帶來(lái)阻抗突變和信號(hào)損耗的影響。

【發(fā)明內(nèi)容】

[0004]針對(duì)現(xiàn)有技術(shù)存在的不足之處，本發(fā)明提供一種減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法。
[0005]本發(fā)明提供了一種減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，其解決所述技術(shù)問(wèn)題采用的技術(shù)方案如下:所述減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，通過(guò)對(duì)高速串行總線添加的AC耦合電容，盡量選擇小封裝電容，例如0201封裝，使經(jīng)過(guò)電容的FDR總線(FDR差分信號(hào)線)的線寬盡量接近PAD的寬度，可以減小從電容焊盤(pán)到傳輸線體電容結(jié)構(gòu)改變帶來(lái)的阻抗突變，從而引起反射；該方法是對(duì)FDR總線經(jīng)過(guò)AC耦合電容的焊盤(pán)做了兩層挖空處理，F(xiàn)DR總線阻抗為100歐姆，在AC耦合電容處阻抗依然是100歐姆，沒(méi)有帶來(lái)不必要的反射，從而也減小了傳輸線的損耗，保障了信號(hào)傳輸穩(wěn)定。
[0006]本發(fā)明公開(kāi)的減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法的有益效果是:通過(guò)本方明所述方法，對(duì)FDR總線經(jīng)過(guò)AC耦合電容的焊盤(pán)做了挖空處理，找出最佳的焊盤(pán)處理方式，減小電容PAD帶來(lái)的阻抗不匹配及損耗的影響，保證了信號(hào)質(zhì)量，為信號(hào)穩(wěn)定，可靠傳輸提供了保障，優(yōu)化了系統(tǒng)設(shè)計(jì)。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0007]附圖1為總線經(jīng)過(guò)的系統(tǒng)結(jié)構(gòu)示意圖；
附圖2為本發(fā)明中PAD下方一層平面挖空成PAD等大的示意圖；
附圖3為本發(fā)明中PAD下方一層平面挖空成與PAD等大且兩PAD聯(lián)通的示意圖；
附圖4為本發(fā)明中PAD下方一層平面挖空成比PAD大的正方形的示意圖；
附圖5為本發(fā)明中PAD下方兩層平面挖空成PAD等大的示意圖；
附圖6為本發(fā)明中PAD下方兩層平面挖空成與PAD等大且兩PAD聯(lián)通的示意圖；
附圖7為本發(fā)明中PAD下方兩層平面挖空成比PAD大的正方形的示意圖；
附圖標(biāo)記說(shuō)明:1、PAD ;2、第一層挖空縫隙；3、第二層挖空縫隙。
【具體實(shí)施方式】
[0008]下面通過(guò)實(shí)施例和附圖，對(duì)本發(fā)明所述減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法做進(jìn)一步詳細(xì)說(shuō)明，并不造成對(duì)本發(fā)明的限制。
[0009]本方明就系統(tǒng)總線多種損耗因素中的一種，電容PAD對(duì)總線的影響為研究對(duì)象。在長(zhǎng)距離串行總線傳輸中，AC電容PAD反焊盤(pán)設(shè)計(jì)、過(guò)孔、連接器、傳輸線PCB加工的阻抗不一致，都是帶來(lái)阻抗不匹配的原因。本方明所述減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，通過(guò)高速串行總線添加的AC耦合電容，盡量選擇小封裝電容，例如0201封裝，使經(jīng)過(guò)電容的FDR總線(FDR差分信號(hào)線)的線寬盡量接近PAD的寬度，可以減小從電容焊盤(pán)到傳輸線體電容結(jié)構(gòu)改變帶來(lái)的阻抗突變，從而引起反射；本發(fā)明所述方法是對(duì)FDR總線經(jīng)過(guò)AC耦合電容的焊盤(pán)做了兩層挖空處理，F(xiàn)DR總線阻抗為100歐姆，在AC耦合電容處阻抗依然是100歐姆，沒(méi)有帶來(lái)不必要的反射，從而也減小了傳輸線的損耗，優(yōu)化了系統(tǒng)設(shè)計(jì)。
[0010]實(shí)施例:
下面通過(guò)實(shí)施例來(lái)詳細(xì)了解本發(fā)明所述方法的設(shè)計(jì)內(nèi)容和優(yōu)點(diǎn):
附圖1為總線經(jīng)過(guò)的系統(tǒng)結(jié)構(gòu)示意圖，如附圖1所示，在設(shè)計(jì)的刀片服務(wù)器系統(tǒng)中，計(jì)算主板和子板均插接在背板上，計(jì)算主板的芯片通過(guò)設(shè)計(jì)在背板上的FDR總線與子板上芯片連接，進(jìn)行信號(hào)傳輸；從發(fā)送到接收十幾英寸的傳輸距離，各個(gè)反射損耗因素都必須嚴(yán)格控制。以TOP層傳輸線，中間經(jīng)過(guò)0201封裝IOOnf電容，傳輸線阻抗為100歐姆，傳輸長(zhǎng)度2000Mil為例。如果電容PAD下方不做處理，傳輸線經(jīng)過(guò)電容處阻抗突變?yōu)?5歐姆，信號(hào)頻率7Ghz時(shí)，插損為1.367dB.這個(gè)阻抗突變幅度及損耗程度對(duì)于長(zhǎng)距離傳輸?shù)母咚傩盘?hào)影響還是比較大的。
[0011]為了減小電容PAD帶來(lái)的阻抗不匹配以及損耗的影響，將PAD下方參考平面挖空，減小PAD寄生電容，增大阻抗，如附圖2、3、4、5、6、7所示六種焊盤(pán)處理方式:附圖2為PAD下方一層平面挖空成PAD等大的方式；附圖3為PAD下方一層平面挖空成與PAD等大且兩PAD聯(lián)通的方式；附圖4為PAD下方一層平面挖空成比PAD大的正方形的方式；附圖5為PAD下方兩層平面挖空成PAD等大的方式；附圖6為PAD下方兩層平面挖空成與PAD等大且兩PAD聯(lián)通的方式；附圖7為PAD下方兩層平面挖空成比PAD大的正方形的方式；
其中附圖6所示將PAD下方兩相鄰層挖空成與PAD等大且兩PAD聯(lián)通的方式，此種電容PAD處理方式同其他5種焊盤(pán)處理方式相比，阻抗突變最小，損耗最小；此方法電容處阻抗突變?yōu)?00歐姆，信號(hào)頻率7Ghz時(shí)，插損為1.329dB,電容焊盤(pán)沒(méi)有帶來(lái)阻抗突變，采用附圖6焊盤(pán)處理方式，20001^1鏈路損耗降低了0.38 dB，較電容焊盤(pán)下方參考平面不挖空及其他5種挖空方式，在阻抗突變和損耗方面改善效果較為明顯。
[0012]在本方明中研究了幾種電容PAD的處理方法，找出最佳的焊盤(pán)處理方式，減小電容PAD帶來(lái)的阻抗不匹配及損耗的影響，保證了信號(hào)質(zhì)量，為信號(hào)穩(wěn)定，可靠傳輸提供了保障。
[0013]上述【具體實(shí)施方式】?jī)H是本發(fā)明的具體個(gè)案，本發(fā)明的專(zhuān)利保護(hù)范圍包括但不限于上述【具體實(shí)施方式】，任何符合本發(fā)明所述減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法的權(quán)利要求書(shū)的且任何所屬【技術(shù)領(lǐng)域】的普通技術(shù)人員對(duì)其所做的適當(dāng)變化或替換，皆應(yīng)落入本發(fā)明的專(zhuān) 保護(hù)范圍。
【權(quán)利要求】
1.一種減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，其特征在于，該方法通過(guò)對(duì)高速串行總線添加的AC耦合電容，選擇小封裝電容，使經(jīng)過(guò)電容的FDR總線的線寬盡量接近PAD的寬度，能夠減小從電容焊盤(pán)到傳輸線體電容結(jié)構(gòu)改變帶來(lái)的阻抗突變；同時(shí)，該方法對(duì)FDR總線經(jīng)過(guò)AC耦合電容的焊盤(pán)做了挖空處理，使得在AC耦合電容處FDR總線阻抗保持不變。
2.根據(jù)權(quán)利要求1所述的減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，其特征在于，該方法對(duì)FDR總線經(jīng)過(guò)AC耦合電容的焊盤(pán)做了兩層挖空處理。
3.根據(jù)權(quán)利要求2所述的減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，其特征在于，所述對(duì)FDR總線經(jīng)過(guò)AC耦合電容的焊盤(pán)做了兩層挖空處理，采用電容PAD下方兩層平面挖空成與電容PAD等大且兩電容PAD聯(lián)通的方式。
4.根據(jù)權(quán)利要求1所述的減小AC耦合電容PAD對(duì)高速串行信號(hào)傳輸影響的方法，其特征在于，所述小封裝電容采用0201封裝。
【文檔編號(hào)】H05K3/40GK103987191SQ201410207339
【公開(kāi)日】2014年8月13日 申請(qǐng)日期:2014年5月16日 優(yōu)先權(quán)日:2014年5月16日
【發(fā)明者】王素華 申請(qǐng)人:浪潮電子信息產(chǎn)業(yè)股份有限公司