用于電荷俘獲存儲器的寫入方案的制作方法
【專利摘要】在電荷俘獲存儲器中，否則可能將保持與未寫入的字線相鄰的數(shù)據(jù)沿著三個(gè)緊鄰的字線被寫入三次。保護(hù)中間的拷貝防止在任一側(cè)的電荷遷移，并且該中間的拷貝被認(rèn)為是用于以后讀取的安全的拷貝。虛數(shù)據(jù)可以沿著多個(gè)字線被編程以格式化塊用于良好的數(shù)據(jù)保持。
【專利說明】
用于電荷俘獲存儲器的寫入方案
【背景技術(shù)】
[0001 ]本申請涉及使用存儲在電荷俘獲材料中的電荷來記錄數(shù)據(jù)的諸如半導(dǎo)體閃存的可再編程的非易失性存儲器系統(tǒng)的操作。
[0002 ]能夠非易失性地存儲電荷的固態(tài)存儲器、特別是被封裝為小型規(guī)格卡的EEPROM和閃速EEPROM形式的固態(tài)存儲器，最近成為各種移動和手持設(shè)備、特別是信息裝置和消費(fèi)電子產(chǎn)品中的存儲裝置的選擇。不同于也是固態(tài)存儲器的RAM(隨機(jī)存取存儲器)，閃速存儲器是非易失性的，并且即使在切斷電源之后仍保持它所存儲的數(shù)據(jù)。此外，不同于R0M(只讀存儲器)，閃速存儲器是可重寫的，類似于盤存儲設(shè)備。閃速存儲器正漸漸被用于大容量存儲應(yīng)用中。
[0003]閃速EEPROM與EEPROM(電可擦除可編程只讀存儲器)的相似之處在于，它是可被擦除并且使新數(shù)據(jù)被寫到或“編程”到其存儲器單元中的非易失性存儲器。在場效應(yīng)晶體管結(jié)構(gòu)中，閃速EEPROM與EEPROM都利用在源極和漏極區(qū)域之間的、位于半導(dǎo)體襯底中的溝道區(qū)之上的浮置(未連接的)導(dǎo)電柵極。然后在浮置柵極之上提供控制柵極。由被保留在浮置柵極上的電荷量來控制晶體管的閾值電壓特性。也就是，對于浮置柵極上給定水平的電荷，存在必須在“導(dǎo)通”晶體管之前施加到控制柵極以允許在其源極和漏極區(qū)之間導(dǎo)電的相應(yīng)電壓(閾值)。諸如閃速EEPROM的閃速存儲器允許整塊的存儲器單元同時(shí)被擦除。
[0004]浮置柵極可以保持一個(gè)范圍的電荷，因此可以被編程到在閾值電壓窗內(nèi)的任何閾值電壓電平。由設(shè)備的最小和最大閾值電平來界定(delimit)閾值電壓窗的大小，該最小和最大閾值電平又對應(yīng)于可以被編程到浮置柵極上的電荷的范圍。閾值窗一般取決于存儲器設(shè)備的特性、工作條件和歷史。在該窗內(nèi)的每個(gè)不同的、可分辨的閾值電壓電平范圍原則上可以用于指定單元的明確的存儲器狀態(tài)。
[0005]為了改進(jìn)讀取和編程性能，在陣列中的多個(gè)電荷存儲元件或存儲器晶體管被并行讀取或編程。因此，一頁的存儲器元件被一起讀取或編程。在現(xiàn)有存儲器架構(gòu)中，一行典型地含有若干交錯(cuò)的頁，或者其可以構(gòu)成一頁。一頁的所有存儲器元件被一起讀取或編程。
[0006]也由具有用于存儲電荷的介電層的存儲器單元制造非易失性存儲器器件。取代先前描述的導(dǎo)電浮置柵極元件，使用介電層。使用電介質(zhì)存儲元件的這樣的存儲器器件已經(jīng)由Eitan等描述，“NR0M:A Novel Localized Trapping，2_Bit Nonvolatile MemoryCell，” IEEE電子器件快報(bào)(IEEE Electron Device Letters)，第21 卷第11 期，2000年 11 月，第543-545頁。0N0介電層延伸穿過在源極和漏極擴(kuò)散之間的溝道。用于一個(gè)數(shù)據(jù)位的電荷被定位在與漏極相鄰的介電層中，且用于另一個(gè)數(shù)據(jù)位的電荷被定位在與源極相鄰的介電層中。例如，美國專利N0.5，768，192和N0.6，011，725公開了一種具有夾在兩個(gè)二氧化硅層之間的俘獲電介質(zhì)的非易失性存儲器單元。通過分別讀取該電介質(zhì)內(nèi)的空間上分開的電荷存儲區(qū)域的二進(jìn)制狀態(tài)來實(shí)現(xiàn)多狀態(tài)數(shù)據(jù)存儲。

【發(fā)明內(nèi)容】

[0007]在某些電荷俘獲存儲器中，電荷俘獲材料的部分可以延伸以形成多個(gè)單元的電荷存儲元件。這可以允許在這樣的存儲器單元之間的隨時(shí)間的一些電荷迀移，特別是在已編程的單元(包含電荷)緊鄰未編程的單元(不包含電荷)達(dá)延長的時(shí)間段的情況下。為了避免這種情況，處于電荷迀移風(fēng)險(xiǎn)的數(shù)據(jù)(例如，因?yàn)閿?shù)據(jù)是存儲在專用塊中的不常寫入的數(shù)據(jù))可以沿著多個(gè)字線被寫入多次，使得至少一個(gè)拷貝(copy)不緊鄰于未寫入的字線。緊鄰于未寫入的字線的拷貝可以被認(rèn)為是犧牲的拷貝，而由犧牲的拷貝保護(hù)的拷貝可以被認(rèn)為是安全的拷貝。附加的拷貝可以保護(hù)在另一側(cè)的安全的拷貝。虛(dummy)數(shù)據(jù)可以被編程在塊中的字線上，該塊有可能否則保持少量數(shù)據(jù)達(dá)延長的時(shí)間段使得該塊被初始化到部分寫入條件。
[0008]一種操作電荷俘獲存儲器單元的陣列的方法的示例包括:接收要被存儲在所述陣列中的數(shù)據(jù)的部分;確定所述數(shù)據(jù)的部分是否可能被電荷俘獲存儲器單元之間的電荷迀移所影響；以及如果所述數(shù)據(jù)的部分可能被電荷迀移所影響，則沿著第一字線存儲所述數(shù)據(jù)的部分的第一拷貝，沿著第二字線存儲所述數(shù)據(jù)的部分的第二拷貝，并且沿著第三字線存儲所述數(shù)據(jù)的部分的第三拷貝，所述第一字線和所述第三字線位于在任一側(cè)緊鄰所述第二字線，所述數(shù)據(jù)的部分的所述第一拷貝、第二拷貝和第三拷貝對準(zhǔn)，使得沿著所述第二字線的存儲器單元中的每個(gè)位與沿著所述第一字線和所述第三字線的相鄰單元中的位相同。
[0009]如果該數(shù)據(jù)的部分不太可能被電荷迀移影響，則沿著字線存儲該數(shù)據(jù)的部分的單個(gè)拷貝，其他數(shù)據(jù)沿著在任一側(cè)的相鄰字線。可能由電荷迀移影響的數(shù)據(jù)可以是系統(tǒng)控制數(shù)據(jù)，且該第一字線、該第二字線和該第三字線可以在專用于系統(tǒng)控制數(shù)據(jù)的存儲的塊中。在專用塊中存儲該系統(tǒng)控制數(shù)據(jù)的部分的該第一拷貝、該第二拷貝和該第三拷貝之前，可以將虛數(shù)據(jù)編程到該專用塊的多個(gè)字線?？梢噪S后通過僅讀取該數(shù)據(jù)的第二拷貝從該陣列讀取該數(shù)據(jù)的部分。該數(shù)據(jù)的部分可以從片上數(shù)據(jù)鎖存器的集合被寫入到所述第一字線、所述第二字線和所述第三字線，所述片上數(shù)據(jù)鎖存器在向所述第一字線、所述第二字線和所述第三字線的寫入期間維持所述數(shù)據(jù)的部分的拷貝。響應(yīng)于指示該數(shù)據(jù)的三個(gè)拷貝要被寫入的單個(gè)寫入命令，該數(shù)據(jù)可以被寫入到該第一字線、該第二字線和該第三字線。沿著該第一字線、該第二字線和該第三字線的存儲器單元可以包含電荷俘獲單元，該電荷俘獲單元形成在電荷俘獲材料的部分中，該電荷俘獲材料的部分在垂直于該第一字線、該第二字線和該第三字線的方向上延伸。電荷俘獲材料的部分可以是管狀部分，該管狀部分穿過在第一字線、第二字線和第三字線中的垂直孔而延伸。電荷俘獲材料的部分可以是平行于基板表面的平面延伸的條。
[0010]—種操作電荷俘獲存儲器單元的陣列的方法的示例包括:通過用虛數(shù)據(jù)編程電荷俘獲存儲器單元的塊的多個(gè)字線來格式化該塊，作為用于存儲系統(tǒng)控制數(shù)據(jù)的專用塊;隨后，接收要被存儲在所述專用塊中的系統(tǒng)控制數(shù)據(jù)的部分；以及沿著第一字線寫入所述系統(tǒng)控制數(shù)據(jù)的部分的第一拷貝，沿著第二字線寫入所述系統(tǒng)控制數(shù)據(jù)的部分的第二拷貝，并且沿著所述專用塊的第三字線寫入所述系統(tǒng)控制數(shù)據(jù)的部分的第三拷貝，所述第一字線和所述第三字線位于在任一側(cè)緊鄰所述第二字線，所述系統(tǒng)控制數(shù)據(jù)的部分的所述第一拷貝、第二拷貝和第三拷貝對準(zhǔn)，使得沿著所述第二字線的存儲器單元中的每個(gè)位與沿著所述第一字線和所述第三字線的相鄰單元中的位相同。
[0011]該專用塊可以包含多個(gè)串集合，且所述格式化包含用虛數(shù)據(jù)編程所述多個(gè)串集合的每個(gè)集合的至少一個(gè)字線。虛數(shù)據(jù)可以是隨機(jī)生成的數(shù)據(jù)。虛數(shù)據(jù)可以具有減少從所述專用塊中的后來被編程的單元的存儲器單元的電荷迀移的預(yù)定樣式。該系統(tǒng)控制數(shù)據(jù)的部分的該第一拷貝、該第二拷貝和該第三拷貝可以從該系統(tǒng)控制數(shù)據(jù)的部分的鎖存的拷貝被寫入，所述鎖存的拷貝在所述系統(tǒng)控制數(shù)據(jù)的部分的所述第一拷貝、所述第二拷貝和所述第三拷貝的寫入期間持續(xù)地被維持在片上數(shù)據(jù)鎖存器中。可以響應(yīng)于來自存儲器控制器的指示所述系統(tǒng)控制數(shù)據(jù)的部分的三個(gè)拷貝應(yīng)該被寫入的單個(gè)寫入命令，執(zhí)行所述系統(tǒng)控制數(shù)據(jù)的所述第一拷貝、所述第二拷貝和所述第三拷貝的寫入。系統(tǒng)控制數(shù)據(jù)可以是用于存儲器系統(tǒng)操作的固件。系統(tǒng)控制數(shù)據(jù)可以是映射表數(shù)據(jù)、或錯(cuò)誤日志數(shù)據(jù)。
[0012]—種非易失性電荷俘獲存儲器系統(tǒng)的示例包括:電荷俘獲存儲器單元的陣列，其布置在多個(gè)單獨(dú)可擦除的塊中，所述多個(gè)單獨(dú)可擦除的塊包含專用于系統(tǒng)控制數(shù)據(jù)的存儲的至少一個(gè)專用塊；以及寫入電路，被配置為將虛數(shù)據(jù)寫入到所述專用塊的多個(gè)字線，且隨后沿著所述專用塊的三個(gè)相鄰的字線寫入所述系統(tǒng)控制數(shù)據(jù)的三個(gè)相同的拷貝，使得沿著通過電荷俘獲材料連接的所述三個(gè)相鄰的字線的任意三個(gè)存儲器單元相同地被寫入。
[0013]該電荷俘獲存儲器單元的陣列可以為從基板垂直延伸的串聯(lián)連接的串，每個(gè)塊包含多個(gè)單獨(dú)選擇的串聯(lián)連接的串的集合。該多個(gè)單獨(dú)可擦除的塊可以包含存儲從主機(jī)接收的數(shù)據(jù)的主機(jī)數(shù)據(jù)塊。該寫入電路可以不被配置為在存儲從該主機(jī)接收的數(shù)據(jù)之前將虛數(shù)據(jù)寫入到該主機(jī)數(shù)據(jù)塊的字線，且該寫入電路可以不被配置為沿著該主機(jī)數(shù)據(jù)塊的字線寫入主機(jī)數(shù)據(jù)的三個(gè)相同的拷貝。
[0014]本發(fā)明的各種方面、優(yōu)點(diǎn)、特征和實(shí)施例被包含在其示范性的示例的下面的描述中，該描述應(yīng)結(jié)合附圖來考慮。出于所有目的，這里提及的所有專利、專利申請、文章、其它出版物、文檔和事物在此通過參考將其全部合并入本文中。至于任何合并的出版物、文檔或事物與本申請之間的術(shù)語的定義或使用的任何不一致或沖突，應(yīng)以本申請的那些為準(zhǔn)。
【附圖說明】
[0015]圖1示意性地示出了適于實(shí)現(xiàn)本發(fā)明的存儲器系統(tǒng)的主要硬件組件。
[0016]圖2示意性地示出了非易失性存儲器單元。
[0017]圖3示出了對于浮置柵極可以在固定的漏極電壓下在任何一個(gè)時(shí)間選擇性地存儲的四個(gè)不同的電荷Q1-Q4的源極-漏極電流ID和控制柵極電壓VCG之間的關(guān)系。
[0018]圖4A示意性地示出了組織成NAND串的一串存儲器元件。
[0019]圖4B示出了由諸如圖4A所示的NAND串50構(gòu)成的存儲器單元的NAND陣列210的示例。
[0020]圖5示出了在NAND配置中組織的、并行被感測或編程的一頁存儲器單元。
[0021 ]圖6A-6C示出了編程一群存儲器單元的示例。
[0022]圖7示出了3-DNAND串的物理結(jié)構(gòu)的示例。
[0023]圖8示出了U型的3-D NAND串的物理結(jié)構(gòu)的示例。
[0024]圖9A示出了在y-z平面中的3-D電荷俘獲存儲器陣列的橫截面。
[0025]圖9B示出了圖9A的3-D電荷俘獲存儲器陣列沿x-y平面的橫截面。
[0026]圖1OA-1OB示出了電荷俘獲存儲器的示例。
[0027]圖11示出了在3-D存儲器中的系統(tǒng)控制塊的編程。
[0028]圖12示出了在3-D電荷俘獲存儲器中的電荷迀移。
[0029]圖13示出了在3-D電荷俘獲存儲器中具有相同電荷的相鄰字線的單元。
[0030]圖14A-14B示出了用于編程3-D存儲器中的系統(tǒng)控制塊的方案。
[0031]圖15示出了沿著系統(tǒng)控制塊的三個(gè)字線編程的示例。
[0032]圖16示出了在3-D電荷俘獲存儲器中編程的虛數(shù)據(jù)。
[0033]圖17示出了用于電荷俘獲存儲器的可靠的寫入方案的示例。
[0034]圖18示出了用于電荷俘獲存儲器的塊準(zhǔn)備方案。
[0035]圖19示出了可用于實(shí)現(xiàn)本發(fā)明的各方面的硬件。
【具體實(shí)施方式】
[0036]存儲器系統(tǒng)
[0037]圖1示意性地示出了適于實(shí)現(xiàn)本發(fā)明的存儲器系統(tǒng)的主要硬件組件。存儲器系統(tǒng)90典型地通過主機(jī)接口與主機(jī)90操作。存儲器系統(tǒng)可以是諸如存儲卡的可移動存儲器的形式，或可以是嵌入式存儲器系統(tǒng)的形式。存儲器系統(tǒng)90包含由控制器100控制其操作的存儲器102。存儲器102包括分布在一個(gè)或多個(gè)集成電路芯片上的一個(gè)或多個(gè)非易失性存儲器單元陣列。控制器100可以包含接口電路110、處理器120、R0M(只讀存儲器)122、RAM(隨機(jī)存取存儲器)130、可編程非易失性存儲器124、以及另外的組件。控制器典型地被形成為ASIC(專用集成電路)，并且在這種ASIC中包含的組件通常取決于具體應(yīng)用。
[0038]物理存儲器結(jié)構(gòu)
[0039]圖2示意性地示出了非易失性存儲器單元。存儲器單元10可以通過具有諸如浮置柵極或電荷俘獲(電介質(zhì))層的電荷存儲單元20的場效應(yīng)晶體管來實(shí)現(xiàn)。存儲器單元10還包含源極14、漏極16和控制柵極30。
[0040]存在許多如今正在使用的商業(yè)上成功的非易失性固態(tài)存儲器設(shè)備。這些存儲器設(shè)備可以采用不同類型的存儲器單元，每個(gè)類型具有一個(gè)或多個(gè)電荷存儲元件。
[0041 ] 典型的非易失性存儲器單元包含EEPROM和快閃EEPROMt3EEPROM單元以及制造它們的方法的示例在美國專利N0.5，595，924中給出?？扉WEEPROM單元、其在存儲器系統(tǒng)中的使用以及制造它們的方法的示例在美國專利如.5，070，032、如.5，095，344、如.5，315，541、%.5，343，063川0.5，661，053、如.5，313，421和吣.6，222，762中給出。特別是，具有嫩冊單元結(jié)構(gòu)的存儲器器件的示例在美國專利N0.5，570，315、N0.5，903，495、N0.6，046，935中描述。此外，使用電介質(zhì)存儲元件的存儲器器件的示例已經(jīng)由Eitan等描述，uNROM: A NovelLocalized Trapping , 2-Bit Nonvolatile Memory CelI，，，IEEE電子器件快報(bào)(IEEEElectron Device Letters)，第21卷第I期，2000年11月，第543-545頁，以及在美國專利N0.5，768，192 和 N0.6,011,725 中描述。
[0042]在實(shí)踐中，單元的存儲器狀態(tài)通常通過感測在參考電壓被施加到控制柵極時(shí)跨過單元的源極和漏極電極的導(dǎo)電電流來讀取。因此，對于在單元的浮置柵極上的每個(gè)給定電荷，可以檢測相對于固定的參考控制柵極電壓的相應(yīng)的導(dǎo)電電流。類似地，可編程到浮置柵極上的電荷的范圍限定了相應(yīng)的閾值電壓窗或相應(yīng)的導(dǎo)電電流窗。
[0043]可替代地，取代檢測在劃分的電流窗之間的導(dǎo)電電流，能夠在控制柵極處為在測試下的給定存儲器狀態(tài)設(shè)置閾值電壓，并檢測導(dǎo)電電流是低于還是高于閾值電流(單元-讀取參考電流)。在一個(gè)實(shí)現(xiàn)方式中，通過檢查導(dǎo)電電流經(jīng)過位線的電容放電的速率來實(shí)現(xiàn)相對于閾值電流對導(dǎo)電電流的檢測。
[0044]圖3示出了在任何一個(gè)時(shí)間時(shí)浮置柵極可以選擇性存儲的四個(gè)不同的電荷Q1-Q4的源極-漏極電流Id和控制柵極電壓Vcc之間的關(guān)系。對于固定的漏極電壓偏置，四條ID對VCG實(shí)曲線表示可以在存儲器單元的浮置柵極上編程的七個(gè)可能的電荷水平的四個(gè)，其分別對應(yīng)于四個(gè)可能的存儲器狀態(tài)。作為示例，一群單元的閾值電壓窗范圍可以從0.5V到
3.5V。通過將閾值窗以每個(gè)0.5V的間隔劃分為區(qū)域，可以劃界七個(gè)可能的已編程的存儲器狀態(tài)“O”、“I”、“2”、“3”、“4”、“5”、“6”以及被擦除的狀態(tài)(未示出)。例如，如果如所示使用2μA的參考電流IREF，則用Ql編程的單元可以被認(rèn)為是處于存儲器狀態(tài)“I”，因?yàn)槠淝€在由VCG = 0.5V和1.0V劃界的閾值窗的區(qū)域中與IREF相交。類似地，Q4處于存儲器狀態(tài)“5”。
[0045]如從以上的描述中可以看出，使得存儲器單元存儲的狀態(tài)越多，其閾值窗劃分得越精細(xì)。例如，存儲器器件可以具有含有范圍從-1.5V到5V的閾值窗的存儲器單元。這提供了 6.5V的最大寬度。如果存儲器單元要存儲16個(gè)狀態(tài)，則每個(gè)狀態(tài)可以占據(jù)閾值窗中的從200mv到300mV。這將要求在編程和讀取操作中的更高的精確度以便能夠?qū)崿F(xiàn)要求的分辨率。
[0046]NAND 結(jié)構(gòu)
[0047]圖4A示意性地示出了組織成NAND串的存儲器元件的串。NAND串50包括通過其源極和漏極菊鏈連接的一系列存儲器晶體管M1、M2、...Mn(例如，n = 4、8、16或更高)。一對選擇晶體管S1、S2控制存儲器晶體管鏈分別經(jīng)由NAND串的源極端子54和漏極端子56與外部的鏈連接。在存儲器陣列中，當(dāng)源極選擇晶體管SI導(dǎo)通時(shí)，源極端子耦合到源極線(見圖4B)。類似地，當(dāng)漏極選擇晶體管S2導(dǎo)通時(shí)，NAND串的漏極端子耦合到存儲器陣列的位線。在鏈中的每個(gè)存儲器晶體管10充當(dāng)存儲器單元。存儲器晶體管10具有電荷存儲元件20以存儲給定數(shù)量的電荷，以便表示意圖的存儲器狀態(tài)。每個(gè)存儲器晶體管的控制柵極30允許對讀取和寫入操作的控制。如將在圖4B中所見，一行NAND串的相應(yīng)的存儲器晶體管的控制柵極30全部連接到相同的字線。類似地，選擇晶體管S1、S2的每個(gè)的控制柵極32提供分別經(jīng)由其源極端54和漏極端56對NAND串的控制訪問。同樣，一行NAND串的相應(yīng)選擇晶體管的控制柵極32全部連接到相同的選擇線。
[0048]當(dāng)在編程期間讀取或驗(yàn)證NAND串內(nèi)的被尋址的存儲器晶體管10時(shí)，為其控制柵極30提供適當(dāng)?shù)碾妷?。同時(shí)，NAND串50中的其余未被尋址的存儲器晶體管通過施加在其控制柵極上的充分的電壓而完全導(dǎo)通。以此方式，從各個(gè)存儲器晶體管的源極到NAND串的源極端54有效地建立了導(dǎo)電路徑，且同樣從各個(gè)存儲器晶體管的漏極到該單元的漏極端56有效地建立了導(dǎo)電路徑。在美國專利第5，570，315、5，903，495、6，046，935號中描述了具有這種NAND串結(jié)構(gòu)的存儲器器件。
[0049]圖4B示出了由諸如圖4A所示的NAND串50構(gòu)成的存儲器單元的NAND陣列210的示例。沿著NAND串的每列，諸如位線36的位線被耦合到每個(gè)NAND串的漏極端子56。沿著NAND串的每排(bank)，諸如源極線34的源極線被耦合到每個(gè)NAND串的源極端子54。另外，沿著一排NAND串中的一行存儲器單元的控制柵極被連接到字線，諸如字線42。沿著一排NAND串中的一行選擇晶體管的控制柵極被連接到選擇線，諸如選擇線44。一排NAND串中的整行存儲器單元可以通過在該排NAND串的字線和選擇線上的適當(dāng)?shù)碾妷罕粚ぶ贰?br>[0050]圖5示出了在NAND配置中組織的、并行被感測或編程的一頁存儲器單元。圖5實(shí)質(zhì)上示出了在圖4B的存儲器陣列210中的一排NAND串50，其中每個(gè)NAND串的細(xì)節(jié)在如圖4A中明確地示出。諸如頁60的物理頁是被使能并行被感測或編程的一組存儲器單元。這通過相應(yīng)頁的感測放大器212來完成。感測結(jié)果被鎖存在相應(yīng)集合的鎖存器214中。每個(gè)感測放大器可以經(jīng)由位線耦合到NAND串。頁由共同連接到字線42的該頁的單元的控制柵極使能，且每個(gè)單元可由經(jīng)由位線36可訪問的感測放大器而訪問。作為示例，當(dāng)分別感測或編程單元60的頁時(shí)，感測電壓或編程電壓分別被施加到公共字線WL3，同時(shí)在位線上有適當(dāng)?shù)碾妷骸?br>[0051]存儲器的物理組織
[0052]快閃存儲器與其它類型的存儲器之間的一個(gè)重要的區(qū)別是，單元必須從被擦除的狀態(tài)被編程。即，浮置柵極必須首先清空電荷。編程然后將期望量的電荷添加回到浮置柵極。它不支持從浮置柵極移除一部分電荷以從更多編程的狀態(tài)去到更少編程的狀態(tài)。這意味著已更新的數(shù)據(jù)不能重寫現(xiàn)有的數(shù)據(jù)并且必須被寫入到先前未被寫入的位置。
[0053]此外，擦除是從浮置柵極清空所有電荷且一般花費(fèi)可觀的時(shí)間。鑒于此，逐個(gè)單元或者甚至逐個(gè)頁擦除將會是麻煩和非常慢的。在實(shí)踐中，存儲器單元的陣列被劃分成大量的存儲器單元塊。如對于閃速EEPROM系統(tǒng)常見的，塊是擦除的單位。也就是說，每個(gè)塊包含一起被擦除的最小數(shù)量的存儲器單元。盡管在塊中聚集大量單元以被并行地擦除將改進(jìn)擦除性能，但是大尺寸的塊也需要應(yīng)對更大量的更新和廢棄的數(shù)據(jù)。
[0054]每個(gè)塊典型地被劃分成多個(gè)物理頁。邏輯頁是包含與物理頁中的單元的數(shù)量相等的多個(gè)位的編程或讀取的單位。在每單元存儲一位的存儲器中，一個(gè)物理頁存儲一個(gè)邏輯頁的數(shù)據(jù)。在每單元存儲兩位的存儲器中，一個(gè)物理頁存儲兩個(gè)邏輯頁。存儲在物理頁中的邏輯頁的數(shù)量從而反映每單元存儲的位的數(shù)量。在一個(gè)實(shí)施例中，各個(gè)頁可被劃分成段，且段可以含有作為基本編程操作同時(shí)被寫入的最少數(shù)量的單元。一個(gè)或多個(gè)邏輯頁的數(shù)據(jù)典型地存儲在一行存儲器單元中。一頁可以存儲一個(gè)或多個(gè)扇區(qū)。扇區(qū)包含用戶數(shù)據(jù)和開銷數(shù)據(jù)。
[0055]所有位、全序列MLC編程
[0056]圖6A-6C示出了編程一群4狀態(tài)存儲器單元的示例。圖6A示出了可編程到分別表示存儲器狀態(tài)“E”、“A”、“B”和“C”的閾值電壓的四個(gè)不同分布的該群存儲器單元。圖6B示出了對于已擦除的存儲器的“擦除”閾值電壓的初始分布。圖6C示出了在許多存儲器單元已經(jīng)被編程之后的存儲器的示例。實(shí)質(zhì)上，單元初始具有“擦除”閾值電壓，并且編程將把它移動到更高的值而進(jìn)入由驗(yàn)證電平vVl、vV2和vV3劃界的三個(gè)區(qū)域之一。以這種方式，每個(gè)存儲器單元可以被編程到三個(gè)編程狀態(tài)“A”、“B”和“C”中的一個(gè)或者在“擦除”狀態(tài)中保持未被編程。隨著存儲器得到更多的編程，在圖6B中示出的“擦除”狀態(tài)的初始分布將變得更窄并且擦除狀態(tài)由“E”狀態(tài)表示。
[0057]具有較低位和較高位的2位代碼可以用于表示四個(gè)存儲器狀態(tài)的每個(gè)。例如，“E”、“A”、“B”和“C"狀態(tài)分別由“11”、“01”、“00”和“10”表示?？梢酝ㄟ^在“全序列”模式中感測而從存儲器中讀取該2位數(shù)據(jù)，在“全序列”模式中通過分別在三個(gè)子遍中相對于讀取分界閾值rVl、rV2和rV3感測來一起感測兩位。
[0058]3-D NAND結(jié)構(gòu)
[0059]對傳統(tǒng)的二維(2_D)NAND陣列的替換布置是三維(3-D)陣列。與沿著半導(dǎo)體晶圓的平坦表面形成的2-D NAND陣列相對照，3-D陣列從晶圓表面向上延伸且一般包含向上延伸的存儲器單元的堆疊或列。各種3-D布置是可能的。在一個(gè)布置中，NAND串垂直地形成，其中一端(例如，源極)在晶圓表面，且另一端(例如，漏極)在頂部。在另一個(gè)布置中，NAND串形成為U形，以便該NAND串的兩端都在頂部可訪問，從而促進(jìn)這樣的串之間的連接。這樣的NAND串和它們的形成的示例在美國專利公開號2012/0220088和美國專利公開號2013/0107628中描述，在此通過對其全部弓I用將其合并于此。
[0060]圖7示出了在垂直方向上延伸、即在垂直于基板的x-y平面的z方向上延伸的NAND串701的第一示例。在垂直位線(局部位線)703穿過字線(例如，WL0、WL1等)處形成存儲器單元。在局部位線和字線之間的電荷俘獲層存儲電荷，這影響由耦合到其環(huán)繞的垂直位線(溝道)的字線(柵極)形成的晶體管的閾值電壓。這樣的存儲單元可以通過形成字線的堆疊然后蝕刻存儲器孔(hole)來形成，其中要在存儲器孔處形成存儲器單元。存儲器孔然后排列有(line with)電荷俘獲層并且填充有適當(dāng)?shù)木植课痪€/溝道材料(具有用于隔離的適當(dāng)?shù)碾娊橘|(zhì)層)。
[0061 ] 如像平面NAND串那樣，選擇柵極705、707位于該串的任一端以允許NAND串被選擇性地連接到外部元件709、711，或與外部元件709、711隔離。這樣的外部元件通常是服務(wù)于大量的NAND串的導(dǎo)線，諸如公共源極線或位線。垂直的NAND串可以按與平面NAND串類似的方式操作，且SLC和MLC操作都是可能的。雖然圖7示出了具有串聯(lián)連接的32個(gè)單元(0-31)的NAND串的示例，在NAND串中的單元的數(shù)目可以是任何適當(dāng)?shù)臄?shù)目。為了清楚沒有示出所有的單元。應(yīng)該理解的是，在字線3-29(未示出)和局部垂直位線相交處形成了另外的單元。
[0062]圖8示出了在垂直方向(z方向)上延伸的NAND串815的第二示例。在這種情況下，NAND串815形成U形，與位于該結(jié)構(gòu)的頂部的外部元件(源極線“SL”和位線“BL”)連接。在NAND串815的底部是可控制的柵極(背柵“BG” )，其連接NAND串815的兩翼816A、816B。在字線WL0-WL63與垂直局部位線817相交處形成總計(jì)64個(gè)單元(盡管在其它示例中可以提供其他數(shù)目的單元)。選擇柵極SGS、SGD位于NAND串815的任一端以控制NAND串815的連接/隔離。
[0063]垂直NAND串可以被布置以用各種方式形成3-D NAND陣列。圖9A示出了其中在塊中的多個(gè)U形的NAND串被連接到位線的示例。在這種情況下，在塊中有η個(gè)串(串1-串η)連接到位線(％1；’)?！?1”的值可以是任何適當(dāng)?shù)臄?shù)目，例如，8、12、16、32、或更多。串交替定位，奇數(shù)號串具有在左側(cè)的其源極連接，并且偶數(shù)號串具有在右側(cè)的其源極。這種布置方便，但不是必須的且其他樣式也是可能的。
[0064]圖9Α示出了兩個(gè)塊相會之處。塊A含有連接到位線BL的η個(gè)串。雖然僅示出了塊A的串η和η-1，但是應(yīng)當(dāng)理解的是，重復(fù)結(jié)構(gòu)繼續(xù)向左，串I至η-2位于那里。塊B含有連接到位線BL的η個(gè)串。雖然僅示出了塊B的串1-3，但是應(yīng)當(dāng)理解的是，重復(fù)結(jié)構(gòu)繼續(xù)向右，串4至η位于那里。還應(yīng)當(dāng)理解的是，示出的橫截面是沿著服務(wù)于塊的許多位線中的一個(gè)，并且存在許多沿著y方向延伸、在X方向上彼此分離的相似的位線(例如，在所示的橫截面的平面之后)。字線在X方向上延伸，垂直于圖9A的平面，以連接不同的位線的串的集合。類似地，選擇線在X方向上延伸，使得串集合可以作為單位被選擇性地連接或分離。在所示的示例中，形成字線，使得單個(gè)導(dǎo)電條形成兩個(gè)相鄰的串的字線。因此，例如，在塊B中，串I和串2具有由公共導(dǎo)電條形成的字線WL32-WL63。相對照，在相鄰的串之間不共享選擇線。這允許對在塊中的串的各個(gè)集合的單獨(dú)選擇，即使所選擇的串集合可能包含不是與未選擇的串的字線分開可控制的字線。
[0065]圖9A示出了將選擇線SGD、SGS與主機(jī)數(shù)據(jù)字線WL0-WL63分離的虛字線“DWL”。盡管主機(jī)數(shù)據(jù)字線被用來存儲主機(jī)數(shù)據(jù)(即，可以從外部源被發(fā)送到存儲器的數(shù)據(jù)，期望數(shù)據(jù)將響應(yīng)于讀取命令而被返回)，虛字線不存儲主機(jī)數(shù)據(jù)。它們可以什么都不存儲，或者可以存儲一些虛數(shù)據(jù)，該虛數(shù)據(jù)將虛單元置于期望的條件中(例如，將它們的閾值電壓置于使得訪問其他單元更容易、或降低干擾的風(fēng)險(xiǎn)的電平)。所示的虛字線為存儲的數(shù)據(jù)提供一些保護(hù)。
[0066]每個(gè)塊具有單獨(dú)的背柵BG，使得不同塊的背柵晶體管可以被單獨(dú)控制。背柵在X方向上延伸，垂直于圖9A的橫截面，使得在該示例中，塊的所有背柵晶體管由公共背柵來控制?？刂齐娐繁贿B接到每個(gè)塊的背柵，使得適當(dāng)?shù)钠珘嚎梢员皇┘拥奖硸?。背柵的結(jié)構(gòu)在下面進(jìn)一步說明。
[0067]公共源極線“SL”連接到每個(gè)NAND串的一端(與連接到位線的端相對)。這可以被認(rèn)為是NAND串的源極端，位線端被認(rèn)為是NAND串的漏極端。公共源極線可以被連接為使得塊的所有源極線可以由外圍電路一起控制。因此，塊的NAND串在一端的位線和在另一端的公共源極線之間并行延伸。
[0068]圖9A的3-D NAND存儲器陣列在圖9B中進(jìn)一步示出，其示出了沿著圖9A的A_A’(即，沿著與WLO和WL63相交的x-y平面)的橫截面?？梢钥闯?，塊的字線由被連接到一起的導(dǎo)電材料的條來形成。因此，在塊的不同串中標(biāo)記WLO的所有字線被電連接在一起，并且由單個(gè)導(dǎo)電體921形成。類似的，在塊的不同串中標(biāo)記WL63的所有字線被電連接在一起，并且由單個(gè)導(dǎo)電體923形成。在給定的水平(level)上形成塊的字線的這兩個(gè)導(dǎo)電體表現(xiàn)為從塊的相對側(cè)延伸的交叉指(11^61(118；^3七6(1打即6^)。這兩個(gè)導(dǎo)電體可以由淺溝槽隔離(51^110￥Trench Isolat1n，STI)電介質(zhì)或由任何合適的絕緣體來分離。類似的樣式可以在字線的每個(gè)水平處找到(例如，WLI和WL62類似地相互交叉，WL2和WL61類似地相互交叉，等等)。不同的塊的字線彼此隔離。因此，塊A的WLO與塊B的WLO分離且電絕緣。類似的，±夬六的WL63與塊B的WLO分離且電絕緣。
[0069]存儲器孔被示出為圓圈(存儲器孔在形狀上是圓柱形的，并且在Z方向上延伸，垂直于所示的橫截面KU形NAND串925沿著兩個(gè)存儲器孔927、929延伸，一個(gè)存儲器孔927穿過導(dǎo)體923，且另一個(gè)存儲器孔929穿過導(dǎo)體921。串集合由沿著X方向?qū)?zhǔn)且共享字線(其還沿著y方向延伸)的所有這樣的串組成。例如，一個(gè)這樣的集合由在塊B中的“串3”指示的所有串、包括串925構(gòu)成。當(dāng)選擇在塊內(nèi)的給定集合的串時(shí)，所選擇的字線(或字線的部分，S卩，與該字線相交的位線的子集)可以通過將適當(dāng)?shù)淖志€電壓施加到所選擇的字線和未選擇的字線而被讀取。背柵(圖9B中未示出)在塊B的字線之下延伸以控制塊中的所有串的所有BG晶體管。當(dāng)適當(dāng)?shù)钠珘罕皇┘拥綁KB的BG時(shí)，串925的背柵晶體管和由“串3”指示的所有其它相似的串的背柵晶體管導(dǎo)通以使能訪問串3的存儲器單元。
[0070]圖1OA示出了沿著與NAND串925的存儲器孔927和929相交的y-z平面的橫截面，使得可以清楚地看到在存儲器孔內(nèi)形成的結(jié)構(gòu)(存儲器孔結(jié)構(gòu))。圖1OA示出了存儲器孔927和929在底部連接在一起，以使兩個(gè)翼可以串聯(lián)地電連接。
[0071]圖1OB示出了在形成存儲器單元的存儲器孔929中的層的堆疊的結(jié)構(gòu)?？梢钥闯?，阻擋電介質(zhì)“±夬”181被沉積在存儲器孔的壁上，以提供與字線180a、180b的電隔離。電荷俘獲層(CTL) 183被沉積在阻擋電介質(zhì)181上。CTL層183形成電荷存儲元件，其中CTL緊密靠近多晶硅字線180a、180b。隧道電介質(zhì)185被沉積以提供電隔離，并在某些條件下允許電荷隧穿到CTL層183中。溝道層187被沉積以沿著串形成存儲器單元的溝道。核心(core)材料189被沉積，該核心材料189形成位于存儲器孔中的列的核心。
[0072]當(dāng)NAND串使用存儲器孔制成時(shí)，層被沉積在圓柱形存儲器孔內(nèi)，使得存儲器孔以與所有水平中存在的所有沉積的層基本上統(tǒng)一的方式而被填充(雖然在存儲器孔直徑和其他尺寸中的一些變化可能出現(xiàn))。因此，例如，在3-D NAND存儲器中的電荷俘獲層一般形成為沿著NAND串延伸的連續(xù)的管(tube)。電荷俘獲層在其穿過存儲器單元之處(S卩，存儲器孔穿過字線之處)形成電荷俘獲元件。
[0073]3_D塊編程
[0074]在一些三維存儲器系統(tǒng)中，塊包含多個(gè)單獨(dú)可選擇的串集合(如圖9A-9B所示)。在一些情況下，數(shù)據(jù)的編程從一個(gè)串中的字線行進(jìn)到下一個(gè)串中的對應(yīng)的字線。例如，圖11示出了編程如何從串O的WLO行進(jìn)到串I的WLO、到串3的WLO等等，直到編程所有串的WLO完成。然后，編程可以行進(jìn)到WL1。這樣的編程序列的一個(gè)結(jié)果是，存在與未寫入的字線相鄰的多個(gè)字線(即，與寫入字線和未寫入字線之間的邊界相鄰)。雖然在平面NAND中，一般只有一個(gè)字線(最后寫入的字線)與未編程的字線相鄰，然而在諸如圖11所示的三維存儲器中，可能在每個(gè)串集合中有一個(gè)字線與未編程的字線相鄰。在該示例中的編程可以是SLC或MLC JLC編程可以在一遍中一起編程所有的存儲器狀態(tài)(全序列編程)，或者可以執(zhí)行隨后一遍以執(zhí)行較高頁編程。在任一情況下，某些數(shù)據(jù)保持與未編程的字線相鄰。使數(shù)據(jù)沿著與未編程的字線相鄰的字線可能具有不期望的結(jié)果，特別是在此條件很可能會持續(xù)延長的時(shí)段的塊中。
[0075]在許多塊中，數(shù)據(jù)被有些頻繁地寫入，直到塊是滿的。例如，塊可以被維持作為開放的塊，準(zhǔn)備接收已更新的數(shù)據(jù)，直到該塊是滿的或直到該塊與另一個(gè)塊合并(這通常得到滿的塊)。在這樣的塊中，數(shù)據(jù)一般不保持與未寫入的字線保持相鄰達(dá)延長的時(shí)間段。附加的數(shù)據(jù)被寫入在先前未寫入的空間中，或者數(shù)據(jù)是通過被復(fù)制到另一個(gè)塊并從當(dāng)前的塊擦除來合并。然而，可能不是所有的塊或所有類型的數(shù)據(jù)都是如此。
[0076]在一個(gè)示例中，數(shù)據(jù)可以保持與未寫入的字線相鄰達(dá)延長的時(shí)間段，因?yàn)閿?shù)據(jù)是系統(tǒng)控制數(shù)據(jù)，該系統(tǒng)控制數(shù)據(jù)很少更新，并存儲在專用塊中。例如，引導(dǎo)塊(boot block)或文件系統(tǒng)塊可以包含這樣的不常寫入的數(shù)據(jù)。當(dāng)這樣的塊存在于平面NAND存儲器中，編程的字線可以保持與未編程的字線相鄰達(dá)延長的時(shí)間段，因?yàn)閿?shù)據(jù)未被更新，并且沒有進(jìn)一步的數(shù)據(jù)被寫入相鄰的字線中。在其中塊中有多個(gè)串集合的三維存儲器的系統(tǒng)中，在給定的塊中可能存在多個(gè)這樣的字線。在這樣的存儲器中，寫入的字線可以保持有未寫入的相鄰者更久，因?yàn)閷懭氲捻樞驈拇羞M(jìn)到串，然后返回到相鄰者(即到該塊的接下來的η-1寫入是到其他串，其中η是塊中的單獨(dú)可選擇的串集合的數(shù)目)。這在某些存儲器系統(tǒng)中可能引起問題，特別是其中可能發(fā)生電荷迀移的電荷俘獲存儲器。
[0077]電荷迀移
[0078]在很多平面NAND陣列中的存儲器單元使用浮置柵極作為電荷存儲元件來形成。因?yàn)楦≈脰艠O由導(dǎo)電材料形成，其中電荷自由流動，每個(gè)存儲器單元一般具有單獨(dú)的浮置柵極，該單獨(dú)的浮置柵極與相鄰單元的浮置柵極電隔離。相對照，電荷俘獲存儲器陣列使用電荷俘獲材料形成電荷存儲元件而形成。因?yàn)殡姾杀环@在這樣的材料中，并且不能自由流動，能夠由這樣的材料的單個(gè)連續(xù)部分形成多個(gè)單元的電荷存儲元件。這消除了在這樣的元件之間提供電隔離的需要。這在其中垂直堆疊的存儲器單元將使這樣的隔離難以實(shí)現(xiàn)的三維存儲器系統(tǒng)中是特別有用的。因此，很多三維存儲器陣列使用電荷俘獲材料的穿過多個(gè)存儲器單元垂直延伸的連續(xù)部分。例如，在圖10A-10B中的電荷俘獲層183作為電荷俘獲材料的垂直管而延伸。平面NAND存儲器可以使用形成多個(gè)存儲器單元的電荷存儲元件的電荷俘獲材料的條。
[0079]盡管一般選擇用于電荷俘獲層的合適的材料使得電荷在編程之后保持被俘獲，但是這樣的材料可以允許電荷經(jīng)過延長的時(shí)間段的一些運(yùn)動。例如，在編程之后，存儲在存儲器單元的電荷存儲元件中的電荷可能趨向于從被編程的位置迀移。在這樣的電荷存儲元件通過電荷存儲材料的一部分連接到未寫入的單元的電荷存儲元件的情況下，電荷可能趨向于迀移到電子可能與空穴組合的未寫入的部分(即，趨向于從具有電荷的區(qū)域迀移到?jīng)]有電荷的區(qū)域)。
[0080]圖12示出了沿著與圖1OB所示的視圖類似的存儲器孔的部分的橫截面。在該示例中，已經(jīng)沿著WLO發(fā)生編程，而隨后的字線(WLl，WL2等)保持未被編程。編程將負(fù)電荷(由電子“e—”示出)放置在CTL 183中，其中CTLl83穿過WLO。然而，該電荷可能傾向于朝向不包含電荷或包含正電荷或“空穴”(由正電荷“+”示出)的CTL 183的部分迀移。擦除可能導(dǎo)致空穴產(chǎn)生，使得未寫入(擦除的)單元具有一些正電荷。在這種情況下，這樣的電荷朝向未寫入的字線向下迀移(如箭頭所示)。雖然這樣的電荷迀移可能是相對小的影響，并且在許多情況下可以被忽略，但是經(jīng)過延長的時(shí)間段其可能變得顯著。特別是，如果留在所示的條件(WLl和WL2未寫入)下達(dá)延長的時(shí)間段，則沿著WLO的數(shù)據(jù)可能受這樣的電荷迀移影響。最終，沿著WLO的數(shù)據(jù)將發(fā)生錯(cuò)誤(壞位)，因?yàn)殡姾傻膿p失將影響存儲器單元的閾值電壓，導(dǎo)致存儲器單元被誤讀。最終，在這樣的數(shù)據(jù)中的壞位的數(shù)目可能超過誤差校正碼(ECC)的能力，使得數(shù)據(jù)變得不可由ECC校正(UECC)且丟失。以這種方式丟失任何數(shù)據(jù)是不希望的，且丟失系統(tǒng)控制數(shù)據(jù)是特別不希望的。
[0081]根據(jù)本發(fā)明的方面，可能受電荷迀移影響的數(shù)據(jù)被標(biāo)識，并以保護(hù)防止丟失的方式存儲。在一個(gè)示例中，這樣的保護(hù)通過沿著三個(gè)相鄰的字線寫入數(shù)據(jù)的三個(gè)拷貝來提供，數(shù)據(jù)被對準(zhǔn)，使得相同的位沿著電荷俘獲材料的相同的部分被放置。一般地，電荷迀移趨向于主要影響最靠近未編程的字線的編程的字線(在較高字線中的任何電荷迀移應(yīng)少得多)，使得沿最低寫入的字線的拷貝可以被認(rèn)為是犧牲的拷貝。在三個(gè)這樣的字線的中間字線中的數(shù)據(jù)的拷貝可以被認(rèn)為是安全的拷貝，因?yàn)槠湓谌我粋?cè)具有相同的數(shù)據(jù)，因此，具有低的電荷迀移的風(fēng)險(xiǎn)。頂部的拷貝可能是中等風(fēng)險(xiǎn)，這取決于存儲在其之上的數(shù)據(jù)(如果有的話)。
[0082]圖13示出了數(shù)據(jù)的三個(gè)拷貝沿著三個(gè)相鄰的字線(WLO、WLl和WL2)被寫入使得沿著不同的字線的相鄰位是相同的示例。所示的三個(gè)編程的存儲器單元(沿著WL0、WL1和WL2)被編程有相同的數(shù)據(jù)，因此在其各自的電荷存儲元件中具有相同量的電荷。雖然可能存在從WL2的存儲器單元沿著WL3朝向未編程的存儲器單元的一些電子迀移，但是沒有從存儲器單元沿著WLl的顯著的電子迀移(例如，電子迀移不足以引起壞位，或不足以在給定的時(shí)間段中引起沿著WLl的UECC數(shù)據(jù))。
[0083]圖14A進(jìn)一步示出了沿著三個(gè)相鄰字線寫入三個(gè)拷貝。數(shù)據(jù)O被寫入到串O的WL0、WLI和WL2。隨后，數(shù)據(jù)I被寫入到串I的WLO、WLl和WL2，等等。數(shù)據(jù)的部分可以以SLC或MLC格式被存儲(即，存儲單元可以僅存儲一位，或多于一位)。沿著緊鄰的字線的數(shù)據(jù)的部分被對準(zhǔn)，使得共享CTL部分的沿著相同NAND串的相鄰的單元具有相同的狀態(tài)(相同電荷量)。因此，三個(gè)相同的拷貝被存儲(沒有不同的加擾，或不同的對準(zhǔn))。隨后，當(dāng)是時(shí)候讀取數(shù)據(jù)時(shí)，中間的拷貝(在圖14A中沿著WLl的拷貝)可以被讀取，因?yàn)檫@被認(rèn)為是安全的拷貝。
[0084]雖然電荷迀移可能影響沿著相同串的其它字線的存儲器單元，但是電荷一般不在不同串的電荷俘獲層之間迀移。因此，雖然串5仍然未寫入，但是一般不需要保護(hù)沿著串4的數(shù)據(jù)防止電荷迀移到串5。類似地，一般不需要保護(hù)數(shù)據(jù)防止在塊之間的電荷迀移。
[0085]雖然圖14A示出了塊的前三個(gè)字線的寫入，但是后面的寫入可以稍有不同地處理。特別是，在一些字線已經(jīng)被寫入的情形中，將存在沿著在任何新寫入的一側(cè)上的字線的數(shù)據(jù)(在圖14A中，物理上在新的字線上方，沿著較低編號的字線)?？赡懿皇潜仨氃谶@種情況下寫入三個(gè)字線(盡管在一些情況下，可能是希望的)。可取代地，先前寫入的字線可以提供針對電荷迀移的足夠保護(hù)，以保護(hù)在一側(cè)的新數(shù)據(jù)，使得只需要在另一側(cè)的保護(hù)，并且只有兩個(gè)拷貝被寫入。
[0086]圖14B示出了在稍后的時(shí)間對與圖14A相同的塊的發(fā)生的寫入。這里，該塊的所有的N個(gè)串的WLO已經(jīng)被寫入且寫入返回到串O。數(shù)據(jù)N+1的兩個(gè)拷貝沿著串O的WL3和WL4被寫入ο類似地，數(shù)據(jù)N+2的兩個(gè)拷貝沿著串I的WL3和WL4被寫入，且數(shù)據(jù)N+3的兩個(gè)拷貝沿著串2的WL3和WL4被寫入。拷貝如之前一樣被對準(zhǔn)，以確保沿著相同的垂直NAND串的在字線WL3和WL4上的單元接收相同的數(shù)據(jù)，并被編程到相同的電荷水平。在這種情況下，沿著WL3的數(shù)據(jù)的拷貝可以認(rèn)為是安全的拷貝，沿著WL4的數(shù)據(jù)的拷貝被認(rèn)為是犧牲的拷貝。沒有新數(shù)據(jù)(數(shù)據(jù)N+1、N+2、N+3)的另外的拷貝在沿著WL3的安全拷貝以上被寫入，因?yàn)檠刂@些串的WLO、WLI和WL2的先前寫入的數(shù)據(jù)降低了在這個(gè)方向上的電荷迀移的風(fēng)險(xiǎn)。雖然在WL3上的安全的拷貝以上的數(shù)據(jù)與安全的拷貝是不相同的，但在一些情況下仍可以提供足夠的保護(hù)。
[0087]應(yīng)該理解的是，保護(hù)數(shù)據(jù)的安全的拷貝所需的編程方案取決于電荷迀移的風(fēng)險(xiǎn)，而電荷迀移的風(fēng)險(xiǎn)又可以取決于存儲器陣列的幾何形狀、使用的材料、用于存儲器狀態(tài)的電荷電平、環(huán)境因素(溫度等)和其它參數(shù)。此外，所需的保護(hù)程度可以取決于許多因素，包括:ECC方案校正壞位的能力和所需保護(hù)的時(shí)間段。在圖14A-14B的示例中，在安全的拷貝的任一側(cè)的一個(gè)拷貝在未寫入的串中提供了足夠的保護(hù)，而隨后的寫入只需要在安全的拷貝的未寫入一側(cè)的一個(gè)拷貝(物理上在圖14B的安全的拷貝以下)。在其它示例中，三個(gè)拷貝可以繼續(xù)被寫入，用于在相同串集合中的后續(xù)寫入(例如，用相同的數(shù)據(jù)一起寫入WL3、WL4和WL5，以提供沿著WL4的安全的拷貝)。在其他情況下，多于三個(gè)拷貝可以被寫入，以確保安全的拷貝保持安全。例如，可以在安全的拷貝和任何未寫入的字線之間寫入兩個(gè)犧牲的拷貝。
[0088]清楚地寫入另外的數(shù)據(jù)花費(fèi)另外的時(shí)間，并且寫入相同的數(shù)據(jù)三次一般比寫入一次花費(fèi)更多的時(shí)間。然而，實(shí)現(xiàn)本發(fā)明的各方面所需的額外的時(shí)間可以通過以有效的方式編程多個(gè)拷貝來減少。在很多存儲器系統(tǒng)中，要被編程的數(shù)據(jù)被保持在保持?jǐn)?shù)據(jù)頁的鎖存器集中。當(dāng)寫入命令由存儲器控制器發(fā)送時(shí)，要被寫入的數(shù)據(jù)一般被傳輸?shù)綌?shù)據(jù)鎖存器，并且該數(shù)據(jù)然后從數(shù)據(jù)鎖存器被寫入到字線的存儲器單元。隨后，另一個(gè)寫入命令可以被接收，具有更多的數(shù)據(jù)，該更多的數(shù)據(jù)被類似地鎖存并寫入到沿另一個(gè)字線的存儲器單元。雖然該相同的方案可以使用多次，以沿著多個(gè)字線編程相同的數(shù)據(jù)，但是能夠取消某些步驟。
[0089]圖15示出了相同的數(shù)據(jù)從數(shù)據(jù)鎖存器502三次被寫入到三個(gè)不同的字線(WL0、WL1和WL2)的示例。在該示例中，代替從存儲器控制器504通過存儲器總線506傳輸相同的數(shù)據(jù)三次，在沿三個(gè)字線的編程期間，該數(shù)據(jù)被保持在數(shù)據(jù)鎖存器中。因此，僅需要將數(shù)據(jù)從控制器504通過存儲器總線506傳輸一次，并且后續(xù)的編程發(fā)生在芯片上。因此，操作更快速，因?yàn)閺目刂破鞯膫鬏斨话l(fā)生一次，并且在編程發(fā)生的同時(shí)，存儲器總線506可以用于其它目的(即，控制器可以使用總線用于與其他存儲器裸芯通信，同時(shí)數(shù)據(jù)從片上鎖存器被編程到字線)。在一些情況下，控制器可以發(fā)送三個(gè)寫入命令，在第一個(gè)伴隨有數(shù)據(jù)的傳輸，并且發(fā)送第二和第三個(gè)命令而沒有另外的數(shù)據(jù)。可替代地，控制器可以使用指示數(shù)據(jù)將沿著三個(gè)緊鄰的字線被編程三次的命令。在這種情況下，該數(shù)據(jù)用單個(gè)寫入命令被傳輸一次，且控制器和存儲器總線不必進(jìn)一步做任何事情。存儲器裸芯接收數(shù)據(jù)到數(shù)據(jù)鎖存器中，且沿著三個(gè)字線而不用任何進(jìn)一步的輸入來編程該數(shù)據(jù)。
[0090]虛數(shù)據(jù)
[0091]在一些非易失性存儲器系統(tǒng)中，數(shù)據(jù)保持性在存儲少量數(shù)據(jù)的塊中比更滿的塊更差。因此，與存儲大量數(shù)據(jù)的塊相比，存儲少量數(shù)據(jù)的塊隨著時(shí)間可能具有差的數(shù)據(jù)保持性。例如，圖11的塊示出了在每個(gè)串只有一個(gè)字線被寫入的階段的塊。所有其他的字線是未寫入的。這種情形下可能會導(dǎo)致差的數(shù)據(jù)保持性。圖14A示出了其中在串0-4中三個(gè)字線被寫入且所有其他的字線保持未寫入的情形。雖然這種布置為WLl上的數(shù)據(jù)的安全的拷貝提供了保護(hù)，但是在塊中的少量的寫入數(shù)據(jù)對于數(shù)據(jù)保持性可能不是最佳的。
[0092]在許多情況下，具有大面積的未寫入的空間的塊不會保持在該條件下很長時(shí)間。然而，如上所討論的，某些塊可以保持大部分未寫入達(dá)長時(shí)間段。例如，專用于諸如固件、映射數(shù)據(jù)，或者不經(jīng)常更新的錯(cuò)誤日志數(shù)據(jù)的某些系統(tǒng)控制數(shù)據(jù)的塊可以在更新之間大部分未寫入達(dá)延長的時(shí)段。
[0093]根據(jù)本發(fā)明的方面，可以在存儲任何系統(tǒng)控制數(shù)據(jù)之前通過沿著多個(gè)字線編程虛數(shù)據(jù)來格式化用于存儲系統(tǒng)控制數(shù)據(jù)(或否則可能保持基本上為空達(dá)延長的時(shí)間段)的塊。因此，當(dāng)系統(tǒng)控制數(shù)據(jù)被寫入這樣的塊中時(shí)，在塊中未寫入的空間已經(jīng)減少，且寫入的空間增加，到提供可接受的數(shù)據(jù)保持性的水平。
[0094]圖16示出了被格式化用于系統(tǒng)控制數(shù)據(jù)的存儲或用于很可能在寫入之間保留長時(shí)段的另一使用塊的示例。格式化包括在存儲任何系統(tǒng)控制數(shù)據(jù)之前沿著多個(gè)字線編程虛數(shù)據(jù)。在該示例中，虛數(shù)據(jù)沿著所有串的WLO-WLX被編程。在任何特定的情況下選擇的X的值取決于數(shù)據(jù)保持性要求和來自編程給定數(shù)量的字線的預(yù)期效益。
[0095]因?yàn)樘撛O(shè)數(shù)據(jù)不是主機(jī)數(shù)據(jù)或否則不是有用的數(shù)據(jù)，虛數(shù)據(jù)一般不必可用于以后的恢復(fù)。這允許使用一些技術(shù)以使這樣的虛數(shù)據(jù)的編程比正常的編程更快。例如，驗(yàn)證可能會受到限制，或被跳過，因?yàn)橹灰傆?jì)的單元達(dá)到某一水平的電荷，特定的存儲器單元是否達(dá)到特定的狀態(tài)可能不重要。大的電壓脈沖可以用于快速編程單元，因?yàn)檫^編程(overprogramming)—般不是問題，且沒有先前寫入的數(shù)據(jù)去干擾。虛數(shù)據(jù)可以被編程而對于每個(gè)字線不單獨(dú)從主機(jī)傳輸數(shù)據(jù)。由此，虛數(shù)據(jù)可以持續(xù)地維持在數(shù)據(jù)鎖存器中，同時(shí)虛數(shù)據(jù)被編程到連續(xù)的字線。在一些情況下，虛數(shù)據(jù)可以以隨機(jī)樣式被寫入。在一些情況下，虛數(shù)據(jù)以被標(biāo)識為提供保護(hù)防止電荷迀移的預(yù)定樣式被寫入。這樣的樣式可以是對于特定的存儲器設(shè)計(jì)特有的且可以是隨著時(shí)間而適應(yīng)的。
[0096]圖16示出了沿著字線WLX+1-WLX+3存儲的系統(tǒng)控制數(shù)據(jù)。在該示例中，每個(gè)部分的三個(gè)拷貝如之前一樣沿著三個(gè)緊鄰的字線來存儲，使得安全的拷貝沿著WLX+2被存儲。在其它示例中，僅僅兩個(gè)拷貝可以以這種方式沿著兩個(gè)字線被寫入，因?yàn)樘摂?shù)據(jù)可被認(rèn)為在一側(cè)給出了足夠的保護(hù)。雖然虛數(shù)據(jù)可能不會導(dǎo)致在沿著NAND串的相鄰的單元中的相同的電荷水平，但是虛數(shù)據(jù)可以在大多數(shù)單元中提供一些電荷，這可能足以顯著減少朝向用虛數(shù)據(jù)編程的區(qū)域的電荷迀移。
[0097]圖17示出了用于重要數(shù)據(jù)的可靠寫入的方案。確定720數(shù)據(jù)是否為高風(fēng)險(xiǎn)的。高風(fēng)險(xiǎn)的數(shù)據(jù)可以是有可能保持與塊中的未寫入空間相鄰達(dá)延長的時(shí)間段的任何數(shù)據(jù)。這可以包括系統(tǒng)控制數(shù)據(jù)，諸如固件、映射數(shù)據(jù)、錯(cuò)誤日志數(shù)據(jù)、或者被存儲在專用塊中且不經(jīng)常更新的其他數(shù)據(jù)。然而，高風(fēng)險(xiǎn)數(shù)據(jù)不限于系統(tǒng)控制數(shù)據(jù)，并且可以包括可能保持與未寫入空間相鄰達(dá)長時(shí)間的任何數(shù)據(jù)，包含主機(jī)數(shù)據(jù)。如果數(shù)據(jù)被標(biāo)識為高風(fēng)險(xiǎn)，則數(shù)據(jù)與用于沿著多個(gè)緊鄰的字線寫入該數(shù)據(jù)的多個(gè)(例如兩個(gè)或三個(gè))拷貝的命令一起發(fā)送722。數(shù)據(jù)被傳輸?shù)綌?shù)據(jù)鎖存器一次且在存儲器中寫入多次。在其它示例中，可以使用多個(gè)寫入命令，而數(shù)據(jù)僅被傳輸一次。如果數(shù)據(jù)不是高風(fēng)險(xiǎn)，則可以發(fā)送724常規(guī)的寫入命令(S卩，致使單個(gè)拷貝從數(shù)據(jù)鎖存器被寫入到存儲器陣列的命令)。
[0098]圖18示出了塊準(zhǔn)備或格式化的示例，該格式化可以改善對于存儲在一些塊中的一些數(shù)據(jù)的數(shù)據(jù)保持性。確定830塊是否具有數(shù)據(jù)保持錯(cuò)誤的高風(fēng)險(xiǎn)。例如，要作為用于存儲系統(tǒng)控制數(shù)據(jù)的專用塊的塊可以被認(rèn)為是高風(fēng)險(xiǎn)的塊。當(dāng)這樣的塊被識別時(shí)，在存儲任何其他數(shù)據(jù)之前，虛數(shù)據(jù)的樣式被寫入塊中832。例如，前X個(gè)字線可以用虛數(shù)據(jù)寫入。如果塊不是高風(fēng)險(xiǎn)的，則可以不需要虛數(shù)據(jù)，且沒有虛數(shù)據(jù)被寫入834。
[0099]圖19示出了可用于實(shí)現(xiàn)本發(fā)明的各方面的硬件的示例。特別是，圖19示出了存儲器系統(tǒng)400，其包括存儲器控制器402和存儲器集成電路(IC)404。存儲器IC 404包括電荷俘獲存儲器單元陣列406和外圍電路408。存儲器單元陣列406包含專用于存儲系統(tǒng)控制數(shù)據(jù)的一些塊和存儲主機(jī)數(shù)據(jù)的一些塊。外圍電路408包含寫入電路410和讀取電路412。寫入電路410被配置為將虛數(shù)據(jù)寫到一些塊，以便格式化這些塊用于更好的數(shù)據(jù)保持。寫入電路410被進(jìn)一步配置為寫入沿著多個(gè)字線對準(zhǔn)的系統(tǒng)控制數(shù)據(jù)的多個(gè)拷貝，使得提供安全的拷貝且提供一個(gè)或多個(gè)犧牲的拷貝。寫入電路410可以包含一行或多行數(shù)據(jù)鎖存器以在這樣的多次寫入期間保存數(shù)據(jù)。
[0100]
[0101]為了說明和描述的目的，已經(jīng)呈現(xiàn)本發(fā)明的前面的詳細(xì)描述。它不旨在窮盡或限制本發(fā)明到公開的精確形式。根據(jù)上述教導(dǎo)，許多修改和變化是可能的。選擇所描述的實(shí)施例以便最好地解釋本發(fā)明的原理及其實(shí)際應(yīng)用，從而使得本領(lǐng)域的技術(shù)人員在各種實(shí)施例中并利用適合于預(yù)期的特定用途的各種修改最好地利用本發(fā)明。本發(fā)明的范圍由所附的權(quán)利要求限定。
【主權(quán)項(xiàng)】
1.一種操作電荷俘獲存儲器單元的陣列的方法，所述方法包括: 接收要被存儲在所述陣列中的數(shù)據(jù)的部分； 確定所述數(shù)據(jù)的部分是否可能被電荷俘獲存儲器單元之間的電荷迀移所影響；以及 如果所述數(shù)據(jù)的部分可能被電荷迀移所影響，則沿著第一字線存儲所述數(shù)據(jù)的部分的第一拷貝，沿著第二字線存儲所述數(shù)據(jù)的部分的第二拷貝，并且沿著第三字線存儲所述數(shù)據(jù)的部分的第三拷貝，所述第一字線和所述第三字線位于在任一側(cè)緊鄰所述第二字線，所述數(shù)據(jù)的部分的所述第一拷貝、第二拷貝和第三拷貝對準(zhǔn)，使得沿著所述第二字線的存儲器單元中的每個(gè)位與沿著所述第一字線和所述第三字線的相鄰單元中的位相同。2.如權(quán)利要求1所述的方法，其中，如果所述數(shù)據(jù)的部分不太可能被電荷迀移所影響，則沿著字線存儲所述數(shù)據(jù)的部分的單個(gè)拷貝，沿著在任一側(cè)的相鄰字線存儲其他系統(tǒng)控制數(shù)據(jù)。3.如權(quán)利要求1所述的方法，其中，可能被電荷迀移所影響的數(shù)據(jù)是系統(tǒng)控制數(shù)據(jù)，其中，所述第一字線、所述第二字線和所述第三字線在專用于存儲系統(tǒng)控制數(shù)據(jù)的塊中。4.如權(quán)利要求3所述的方法，還包括在專用塊中存儲所述系統(tǒng)控制數(shù)據(jù)的部分的所述第一拷貝、所述第二拷貝和所述第三拷貝之前，將虛數(shù)據(jù)編程到所述專用塊的多個(gè)字線。5.如權(quán)利要求1所述的方法，還包括:隨后通過只讀取所述數(shù)據(jù)的所述第二拷貝從所述陣列讀取所述數(shù)據(jù)的部分。6.如權(quán)利要求1所述的方法，其中，所述數(shù)據(jù)的部分從片上數(shù)據(jù)鎖存器的集合被寫入到所述第一字線、所述第二字線和所述第三字線，所述片上數(shù)據(jù)鎖存器在向所述第一字線、所述第二字線和所述第三字線的寫入期間維持所述數(shù)據(jù)的部分的拷貝。7.如權(quán)利要求6所述的方法，其中，響應(yīng)于指示要寫入所述數(shù)據(jù)的三個(gè)拷貝的單個(gè)寫入命令，所述數(shù)據(jù)被寫入到所述第一字線、所述第二字線和所述第三字線。8.如權(quán)利要求1所述的方法，其中，沿著所述第一字線、所述第二字線和所述第三字線的存儲器單元包含電荷俘獲單元，所述電荷俘獲單元形成在電荷俘獲材料的部分中，所述電荷俘獲材料的部分在垂直于所述第一字線、所述第二字線和所述第三字線的方向上延伸。9.如權(quán)利要求9所述的方法，其中，所述電荷俘獲材料的部分是管狀部分，所述管狀部分穿過在所述第一字線、所述第二字線和所述第三字線中的垂直孔而延伸。10.如權(quán)利要求9所述的方法，其中，所述電荷俘獲材料的部分是平行于基板表面的平面而延伸的條。11.一種操作電荷俘獲存儲器單元的陣列的方法，所述方法包括: 通過用虛數(shù)據(jù)編程電荷俘獲存儲器單元的塊的多個(gè)字線來格式化該塊，作為用于存儲系統(tǒng)控制數(shù)據(jù)的專用塊； 隨后，接收要被存儲在所述專用塊中的系統(tǒng)控制數(shù)據(jù)的部分；以及 沿著第一字線寫入所述系統(tǒng)控制數(shù)據(jù)的部分的第一拷貝，沿著第二字線寫入所述系統(tǒng)控制數(shù)據(jù)的部分的第二拷貝，并且沿著所述專用塊的第三字線寫入所述系統(tǒng)控制數(shù)據(jù)的部分的第三拷貝，所述第一字線和所述第三字線位于在任一側(cè)緊鄰所述第二字線，所述系統(tǒng)控制數(shù)據(jù)的部分的所述第一拷貝、第二拷貝和第三拷貝對準(zhǔn)，使得沿著所述第二字線的存儲器單元中的每個(gè)位與沿著所述第一字線和所述第三字線的相鄰單元中的位相同。12.如權(quán)利要求11所述的方法，其中，所述專用塊包含多個(gè)串集合，且所述格式化包含用虛數(shù)據(jù)編程所述多個(gè)串集合的每個(gè)集合的至少一個(gè)字線。13.如權(quán)利要求11所述的方法，其中，所述虛數(shù)據(jù)是隨機(jī)生成的數(shù)據(jù)。14.如權(quán)利要求11所述的方法，其中，所述虛數(shù)據(jù)具有減少從所述專用塊中的后來被編程的單元的存儲器單元的電荷迀移的預(yù)定樣式。15.如權(quán)利要求11所述的方法，其中，所述系統(tǒng)控制數(shù)據(jù)的部分的所述第一拷貝、所述第二拷貝和所述第三拷貝從所述系統(tǒng)控制數(shù)據(jù)的部分的鎖存的拷貝被寫入，所述鎖存的拷貝在所述系統(tǒng)控制數(shù)據(jù)的部分的所述第一拷貝、所述第二拷貝和所述第三拷貝的寫入期間持續(xù)地被維持在片上數(shù)據(jù)鎖存器中。16.如權(quán)利要求15所述的方法，其中，響應(yīng)于來自存儲器控制器的指示所述系統(tǒng)控制數(shù)據(jù)的部分的三個(gè)拷貝應(yīng)該被寫入的單個(gè)寫入命令，執(zhí)行所述系統(tǒng)控制數(shù)據(jù)的部分的所述第一拷貝、所述第二拷貝和所述第三拷貝的寫入。17.如權(quán)利要求11所述的方法，其中，所述系統(tǒng)控制數(shù)據(jù)是用于存儲器系統(tǒng)操作的固件。18.如權(quán)利要求11所述的方法，其中，所述系統(tǒng)控制數(shù)據(jù)是映射表數(shù)據(jù)、或錯(cuò)誤日志數(shù)據(jù)。19.一種非易失性電荷俘獲存儲器系統(tǒng)，包括: 電荷俘獲存儲器單元的陣列，其布置在多個(gè)單獨(dú)可擦除的塊中，所述多個(gè)單獨(dú)可擦除的塊包含專用于系統(tǒng)控制數(shù)據(jù)的存儲的至少一個(gè)專用塊;以及 寫入電路，被配置為將虛數(shù)據(jù)寫入到所述專用塊的多個(gè)字線，且隨后沿著所述專用塊的三個(gè)相鄰的字線寫入所述系統(tǒng)控制數(shù)據(jù)的三個(gè)相同的拷貝，使得沿著通過電荷俘獲材料連接的所述三個(gè)相鄰的字線的任意三個(gè)存儲器單元相同地被寫入。20.如權(quán)利要求19所述的非易失性電荷俘獲存儲器系統(tǒng)，其中，所述電荷俘獲存儲器單元的陣列處于從基板垂直延伸的串聯(lián)連接的串中，每個(gè)塊包含多個(gè)單獨(dú)選擇的串聯(lián)連接的串的集合。21.如權(quán)利要求19所述的非易失性電荷俘獲存儲器系統(tǒng)，其中，所述多個(gè)單獨(dú)可擦除的塊包含存儲從主機(jī)接收的數(shù)據(jù)的主機(jī)數(shù)據(jù)塊。22.如權(quán)利要求21所述的非易失性電荷俘獲存儲器系統(tǒng)，其中，所述寫入電路不被配置為在存儲從所述主機(jī)接收的數(shù)據(jù)之前將虛數(shù)據(jù)寫入到所述主機(jī)數(shù)據(jù)塊的字線，且所述寫入電路不被配置為沿著所述主機(jī)數(shù)據(jù)塊的字線寫入主機(jī)數(shù)據(jù)的三個(gè)相同的拷貝。
【文檔編號】G11C16/34GK105849811SQ201480066620
【公開日】2016年8月10日
【申請日】2014年12月3日
【發(fā)明人】D.拉古, C.N.Y.阿維拉, G.A.杜西亞, Y.董
【申請人】桑迪士克科技有限責(zé)任公司