專利名稱：：存儲器系統(tǒng)及其操作方法
技術領域：
：本公開涉及利用非易失存儲器的存儲器系統(tǒng)并且涉及這樣的存儲器系統(tǒng)的操作方法。
背景技術：
：過去，一直使用存儲器系統(tǒng)(也稱為存儲系統(tǒng))，其在被稱為加載操作的操作中從用作存儲設備(也稱為輔助存儲設備)的存儲器讀出程序、數(shù)據(jù)等到典型地由DRAM(動態(tài)隨機存取存儲器)實現(xiàn)的工作存儲器(也稱為主存儲設備)中。在該存儲器系統(tǒng)中，通常使用NVM(非易失存儲器)作為要求以高速操作的存儲器件。非易失存儲器可以是閃速存儲器或NVRAM(非易失隨機存取存儲器)。閃速存儲器具有大存儲容量。以塊為単位存取存儲在閃速存儲器中的數(shù)據(jù)。另ー方面，可以以字為單位對存儲在NVRAM中的數(shù)據(jù)進行高速隨機存取。閃速存儲器的典型例子是NAND型閃速存儲器。另ー方面，NVRAM的典型例子是PCRAM(相變隨機存取存儲器)、MRAM(磁阻隨機存取存儲器)和ReRAM(電阻隨機存取存儲器)。由于閃速存儲器具有低的位成本和大的存儲容量，將其用于高速存儲應用。另ー方面，與閃速存儲器相比，NVRAM具有高的位成本。但是，NVRAM具有下列的優(yōu)點。NVRAM具有可以字為單位進行高速存取的優(yōu)良性能。此外，由于CPU(中央處理器)能夠對NVRAM進行直接存取，NVRAM用作用于存儲器件的非易失高速緩存存儲器，以允許如所期望的以高速進行存儲器系統(tǒng)的操作。利用這樣的閃速存儲器和NVRAM的存儲器系統(tǒng)的典型例子在下述文獻中描述，例如，JP-T-2004-506256(專利文獻I)和日本專利特開No.2006-236304以及ShuheiTanakamaru和四個合著者的“Post-manufacturingl7_timesAcceptableRawBitErrorRateEnhancement，DynamicCodewordTransitionECCschemeforHighlyReliableSolid-StateDrives,SSDs，，，MemoryWorkshop(IMW),2010IEEEInternational,p.1-4。該存儲器系統(tǒng)也稱為非易失存儲器系統(tǒng)。
發(fā)明內(nèi)容另外，重要的是改進在這樣的存儲器系統(tǒng)中采用的非易失存儲器的數(shù)據(jù)保存特性和存儲器系統(tǒng)的可靠性。這是因為，隨著重寫操作次數(shù)的増加，存儲器系統(tǒng)中采用的非易失存儲器的數(shù)據(jù)保存特性趨于退化。為了解決這個問題，通常，如在專利文獻I中所述的那樣，通過使用ECC(誤差校正碼)對數(shù)據(jù)進行位誤差檢測和校正處理，來改進NAND型閃速存儲器的數(shù)據(jù)保存特性。另ー方面，例如，如果將上述NVRAM用作為非易失存儲器，與存儲設備(通常是NAND型閃速存儲器)相比，存取NVRAM的頻率高。也很重要的是需要改進NVRAM的數(shù)據(jù)保存特性。然而，在專利文獻I中所公開的存儲器系統(tǒng)完全沒有描述通過利用ECC(誤差校正碼)來改進NVRAM的數(shù)據(jù)保存特性的技術。由于上述的原因，可以考慮這樣一種技術，通過將ECC應用于存儲在NVRAM中的數(shù)據(jù)來改進NVRAM的數(shù)據(jù)保存特性。然而，通過簡單地將ECC應用于存儲在NVRAM中的數(shù)據(jù)上，會產(chǎn)生不想要的副作用，即存取NVRAM的速度會下降與存取ECC的數(shù)目成正比的速度差，或者產(chǎn)生關于NVRAM頻帶(band)的壞的副作用。結果，整個存儲器系統(tǒng)的操作速度不可避免地下降。因此，希望提供一種存儲器系統(tǒng)，能夠改進系統(tǒng)的可靠性而不降低操作速度，并提供該存儲器系統(tǒng)的操作方法。根據(jù)本公開的實施例的存儲器系統(tǒng)具有第一非易失存儲器，用于存儲要以塊為單位存取的數(shù)據(jù)；第二非易失存儲器，用于在隨機存取第二非易失存儲器時，存儲要以字為單位存取的數(shù)據(jù)；控制部分，配置來控制第一和第二非易失存儲器的操作。在該存儲器系統(tǒng)中，在第一非易失存儲器中保存要應用于存儲在第二非易失存儲器中的數(shù)據(jù)的誤差校正碼。根據(jù)本公開的另一實施例的存儲器系統(tǒng)的操作方法包括對存儲在存儲器系統(tǒng)中采用的第一非易失存儲器中的數(shù)據(jù)執(zhí)行以塊為單位存取對存儲在存儲器系統(tǒng)中采用的第二非易失存儲器中的數(shù)據(jù)執(zhí)行以字為單位的存??；通過利用保存在第一非易失存儲器中的誤差校正碼關于存儲在第二非易失存儲器中的數(shù)據(jù)進行位誤差檢測和校正處理。根據(jù)本公開實施例的存儲器系統(tǒng)和用于該存儲器系統(tǒng)的操作方法，以塊為單位對存儲在第一非易失存儲器中的數(shù)據(jù)進行存取，并且以字為單位對存儲在第二非易失存儲器中的數(shù)據(jù)進行隨機存取。同時，為了關于存儲在第二非易失存儲器中的數(shù)據(jù)進行位誤差檢測和校正處理，通常將保存在第一非易失存儲器中的誤差校正碼應用于存儲在第二非易失存儲器中的數(shù)據(jù)上，從而改進第二非易失存儲器的數(shù)據(jù)保存特性。此外，如具有誤差校正碼通常保存在第二非易失存儲器自身中的配置的情況，通過將誤差校正碼保存在第一非易失存儲器中，可以防止對第二非易失存儲器的存取速度下降。此外，根據(jù)本公開實施例的存儲器系統(tǒng)和該存儲器系統(tǒng)的操作方法，可將誤差校正碼保存在第一非易失存儲器中，該誤差校正碼要應用于存儲在第二非易失存儲器中的數(shù)據(jù)并經(jīng)歷以字為單位的隨機存取，且該第一非易失存儲器用于存儲要以塊為單位存取的數(shù)據(jù)。這樣，就可以改進第二非易失存儲器的數(shù)據(jù)保存特性，而防止對第二非易失存儲器的存取速度下降。結果，可以改進系統(tǒng)的可靠性而不降低操作速度。圖I是示出了根據(jù)本公開的實施例的包括非易失存儲器的數(shù)據(jù)存儲系統(tǒng)的典型配置的框圖；圖2是示出了在圖I所示的NAND型閃速存儲器中的ECC2塊的典型的具體數(shù)據(jù)結構的框圖；圖3是示出了在圖I中所示的NVM控制器的典型的具體數(shù)據(jù)配置的框圖4是示出了包括用作第一典型比較系統(tǒng)的存儲器系統(tǒng)的數(shù)據(jù)存儲系統(tǒng)的配置的框圖；圖5是示出了包括用作第二典型比較系統(tǒng)的存儲器系統(tǒng)的數(shù)據(jù)存儲系統(tǒng)的配置的框圖；圖6是示出了表示利用誤差校正碼ECC2從NVRAM中讀取數(shù)據(jù)的典型處理的流程圖；圖7是示出了表示利用誤差校正碼ECC2將數(shù)據(jù)寫入NVRAM中的典型處理的流程圖；圖8是示出了表示利用誤差校正碼ECC2的典型的系統(tǒng)激活處理的流程圖；圖9是示出了包括用作第一典型修改例的存儲器系統(tǒng)的數(shù)據(jù)存儲系統(tǒng)的典型配置的框圖；圖10是示出了包括用作第二典型修改例的存儲器系統(tǒng)的數(shù)據(jù)存儲系統(tǒng)的典型配置的框圖。具體實施例方式以下，將參照附圖來詳細說明本公開的實施例。應當注意的是，本說明書分為如下章節(jié)。I.實施例(使用NAND型閃速存儲器作為第一非易失存儲器的典型配置)2.典型修改例第一典型修改例(具有包含嵌入的ECC處理部分的NAND型閃速存儲器的典型配置)。第二典型修改例(使用MFD作為第一非易失存儲器的典型配置)其它典型修改例。實施例數(shù)據(jù)存儲系統(tǒng)I的配置圖I是示出根據(jù)本公開的實施例的包括非易失存儲器系統(tǒng)2的數(shù)據(jù)存儲系統(tǒng)I的典型配置的框圖。如圖所示，根據(jù)本公開的實施例，數(shù)據(jù)存儲系統(tǒng)I采用CPU10、DRAMlUDRAM控制器12和非易失存儲器系統(tǒng)2。CPUlO控制DRAMlI、DRAM控制器12和非易失存儲器系統(tǒng)2的操作。具體地說，CPUlO通過后面將要說明的NVM控制器23來存取保存(或存儲)在NVRAM22和NAND型閃速存儲器21中的數(shù)據(jù)。然后，CPUlO將數(shù)據(jù)加載到DRAMll中，DRAMll通常用作工作存儲器(也稱為主存儲器)。相對地，CPUlO將存儲在DRAMll中的數(shù)據(jù)寫入非易失存儲器系統(tǒng)2中。DRAMll是在上述數(shù)據(jù)存儲系統(tǒng)I中用作工作存儲器的易失性存儲器。DRAM控制器12根據(jù)從CPUlO接收的命令來控制DRAMll的操作的部分。DRAMll的典型操作包括將數(shù)據(jù)寫入DRAMll中的操作和從DRAMll中讀出數(shù)據(jù)的操作。非易失存儲器系統(tǒng)2的配置非易失存儲器系統(tǒng)2采用NAND型閃速存儲器21、NVRAM22和NVM控制器23。NAND型閃速存儲器21也稱為第一非易失存儲器，其是NVM(非易失存儲器)。NVRAM22也稱為第二非易失存儲器。NVM控制器23用作控制部分。NAND型閃速存儲器21用作存儲器件。另一方面，NVRAM22用作工作存儲器和/或非易失高速緩存存儲器。因此，可以將非易失存儲器系統(tǒng)2認為是用作與NAND型閃速存儲器21的組合的SnD(存儲和下載)模型和用作為與NVRAM22的組合的XIP(面內(nèi)執(zhí)行)模型。NAND型閃速存儲器21NAND型閃速存儲器21是比如閃速存儲器之類的非易失存儲器。以塊為單位存取存儲在NAND型閃速存儲器21中的數(shù)據(jù)。在此情況下，塊單元是頁面211P和頁面212P。后面將要說明頁面21IP和頁面212P。NAND型閃速存儲器21具有數(shù)據(jù)塊211和ECC2塊212。數(shù)據(jù)塊211是稱為塊的數(shù)據(jù)區(qū)，用于以頁面211P為單位保存(或存儲)數(shù)據(jù)。具體地說，在每個頁面21IP上，與用于校正數(shù)據(jù)21D的誤差校正碼ECCl—起保存數(shù)據(jù)21D。誤差校正碼ECCl也稱為第一誤差校正碼。就是說，如下所述，誤差校正碼ECCl是要應用于存儲在NAND型閃速存儲器21中的數(shù)據(jù)21D的代碼。因此，誤差校正碼ECCl是用于改進在NAND型閃速存儲器21中保存數(shù)據(jù)的特性的代碼。ECC2數(shù)據(jù)塊212是稱為塊的數(shù)據(jù)區(qū)，用于以頁面212P為單位保存(或存儲)分別稱為第二誤差校正碼的誤差校正碼ECC2。誤差校正碼ECC2用于保護NVRAM22。就是說，在本實施例中，要應用于NVRAM22的誤差校正碼ECC2也存儲在NAND型閃速存儲器21中。具體地說，在每個頁面212P上，與上述的誤差校正碼ECCl—起保存誤差校正碼ECC2。詳細地說，例如，如圖2所示，與誤差校正碼ECCl—起將由多個誤差校正碼ECC2組成的批數(shù)據(jù)(batch)存儲在每個頁面212P上。多個誤差校正碼ECC2的批數(shù)據(jù)是通過收集ECC2(0)到ECC2(n)而生成的批數(shù)據(jù)，在此，n是等于或大于2的整數(shù)。換句話說，每個頁面212P用于以與頁面211P相同的方式將多個誤差校正碼ECC2保存在數(shù)據(jù)區(qū)中并將誤差校正碼ECCl保存在冗余區(qū)中。應當注意的是，例如，如果對NVRAM22的存取是32位存取，保護存儲在NVRAM22中的數(shù)據(jù)所需的誤差校正碼ECC2具有6位的長度。誤差校正碼ECC2的典型例子是漢明碼(hammingcode)。此外，令在NAND型閃速存儲器21中的頁面211P和212P的數(shù)據(jù)區(qū)的大小為大約32K位(或大約4K字節(jié))，這是常規(guī)大小的值。在此情況下，將用于在NVRAM22中具有約為5K字大小的數(shù)據(jù)的誤差校正碼ECC2保存在頁面212P中。此外，在此情況下，NVM控制器23能夠在如下所述的一個存取中將具有約為5K字大小的誤差校正碼ECC2從NAND型閃速存儲器21中讀取到ECC緩沖器230。因此，從NAND型閃速存儲器21讀出一頁所用的時間在將MLCNAND型閃速存儲器用于ONFI2.I模式5的情況下約為80微秒(200MB/秒)或16納秒每誤差校正碼ECC2。因此，即使在對NVRAM22中的連續(xù)地址進行存取的情況下，如果存取NVRAM22的時間超過16納秒，那么在存取的持續(xù)期內(nèi)，可以將用于下一個頁面的誤差校正碼ECC2從NAND型閃速存儲器21讀處到ECC緩沖器230。應當注意的是，如果對NVRAM22中的非連續(xù)地址進行存取，則通過利用下述的預取功能，可以縮短將誤差校正碼ECC2從NAND型閃速存儲器21讀出到ECC緩沖器230所用的時間。還值得注意的是，作為存取NVRAM22的時間，上面所述的約16納秒的存取時間通?？梢哉f是足夠短的值。NVRAM22NVRAM22是非易失存儲器，對其進行隨機存取以便以字為單位從存儲器讀出數(shù)據(jù)22D。與上述NAND型閃速存儲器21不同，NVRAM22僅用于存儲數(shù)據(jù)22D。就是說，在NVRAM22中沒有保存誤差校正碼。NVRAM22的典型例子包括PCRAM、MRAM和ReRAM。NVM控制器23NVM控制器23是這樣的部分，用于根據(jù)從CPUlO接收的命令來控制NAND型閃速存儲器21和NVRAM22的操作。NAND型閃速存儲器21的典型操作包括將數(shù)據(jù)21D寫入NAND型閃速存儲器21中的操作和從NAND型閃速存儲器21讀出數(shù)據(jù)21D的操作。同樣，NVRAM22的典型操作包括將數(shù)據(jù)22D寫入NVRAM22中的操作和從NVRAM22讀出數(shù)據(jù)22D的操作。配置NVM控制器23以包括上述的ECC緩沖器230。在此實施例中，NVM控制器23具有通過利用保存在NAND型閃速存儲器21中的誤差校正碼ECCl和ECC2進行處理以檢測和校正預先確定的位誤差的功能。檢測和校正位誤差的處理稱為位誤差檢測和校正處理。具體地說，在將數(shù)據(jù)21D寫入NAND型閃速存儲器21中的操作中，將誤差校正碼ECCl添加到數(shù)據(jù)21D。另ー方面，在從NAND型閃速存儲器21讀出數(shù)據(jù)21D的操作中或在系統(tǒng)激活時間，對數(shù)據(jù)21D進行利用誤差校正碼ECCl的位誤差檢測和校正處理。此外，在將數(shù)據(jù)22D寫入NVRAM22中的操作中，利用誤差校正碼ECC2對數(shù)據(jù)22D進行誤差校正碼產(chǎn)生處理。另ー方面，在從NVRAM22讀出數(shù)據(jù)22D的操作中或在系統(tǒng)激活時間，對數(shù)據(jù)22D進行利用誤差校正碼ECC2的位誤差檢測和校正處理。此外，NVM控制器23與計算用于用作對數(shù)據(jù)22D的存取的單位的每個字的誤差校正碼ECC2的處理同時地進行計算用于用作對數(shù)據(jù)21D的存取的単位的每個頁面211P的誤差校正碼ECCl的處理。應當注意的是，下面將參照圖6到圖8來說明利用這些誤差校正碼ECCl和ECC2的位誤差檢測和校正處理的細節(jié)。如上所述，配置NVM控制器23以包括用作緩沖區(qū)的ECC緩沖器230，該緩沖區(qū)用于暫時保存從NAND型閃速存儲器21讀出(或加載)的ECC2塊212。然后，如下面將要詳細說明的那樣，NVM控制器23利用ECC緩沖器230中的誤差校正碼ECC2來進行位誤差檢測和校正處理。這樣，可以高速進行位誤差檢測和校正處理。此外，當利用上述的由多個誤差校正碼ECC2組成的批數(shù)據(jù)(batch)作為讀單元將誤差校正碼ECC2從NAND型閃速存儲器21讀出到ECC緩沖器230時，通過將誤差校正碼ECC2與在NVRAM22中的連續(xù)地址相關聯(lián)，可以在存取NVRAM22中的連續(xù)地址時高速進行位誤差檢測和校正處理。以此方式，NVM控制器23能夠利用ECC緩沖器230來實現(xiàn)誤差校正碼ECCl和ECC2的高速緩存功能。此外，NVM控制器23具有ECC-頁面管理功能，以將在NVRAM22中的數(shù)據(jù)22D的地址與用于數(shù)據(jù)22D的誤差校正碼ECC2保存在NAND型閃速存儲器21中的地址相關聯(lián)來管理ECC頁面。應當注意的是，下面將參照圖6到圖8來說明利用該ECC-頁面管理功能的位誤差檢測和校正處理的細節(jié)。圖3是示出了NVM控制器23的典型的詳細數(shù)據(jù)配置的框圖。如圖所示，除了上述的ECC緩沖器230之外，NVM控制器23還采用ECCl處理部分231、ECC2處理部分232、CPU-I/F部分233、閃速存儲器I/F部分234、NVRAM-I/F部分235、ECC-緩沖器控制部分236、閃速存儲器控制部分237和NVRAM控制部分238。ECCl處理部分231是利用誤差校正碼ECCl來對在NAND型閃速存儲器21中的數(shù)據(jù)21D進行位誤差檢測和校正處理的部分。應當注意的是，將對存儲在ECC2塊212中的數(shù)據(jù)21D進行的位誤差檢測和校正處理的結果暫時存儲在ECC緩沖器230中。此外，通過CPU-I/F部分233的方式將在數(shù)據(jù)塊211而不是ECC2塊212中的數(shù)據(jù)21D從NVM控制器23輸出。ECC2處理部分232是這樣的部分，其通過利用暫時保存在ECC緩沖器230中的誤差校正碼ECC2來對在NVRAM22中的數(shù)據(jù)22D進行位誤差檢測和校正處理。應當注意的是，一般來說，采用通用的漢明碼方法來進行利用誤差校正碼ECC2的位誤差檢測和校正處理。CPU-I/F部分233是用于在NVM控制器23和CPUlO之間建立連接的接口(I/F)。閃速存儲器I/F部分234是用于在NVM控制器23和NAND型閃速存儲器21之間建立連接的接口(I/F)。NVRAM-I/F部分235是用于在NVM控制器23和NVRAM22之間建立連接的接口(I/F)。如上所述，NVM控制器23具有用作為在NVM控制器23和NVRAM22之間的接口(I/F)的NVRAM-I/F部分235，該NVRAM22用作以字為單位對其進行隨機存取的工作存儲器。此夕卜，NVM控制器23還具有閃速存儲器I/F部分234，其用作在NVM控制器23和NAND型閃速存儲器21之間的接口(I/F)，該NAND型閃速存儲器21用作以塊(或頁面)為單位對其進行存取的存儲器件。ECC-緩沖器控制部分236是用于控制由ECC緩沖器230進行的操作的部分。閃速存儲器控制部分237是用于控制由ECCl處理部分231和閃速存儲器I/F部分234進行的操作的部分。另一方面，NVRAM控制部分238是用于控制由ECC2處理部分232和NVRAM-I/F部分235進行的操作的部分。數(shù)據(jù)存儲系統(tǒng)的效果I:基本操作在數(shù)據(jù)存儲系統(tǒng)I中，根據(jù)由CPUlO發(fā)出的命令來控制DRAM控制器12，以驅動DRAMll用作數(shù)據(jù)存儲系統(tǒng)I的工作存儲器。同樣，根據(jù)由CPUlO發(fā)出的命令來控制NVM控制器23，以驅動NVRAM22用作非易失存儲器系統(tǒng)2的工作存儲器，并驅動NAND型閃速存儲器21，以用作非易失存儲器系統(tǒng)2的存儲器件。這樣，根據(jù)由CPUlO發(fā)出的命令，執(zhí)行預先確定的程序和/或進行預先確定的處理。此時，在非易失存儲器系統(tǒng)2中，以塊(或頁面)為單位對存儲在NAND型閃速存儲器21中的數(shù)據(jù)2ID進行存取，并以字為單位對存儲在NVRAM22中的數(shù)據(jù)22D進行存取。此外，此時，NVM控制器23利用保存在NAND型閃速存儲器21中的誤差校正碼ECCl,以對存儲在NAND型閃速存儲器21中的數(shù)據(jù)21D進行位誤差檢測和校正處理。具體地說，NVM控制器23利用在將數(shù)據(jù)21D寫入NAND型的閃速存儲器21中的操作中產(chǎn)生的誤差校正碼ECC1，以在從NAND型閃速存儲器21中讀出數(shù)據(jù)21D的操作中或者在系統(tǒng)激活時間，即，在激活非易失存儲器系統(tǒng)2時，通過將誤差校正碼ECCl應用于數(shù)據(jù)21D，而對存儲在NAND型閃速存儲器21中的數(shù)據(jù)21D進行位誤差檢測和校正處理。應當注意的是，一般來說，通過采用通用的BCH碼方法來進行利用誤差校正碼ECC2的位誤差檢測和校正處理。就是說，可以改進在NAND型閃速存儲器21中保存數(shù)據(jù)21D的特性，并提高非易失存儲器系統(tǒng)2的可靠性。2:使用誤差校正碼ECC2的位誤差檢測和校正處理下面，通過參照圖4到圖8，下面的說明通過將位誤差檢測和校正處理與由第一和第二典型比較系統(tǒng)進行的處理相比較，來解釋了作為本公開的特征之一的處理的利用誤差校正碼ECC2進行的位誤差檢測和校正處理。2-1:第一典型比較系統(tǒng)圖4是示出了包括用作第一典型比較系統(tǒng)的非易失存儲器系統(tǒng)102的數(shù)據(jù)存儲系統(tǒng)101的配置的框圖。如圖所示，數(shù)據(jù)存儲器系統(tǒng)101采用CPU10、DRAM11、DRAM控制器12和作為第一典型比較系統(tǒng)的非易失存儲器系統(tǒng)102。通過將圖I所示的配置和圖4所示的配置相比較，可以明顯看出，代替在根據(jù)實施例的數(shù)據(jù)存儲系統(tǒng)I中采用的非易失存儲器系統(tǒng)2用作根據(jù)實施例的非易失存儲器系統(tǒng)2，數(shù)據(jù)存儲系統(tǒng)101包括用作第一典型比較系統(tǒng)的非易失存儲器系統(tǒng)102。在其它方面，用作第一典型比較系統(tǒng)的數(shù)據(jù)存儲系統(tǒng)101的配置與根據(jù)實施例的數(shù)據(jù)存儲系統(tǒng)I的配置相同。然而，不同于根據(jù)實施例的非易失存儲器系統(tǒng)2，用作第一典型比較系統(tǒng)的非易失存儲器系統(tǒng)102不包括ECC2塊212，因為誤差校正碼ECC2并不存在于非易失存儲器系統(tǒng)102中采用的NAND型閃速存儲器102-1中。在其它方面，用作第一典型比較系統(tǒng)的非易失存儲器系統(tǒng)102的配置與根據(jù)實施例的非易失存儲器系統(tǒng)2的配置相同。就是說，在非易失存儲器系統(tǒng)102中，以與根據(jù)實施例的非易失存儲器系統(tǒng)2相同的方式將誤差校正碼ECCl用于改進NAND型閃速存儲器102-1本身的數(shù)據(jù)保存特性。然而，不同于根據(jù)實施例的非易失存儲器系統(tǒng)2，用作第一典型比較系統(tǒng)的非易失存儲器系統(tǒng)102不利用NVRAM22的誤差校正碼ECC2。這樣，由于第一典型比較系統(tǒng)不通過利用誤差校正碼ECC2來對存儲在NVRAM22中的數(shù)據(jù)22D進行位誤差檢測和校正處理，因此，非常可能在NVRAM22由于表示在NVRAM22上進行的重寫操作的數(shù)目的大數(shù)目重寫計數(shù)而惡化時產(chǎn)生數(shù)據(jù)誤差。具體地說，如果NVRAM22用作非易失高速緩存存儲器，與存取用作存儲器件的NAND型閃速存儲器102-1的數(shù)量相比較，存取NVRAM22的數(shù)量很大。因此，要求NVRAM22具有不差于NAND型閃速存儲器102-1的數(shù)據(jù)保存性能的數(shù)據(jù)保存性能。然而，在第一典型比較系統(tǒng)中，不能避免在NVRAM22中產(chǎn)生數(shù)據(jù)誤差。這樣，用作第一典型比較系統(tǒng)的整個非易失存儲器系統(tǒng)102的可靠性不可避免地下降。2-2:第二典型比較系統(tǒng)圖5是示出了包括用作第二典型比較系統(tǒng)的存儲器系統(tǒng)202的數(shù)據(jù)存儲系統(tǒng)201的配置的框圖。如圖所示，數(shù)據(jù)存儲系統(tǒng)201采用CPU10、DRAM11、DRAM控制器12和用作第二典型比較系統(tǒng)的非易失存儲器系統(tǒng)202。通過將圖I所示的結構與圖5所示的結構相比較，很明顯代替在根據(jù)實施例的數(shù)據(jù)存儲系統(tǒng)I中采用的非易失存儲器系統(tǒng)2用作根據(jù)實施例的非易失存儲器系統(tǒng)2，數(shù)據(jù)存儲系統(tǒng)201包括用作第二典型比較系統(tǒng)的非易失存儲器系統(tǒng)202。在其它方面，用作第二典型比較系統(tǒng)的數(shù)據(jù)存儲系統(tǒng)201的配置與根據(jù)實施例的數(shù)據(jù)存儲系統(tǒng)I的配置相同。然而，不同于根據(jù)實施例的非易失存儲器系統(tǒng)2，用作第二典型比較系統(tǒng)的非易失存儲器系統(tǒng)202不包括ECC2塊212，因為在非易失存儲器系統(tǒng)202中采用的NAND型閃速存儲器102-1中不存在誤差校正碼ECC2。但是，在非易失存儲器系統(tǒng)202中，向NVRAM202-2提供了用于存儲誤差校正碼ECC2的區(qū)域。在其它方面，作為第二典型比較系統(tǒng)的非易失存儲器系統(tǒng)202的配置和根據(jù)實施例的非易失存儲器系統(tǒng)2的配置相同。就是說，對存儲在NVRAM202-2中的數(shù)據(jù)22D進行利用誤差校正碼ECC2的誤差檢測和校正處理。因此，與第一典型比較系統(tǒng)相比較，改進了在NVRAM202-2中保存數(shù)據(jù)22D的特性。于是，也改進了整個非易失存儲器系統(tǒng)202的可靠性。然而，在作為第二典型比較系統(tǒng)的非易失存儲器系統(tǒng)202中，由于將NVRAM202-2的誤差校正碼ECC2存儲在NVRAM202-2本身之中的這個事實，不可避免地出現(xiàn)下列問題。存取速度降低的問題首先，作為對NVRAM202-2的頻帶(band)有負面影響的副作用，不希望地降低了NVRAM202-2的存取速度。如在第二典型比較系統(tǒng)的情況下，在誤差校正碼ECC2存儲在NVRAM202-2中的系統(tǒng)中，如下所述，存在用于對非易失存儲器系統(tǒng)202進行存取的兩個可想到的技木。根據(jù)第一個技木，如圖5所示，將誤差校正碼ECC2保存在這樣的地址上，該地址不同于將數(shù)據(jù)22D存儲在NVRAM202-2中的地址。根據(jù)這個技術，作為對NVRAM202-2的存取，實際上，必須至少進行兩次存取。第一次存取是對數(shù)據(jù)22D的存取，而第二次存取是對誤差校正碼ECC2的存取。因此，根據(jù)第一個技術，存取NVRAM202-2的高速度不可避免地降低到1/2。根據(jù)第二個技術，在NVRAM202-2中，將誤差校正碼ECC2保存在某些位(bits)中，這些位作為分配給誤差校正碼ECC2的位包含于數(shù)據(jù)22D之中。根據(jù)此技術，能夠在對NVRAM202-2的一次存取中既存取數(shù)據(jù)22D又存取分配給它的誤差校正碼ECC2。這樣，與上述的第一個技術相比較，存取NVRAM202-2的速度下降的效果趨于減少。如上所述，因為用在一次存取中的數(shù)據(jù)22D的位大小下降了ー差值(該差值是與作為分配給誤差校正碼ECC2的位的包含于數(shù)據(jù)22D中的某些位數(shù)相應的差值)，因此，在第二技術的情況下，也不可避免地降低了存取NVRAM202-2的高速度。應當注意的是，在第二個技術的情況下，例如，如果將數(shù)據(jù)22D的16位中的8位分配給誤差校正碼ECC2，那么最終，存取NVRAM202-2的速度也不可避免地下降到1/2，如在上述的第一技術中的情況那樣。如上所述，作為第二典型比較系統(tǒng)，在上述的兩個技術的任何ー個之中，存取NVRAM202-2的速度不可避免地下降，因此不想要地降低整個非易失存儲器系統(tǒng)202的操作的速度。成本升高的問題其次，如果將NAND型閃速存儲器102-1和NVRAM202-2專門用作兩個非易失存儲器，則用作第二典型比較系統(tǒng)的非易失存儲器系統(tǒng)202會產(chǎn)生下述的由于成本升高而引起的問題。通常，與NAND型閃速存儲器相比，NVRAM的位單元成本高。這樣，如果如在第二典型比較系統(tǒng)的情況中那樣，將NVRAM202-2的誤差校正碼ECC2保存在NVRAM202-2自身之中，則NVRAM202-2的實際的數(shù)據(jù)存儲容量下降。這樣，整個非易失存儲器系統(tǒng)202的非易失存儲成本不想要地増加。2-3:本公開的實施例另ー方面，在根據(jù)本實施例的非易失存儲器系統(tǒng)2的情況下，如前面參照圖I到圖3所說明的那樣，將保存在NAND型閃速存儲器21中的誤差校正碼ECC2應用于存儲在NVRAM22中的數(shù)據(jù)22D，以便對數(shù)據(jù)22D進行下面將要詳細說明的位誤差檢測和校正處理。這樣，與用作上述的第一典型比較系統(tǒng)的非易失存儲器系統(tǒng)102相比較，改進了NVRAM22的數(shù)據(jù)保存特性。此外，在本實施例的情況下，如上面參照圖I和圖2所述的那樣，將誤差校正碼ECC2保存在NAND型閃速存儲器21中。這樣，不同于將誤差校正碼ECC2保存在NVRAM202-2中的第二典型比較系統(tǒng)，本實施例能夠排除上述的如存取NVRAM22的速度降低的問題。具體地說，由于僅數(shù)據(jù)22D存儲在NVRAM22中，因此可以保持NVRAM22的存儲容量的利用效率。此外，由于將NVRAM-I/F部分235的頻帶用于所有數(shù)據(jù)傳送，因此頻帶不會因為使用誤差校正碼ECC2而減少。這樣，可將對NVRAM22的性能的影響減到最小。此外，如前所述，在通過將由多個誤差校正碼ECC2組成的批數(shù)據(jù)當作讀單元，而將誤差校正碼ECC2從NAND型閃速存儲器21讀出到ECC緩沖器230的操作中，也能夠獲得下述的優(yōu)點。通過將誤差校正碼ECC2與在NVRAM22中的連續(xù)地址相關聯(lián)，在存取在NVRAM22中的連續(xù)地址時，可以以高速進行誤差檢測和校正處理。應當注意的是，如下所述，如果在ECC緩沖器230中不存在所需要的誤差校正碼ECC2，為了讀出需要的誤差校正碼ECC2，再次進行對NAND型閃速存儲器21的存取。這樣，性能會暫時惡化。因為將一次從NAND型閃速存儲器21讀出到ECC緩沖器230的更頻繁存取的誤差校正碼ECC2保存在ECC緩沖器230中作為優(yōu)先于其余的誤差校正碼ECC2的誤差校正碼ECC2，因此就整體而言，可以保持NVRAM22所展現(xiàn)的高速數(shù)據(jù)存取性能。此外，在本實施例的情況下，如上所述，將誤差校正碼ECC2保存在具有相對低的位成本的NAND型閃速存儲器21中。這樣，不同于第二典型比較系統(tǒng)，可以解決上述的成本升高的問題。就是說，可以抑制非易失存儲器系統(tǒng)2的成本。隨后，參照圖6到圖8，下面的說明將解釋利用這樣的誤差校正碼ECC2由NVM控制器23對存儲在NVRAM22中的數(shù)據(jù)22D進行的位誤差檢測和校正處理的細節(jié)。換句話說，如下所述，在將數(shù)據(jù)22D寫入NVRAM22中時，NVM控制器23將誤差校正碼ECC2寫入NVRAM22中，并在從NVRAM22讀出數(shù)據(jù)22D或在系統(tǒng)激活時間時，利用誤差校正碼ECC2以對數(shù)據(jù)22D進行位誤差檢測和校正處理。從NVRAM22讀出數(shù)據(jù)的處理圖6是示出表示利用誤差校正碼ECC2從NVRAM22讀出數(shù)據(jù)22D的典型處理的流程圖。如圖所示，表示從NVRAM22讀出數(shù)據(jù)22D的處理的流程圖起始于下述的步驟SlOl和步驟S102，在步驟S102，NVM控制器23確定與要從NVRAM22讀出的數(shù)據(jù)22D對應的(或數(shù)據(jù)22D所要求的)誤差校正碼ECC2是否存在(或保存)于ECC緩沖器230中。如果在步驟S102產(chǎn)生的確定結果為“是”，這指示在ECC緩沖器230中存在與要從NVRAM22讀出的數(shù)據(jù)22D對應的誤差校正碼ECC2，NVM控制器23就進行下面的處理。如果上述的確定結果為“是”，處理流程就進行到步驟S103，與上述步驟SlOl(在該步驟，NVM控制器23從NVRAM22讀出作為讀取對象的數(shù)據(jù)22D)同時，在步驟S103，NVM控制器23從ECC緩沖器230讀出誤差校正碼ECC2。另一方面，如果在步驟S102產(chǎn)生的確定結果為“否”，這指示在ECC緩沖器230中不存在與要從NVRAM22讀出的數(shù)據(jù)22D對應的誤差校正碼ECC2，處理流程進行到步驟S104，在該步驟，NVM控制器23確定ECC緩沖器230是否具有(包含)可用于保存誤差校正碼ECC2的可用區(qū)?？捎脜^(qū)是其中沒有保存誤差校正碼ECC2的區(qū)域。如果在步驟S104產(chǎn)生的確定結果為“是”，這指示ECC緩沖器230具有(包含)可用區(qū)，處理流程進行到步驟S105，在該步驟，NVM控制器23利用上述的ECC-頁面管理功能來獲取包含于NAND型閃速存儲器21中的ECC2塊212的地址，該ECC2塊212并作為包含不存在(不保存)于ECC緩沖器230中的想要的誤差校正碼ECC2的塊。然后，在下面的步驟S106，NVM控制器23將包含想要的誤差校正碼ECC2的ECC2塊212從NAND型閃速存儲器21讀出到在ECC緩沖器230內(nèi)的可用區(qū)中，并將ECC2塊212保存在該可用區(qū)中。隨后，處理流程進行到上述的步驟S103。以此方式，在將包含想要的誤差校正碼ECC2的ECC2塊212從NAND型閃速存儲器21讀出到在ECC緩沖器230之后，NVM控制器23對NVRAM22進行存取。這樣，對于CPUlO而言，將包含想要的誤差校正碼ECC2的ECC2塊212從NAND型閃速存儲器21讀出到ECC緩沖器230所需的時間是存取NVRAM22所需的時間的延長。就是說，在NVM控制器23將包含想要的誤差校正碼ECC2的ECC2塊212從NAND型閃速存儲器21讀出到ECC緩沖器230的時候，需要暫時中止對NVRAM22的存取。另ー方面，如果在步驟S104產(chǎn)生的確定結果為“否”，這指示ECC緩沖器230沒有(不包含)可用區(qū)，處理流程進行到步驟S107，在該步驟，NVM控制器23在ECC緩沖器230中選擇可用區(qū)的候選。具體地說，NVM控制器23選擇包含在ECC緩沖器230中的作為用于保存誤差校正碼ECC2的區(qū)域的區(qū)域，作為在ECC緩沖器230中的可用區(qū)的候選，該誤差校正碼ECC2推測起來以以低于其它誤差校正碼ECC2的頻率使用(或存取)(或者推測起來在其它的誤差校正碼ECC2當中需要以最低頻率使用或存取)。然后，NVM控制器23將在ECC緩沖器230中選擇的可用區(qū)的候選改變?yōu)榭捎脜^(qū)，井新利用可用區(qū)作為緩沖區(qū)。然后，在下面的步驟S108，NVM控制器23確定是否已從保存在NAND型閃速存儲器21中的相應的誤差校正碼ECC2改變了保存在上述的可用區(qū)中的誤差校正碼ECC2。如果在步驟S108產(chǎn)生的確定結果為“否”，這指示尚未從保存在NAND型閃速存儲器21中的相應的誤差校正碼ECC2改變保存在可用區(qū)中的誤差校正碼ECC2。于是，處理流程進行到步驟S105。如果在步驟S108產(chǎn)生的確定結果為“是”，這指示已經(jīng)從保存在NAND型閃速存儲器21中的相應的誤差校正碼ECC2改變了保存在可用區(qū)中的誤差校正碼ECC2，另ー方面，以保存在可用區(qū)中的誤差校正碼ECC2來更新保存在NAND型閃速存儲器21中的相應的誤差校正碼ECC2。具體地說，如果在步驟S108產(chǎn)生的確定結果為“是”，這指示已經(jīng)根據(jù)保存在NAND型的閃速存儲器21中的相應的誤差校正碼ECC2改變了保存在可用區(qū)中的誤差校正碼ECC2。于是，處理流程進行到步驟S109，在該步驟，NVM控制器23利用上述的ECC-頁面管理功能來獲取包含于NAND型閃速存儲器21的ECC2塊212中的頁面的地址，該頁面作為用于保存相應的誤差校正碼ECC2的頁面。然后，NVM控制器23利用在所獲取的地址的頁面作為寫對象，其中將保存在ECC緩沖器230的可用區(qū)中的誤差校正碼ECC2寫回到NAND型閃速存儲器21的寫對象。然后，在下一個步驟S110，NVM控制器23將保存在ECC緩沖器230的可用區(qū)中的誤差校正碼ECC2寫回到ECC2塊212中的頁面。隨后，處理流程進行到步驟S105。在完成上述的步驟S103和SlOl之后，處理流程進行到步驟S111，在該步驟，NVM控制器23利用誤差校正碼ECC2對NVRAM22中的用作讀對象的數(shù)據(jù)22D進行位誤差檢測和校正處理。在此情況下，利用誤差校正碼ECC2的位誤差檢測和校正處理一般采用通用的漢明碼方法。應當注意的是，如果檢測到不可校正的位誤差，NVM控制器23—般就將位誤差通知給CPU10。然后，在下一個步驟S112，NVM控制器23就將作為位誤差檢測和校正處理的結果而得到的數(shù)據(jù)22D提供給CPU10。這個步驟是圖6所示的流程圖表示的作為將數(shù)據(jù)22D從NVRAM22讀出到CPUlO的處理的處理的終結。建議閱讀者注意，希望提供一種配置，其中在執(zhí)行上述的數(shù)據(jù)讀處理、下述的數(shù)據(jù)寫處理和系統(tǒng)激活處理時，NVM控制器23利用下述的功能作為將誤差校正碼ECC2從NAND型閃速存儲器21預取到ECC緩沖器230的功能。為了NVM控制器23利用下述的功能來作為將誤差校正碼ECC2從NAND型閃速存儲器21預取到ECC緩沖器230的功能，首先，NVM控制器23利用過去存取存儲在NVRAM22中的數(shù)據(jù)22D的記錄來預測存儲在NVRAM22中的作為之后要存取的數(shù)據(jù)的數(shù)據(jù)22D。然后，NVM控制器23將預測的數(shù)據(jù)22D的誤差校正碼ECC2從NVRAM22預取到ECC緩沖器230。通過利用這種將誤差校正碼ECC2從NVRAM22預取到ECC緩沖器230的功能，可以容易地保持高速存取NVRAM22的性能。將數(shù)據(jù)寫入NVRAM22中的處理圖7是表示利用誤差校正碼ECC2將數(shù)據(jù)22D寫入NVRAM22中的典型處理的流程圖。如圖所示，表示將數(shù)據(jù)22D寫入NVRAM22中的處理的流程圖從步驟S201開始。在該步驟，NVM控制器23從CPUlO上獲取作為寫對象的數(shù)據(jù)22D，其是要寫入NVRAM22中的數(shù)據(jù)。然后，在步驟S203到S210，NVM控制器23進行與上述的表示數(shù)據(jù)讀處理的流程圖的步驟S102和步驟S104到SllO相同的處理。隨后，處理流程進行到步驟S202。在步驟S202，NVM控制器23—般采用通用的漢明碼方法，通過計算誤差校正碼ECC2來進行產(chǎn)生用于所獲得的數(shù)據(jù)的誤差校正碼ECC2的處理。然后，在下一個步驟S211，NVM控制器23將由計算產(chǎn)生的誤差校正碼ECC2寫入ECC緩沖器230中，以更新現(xiàn)有的誤差校正碼ECC2。此時，在ECC緩沖器230中寄存包含所產(chǎn)生的誤差校正碼ECC2的頁面作為更新的頁面。同時，在步驟S212，NVM控制器23與步驟S202和S211同時地將數(shù)據(jù)22D寫ANVRAM22中。步驟S211和S212是由圖7所示的流程圖表示的作為將CPUlO輸出的數(shù)據(jù)22D寫入NVRAM22中的處理的處理的終結。系統(tǒng)激活處理圖8是表示利用誤差校正碼來激活非易失存儲器系統(tǒng)2的典型的系統(tǒng)激活處理的流程圖。如圖所示，表示激活非易失存儲器系統(tǒng)2的系統(tǒng)激活處理的流程圖從步驟S301開始，在該步驟，NVM控制器23設置NVRAM22中的開始地址。然后，在步驟S302到S309，NVM控制器23進行與上述的表示數(shù)據(jù)讀處理的流程圖的步驟SlOl到S104、S107、S105、S106和Slll相同的處理。隨后，處理流程進行到步驟S310。在步驟S310，NVM控制器23確定在步驟S309進行的位誤差檢測和校正處理中是否已檢測到不可校正的位誤差。如果在步驟S310產(chǎn)生的確定結果為“是”，這指示在步驟S309進行的位誤差檢測和校正處理中已檢測到不可校正的位誤差，處理流程進行到步驟S311，在此步驟，NVM控制器23將不可校正的位誤差通知給CPU10。該步驟是由圖8所示的流程圖表示的系統(tǒng)激活處理的終結。另一方面，如果在步驟S310產(chǎn)生的確定結果為“否”，這指示在步驟S309進行的位誤差檢測和校正處理中沒有檢測到不可校正的位誤差，處理流程就進行到步驟S312，在此步驟，NVM控制器23確定用作系統(tǒng)激活處理的對象的當前數(shù)據(jù)22D的地址是否是NVRAM22中的最后的地址。如果在步驟S312產(chǎn)生的確定結果為“否”，這指示用作系統(tǒng)激活處理的對象的當前數(shù)據(jù)22D的地址不是NVRAM22中的最后地址，處理流程進行到步驟S313，在該步驟，NVM控制器23將NVRAM22中的當前數(shù)據(jù)22D的地址遞增I。然后，處理流程回到步驟S303。另一方面，如果在步驟S312產(chǎn)生的確定結果為“是”，這指示用作系統(tǒng)激活處理的對象的當前數(shù)據(jù)22D的地址是NVRAM22中的最后地址，則NVM控制器23結束由圖8所示的流程圖表示的系統(tǒng)激活處理。如上所述，在接通非易失存儲器系統(tǒng)2的電源以激活非易失存儲器系統(tǒng)2時，NVM控制器23對存儲在NVRAM22中的所有數(shù)據(jù)進行利用誤差校正碼ECC2的位誤差檢測和校正處理。這樣，就可能得到下面的結果。由于在NVM控制器23已經(jīng)驗證了在用作非易失高速緩存存儲器的NVRAM22中存儲的所有數(shù)據(jù)22D之中都不存在位誤差之后激活非易失存儲器系統(tǒng)2，所以可以改進非易失存儲器系統(tǒng)2的可靠性。在上述的實施例中，將誤差校正碼ECC2應用于存儲在NVRAM22中的數(shù)據(jù)22D(NVRAM22允許以字為單位隨機存取數(shù)據(jù)22D)，并將誤差校正碼ECC2保存在用于存儲數(shù)據(jù)22D(作為要以塊(或頁面)為單位存取的數(shù)據(jù))的NAND型閃速存儲器21中。這樣，可以改進(或增強)NVRAM22的數(shù)據(jù)保存特性同時防止存取NVRAM22的速度降低。結果，可以改進非易失存儲器系統(tǒng)2的可靠性而不降低其操作速度。此外，尤其是在本實施例中，將誤差校正碼ECC2保存在具有相對低的位單元成本的NAND型閃速存儲器21中。這樣，可以抑制非易失存儲器系統(tǒng)2的成本。典型修改例下面，將說明本實施例的第一和第二修改例。應當注意的是，如果用在第一和第二修改例中的作為與在實施例中包括的它們各自相對應要素相同的要素的配置要素以與相對應要素相同的附圖標記來表示。此外，在下面的說明中，不再重復說明相同配置的要素。第一典型修改例圖9是示出包括用作上述的非易失存儲器系統(tǒng)2的第一典型修改例的非易失存儲器系統(tǒng)2A的數(shù)據(jù)存儲系統(tǒng)IA的典型配置的框圖。如圖所示，數(shù)據(jù)存儲系統(tǒng)IA使用CPU10、DRAMl1、DRAM控制器12和非易失存儲器系統(tǒng)2A。就是說，代替在根據(jù)實施例的數(shù)據(jù)存儲系統(tǒng)I中采用的非易失存儲器系統(tǒng)2，數(shù)據(jù)存儲系統(tǒng)IA采用作為第一典型修改例的非易失存儲器系統(tǒng)2A。用在數(shù)據(jù)存儲系統(tǒng)IA中的其它配置要素與用在數(shù)據(jù)存儲系統(tǒng)I中的它們各自的相對應配置要素相同。非易失存儲器系統(tǒng)2A包括具有嵌入的ECC的NAND型閃速存儲器21A、NVRAM22和NVM控制器23A。NAND型的閃速存儲器21A的特點在于，NAND型閃速存儲器21A具有嵌入在其中的ECCl處理部分231。這樣，在第一典型修改例中的NVM控制器23A從NAND型閃速存儲器21A接收作為利用誤差校正碼ECCl進行的位誤差檢測和校正處理的結果而得到的數(shù)據(jù)，并將數(shù)據(jù)暫時存儲在ECC緩沖器230中。在將數(shù)據(jù)22D寫入NAND型閃速存儲器21A中的操作中，NVM控制器23A僅向NAND型閃速存儲器2IA提供數(shù)據(jù)21D。NAND型閃速存儲器2IA具有由頁面211P(每個頁面都用作數(shù)據(jù)塊211的單元)組成的數(shù)據(jù)塊211和由頁面212P(每個頁面都用作為ECC2塊212的單元)組成的ECC2塊212。在此，應當注意的是，第一典型修改例的頁面211P和頁面212P的數(shù)據(jù)結構分別與實施例的頁面211P和頁面212P的數(shù)據(jù)結構相同。然而，NVM控制器23A不能對在NAND型閃速存儲器21A中用于保存誤差校正碼ECCl的區(qū)域進行存取。近年來，已提出了一種產(chǎn)品，其中，NAND型閃速存儲器包括嵌入于其中的ECC處理部分，如NAND型閃速存儲器21A的情況。也在由作為包含這樣產(chǎn)品的系統(tǒng)的典型修改例實現(xiàn)的非易失存儲器系統(tǒng)2A的情況下，可以通過進行與實施例的操作相同的操作來得到相同的效果。第二典型修改例圖10是示出包括用作上述的非易失存儲器系統(tǒng)2的第二典型修改例的非易失存儲器系統(tǒng)2B的數(shù)據(jù)存儲系統(tǒng)IB的典型配置的框圖。如圖所示，數(shù)據(jù)存儲系統(tǒng)IB使用CPU10、DRAM11、DRAM控制器12和非易失存儲器系統(tǒng)2B。就是說，代替在根據(jù)實施例的數(shù)據(jù)存儲系統(tǒng)I中采用的非易失存儲器系統(tǒng)2，數(shù)據(jù)存儲系統(tǒng)IB使用作為第二典型修改例的非易失存儲器系統(tǒng)2B。用在數(shù)據(jù)存儲系統(tǒng)IB中的其它配置要素與用在數(shù)據(jù)存儲系統(tǒng)I中的它們各自相對應的配置要素相同。非易失存儲器系統(tǒng)2B包括MFD(管理的閃速驅動)2IB、NVRAM22和NVM控制器23A。MFD21B的典型例子包括SSD(固態(tài)驅動器)、eMMC(嵌入式多媒體卡)、SD卡和USB(通用串行總線)存儲器。如上所述，在非易失存儲器系統(tǒng)2B中，非易失存儲器系統(tǒng)2B使用作為第二典型修改例的MFD21B來代替NAND型閃速存儲器21。用在數(shù)據(jù)存儲系統(tǒng)IB中的其它配置要素與用在數(shù)據(jù)存儲系統(tǒng)I中的它們各自相對應的配置要素相同。MFD21B是包括NAND型閃速存儲器的存儲設備，用于存儲要以塊為單位存取的數(shù)據(jù)。在此情況下，塊單元是數(shù)據(jù)塊211的扇區(qū)21IS和ECC2塊212的扇區(qū)212S的單元。MFD21B的特征在于MFD21B具有嵌入于其中的如與嵌入在上述的ECCl處理部分231中的功能相同地操作的功能。這樣，在第二修改例中的NVM控制器23A從MFD21B中接收作為利用誤差校正碼ECCl進行的位誤差檢測和校正處理的結果而得到的數(shù)據(jù)，并將該數(shù)據(jù)暫時存儲在ECC緩沖器230中。在將數(shù)據(jù)21D寫入MFD21B中的操作中，NVM控制器23A僅向MFD21B提供數(shù)據(jù)21D。MFD21B具有由扇區(qū)211S(每個扇區(qū)都用作為數(shù)據(jù)塊211的單元)組成的數(shù)據(jù)塊211和由扇區(qū)212S(每個扇區(qū)都用作為ECC2塊212的單元)組成的ECC2塊212。應當注意的是，第二典型修改例的扇區(qū)211S和212S的數(shù)據(jù)結構分別與實施例的頁面211P和212P的數(shù)據(jù)結構相同。然而，NVM控制器23A不能對在MFD21B中用于保存誤差校正碼ECCl的區(qū)域進行存取。近年來，已提出了許多如MFD21B之類的存儲產(chǎn)品。也在由作為包含這樣產(chǎn)品的系統(tǒng)的本典型修改例實現(xiàn)的非易失存儲器系統(tǒng)2B的情況下，可以通過進行與實施例的操作相同的操作來得到相同的效果。如上所述，向本典型修改例提供MFD21B代替NAND型閃速存儲器21。然而，應當注意的是，可用任何存儲設備來代替NAND型閃速存儲器21，假定該存儲設備允許通過執(zhí)行批操作(batchoperation)來以每個都由多個字組成的塊為單位存取存儲于其中的數(shù)據(jù)。例如，作為NAND型閃速存儲器21的典型代替，可能使用硬盤，該硬盤允許以扇區(qū)為單位存取存儲于其中的數(shù)據(jù)。其它典型修改例至此，已經(jīng)通過給出作為例子的實施例和典型修改例說明了本公開。然而，本公開的實施方式?jīng)Q不僅限于這些例子。就是說，也能用其它的修改例來作為本公開的實施方式。例如，在本實施例的情況下，DRAMll用作數(shù)據(jù)存儲系統(tǒng)I的典型的工作存儲器。然而，工作存儲器并非必須是DRAM。例如，除了DRAM之外的易失存儲器也可以用作工作存儲器。此外，在本實施例和典型修改例中，可以用CPUlO來行使NVM控制器23、NVM控制器23A和DRAM控制器12的全部(或部分)功能。此外，如上所述，除了CPUlO和非易失存儲器系統(tǒng)2之外，數(shù)據(jù)存儲系統(tǒng)I還包括DRAMll和DRAM控制器12。然而，在某些情況下，可以省略DRAMlI和DRAM控制器12。就是說，也能將數(shù)據(jù)存儲系統(tǒng)I配置為僅包括CPUlO和非易失存儲器系統(tǒng)2。本公開包括與于2011年I月25日在日本專利局提交的日本優(yōu)先權專利申請書JP2011-012544中所公開的主題相關的主題，現(xiàn)將其全部內(nèi)容通過引用結合于此。本領域技術人員應當了解，只要在所附的權利要求及其等效物所規(guī)定的范圍內(nèi)，就可以根據(jù)設計要求和其它因素對本公開進行各種修改、組合、部分組合和變更。權利要求1.一種存儲器系統(tǒng)，包括第一非易失存儲器，用于存儲要以塊為單位存取的數(shù)據(jù)；第二非易失存儲器，用于存儲要在對所述第二非易失存儲器的隨機存取時以字為單位存取的數(shù)據(jù)；和控制部分，配置為控制所述第一和第二非易失存儲器的操作，其中，在所述第一非易失存儲器中保存要應用于存儲在所述第二非易失存儲器中的數(shù)據(jù)的誤差校正碼。2.根據(jù)權利要求I的存儲器系統(tǒng)，其中，所述控制部分具有緩沖區(qū)，用于保存從所述第一非易失存儲器讀出的所述誤差校正碼，以用作要應用于存儲在所述第二非易失存儲器中的數(shù)據(jù)的所述誤差校正碼。3.根據(jù)權利要求2的存儲器系統(tǒng)，其中，在將所述誤差校正碼應用于存儲在所述第二非易失存儲器中的數(shù)據(jù)之前，所述控制部分在所述緩沖區(qū)中不存在所述所需的誤差校正碼的情況下，在利用所述所需的誤差校正碼之前將存儲在所述第二非易失存儲器中的所述數(shù)據(jù)所需的所述誤差校正碼從所述第一非易失存儲器讀出到所述緩沖區(qū)。4.根據(jù)權利要求3的存儲器系統(tǒng)，其中，在將所述所需的誤差校正碼讀出到所述緩沖區(qū)之前，所述控制部分確定所述緩沖區(qū)是否具有可用區(qū)；如果所述控制部分確定所述緩沖區(qū)具有可用區(qū)，則所述控制部分利用所述可用區(qū)以保存從所述第一非易失存儲器讀出的所述所需的誤差校正碼，但是，另一方面，如果所述控制部分確定所述緩沖區(qū)沒有可用區(qū)，則所述控制部分改變包含于所述緩沖區(qū)中的另一區(qū)域，以用作用于保存其它誤差校正碼的區(qū)域，假定所述另一區(qū)域具有比用于保存所述所需的誤差校正碼的所述可用區(qū)相對低的使用頻率。5.根據(jù)權利要求4的存儲器系統(tǒng)，其中，在將所述另一區(qū)域改變?yōu)樗隹捎脜^(qū)之前，所述控制部分在已經(jīng)改變了所述其它誤差校正碼的情況下，將所述其它誤差校正碼寫入所述第一非易失存儲器中。6.根據(jù)權利要求3的存儲器系統(tǒng)，其中，所述控制部分利用存儲在所述第二非易失存儲器中的之前存取的數(shù)據(jù)的記錄，以預測已經(jīng)存儲在所述第二非易失存儲器中的作為將來要存取的數(shù)據(jù)的數(shù)據(jù)；將所述預測的數(shù)據(jù)所需的誤差校正碼從所述第一非易失存儲器預取到所述緩沖區(qū)。7.根據(jù)權利要求2的存儲器系統(tǒng)，其中，所述控制部分在將所述數(shù)據(jù)寫入所述第二非易失存儲器中的寫操作之前，將所述誤差校正碼添加到要寫入所述第二非易失存儲器中的數(shù)據(jù)，然后進行所述寫操作；和在從所述第二非易失存儲器讀出所述數(shù)據(jù)之后和在系統(tǒng)激活時間時，通過利用所述誤差校正碼對從所述第二非易失存儲器讀出的數(shù)據(jù)進行位誤差檢測和校正處理。8.根據(jù)權利要求7的存儲器系統(tǒng)，其中，所述控制部分在所述寫操作中利用添加到寫入所述第二非易失存儲器中的所述數(shù)據(jù)的所述誤差校正碼來更新所述緩沖區(qū)的內(nèi)容。9.根據(jù)權利要求I的存儲器系統(tǒng)，其中，所述控制部分進行管理以將在所述第二非易失存儲器中的各條數(shù)據(jù)的地址和所述第一非易失存儲器中的所述各條數(shù)據(jù)所需的所述誤差校正碼的地址相關聯(lián)。10.根據(jù)權利要求I的存儲器系統(tǒng)，其中，多個誤差校正碼的每批以塊為單位保存在所述第一非易失存儲器中。11.根據(jù)權利要求I的存儲器系統(tǒng)，其中，要應用于存儲在所述第一非易失存儲器中的數(shù)據(jù)的第一誤差校正碼和用作要應用于存儲在所述第二非易失存儲器中的數(shù)據(jù)的所述誤差校正碼的第二誤差校正碼保存在所述第一非易失存儲器中。12.根據(jù)權利要求I的存儲器系統(tǒng)，其中，所述第一非易失存儲器是閃速存儲器，用于存儲要以每個用作所述塊的頁面為單位存取的數(shù)據(jù)；或者硬盤，用于存儲要以每個用作所述塊的扇區(qū)為單位存取的數(shù)據(jù)。13.—種為存儲器系統(tǒng)提供的操作方法,該方法包括對存儲在所述存儲器系統(tǒng)中采用的第一非易失存儲器中的數(shù)據(jù)執(zhí)行以塊為單位進行的存??；對存儲在所述存儲器系統(tǒng)中采用的第二非易失存儲器中的數(shù)據(jù)執(zhí)行以字為單位進行的隨機存取；利用保存在所述第一非易失存儲器中的誤差校正碼關于存儲在所述第二非易失存儲器中的所述數(shù)據(jù)進行位誤差檢測和校正處理。全文摘要提供了存儲器系統(tǒng)及其操作方法。該存儲器系統(tǒng)包括第一非易失存儲器，用于存儲要以塊為單位存取的數(shù)據(jù)；第二非易失存儲器，用于存儲要在隨機存取第二非易失存儲器時以字為單位存取的數(shù)據(jù)；控制部分，配置為控制第一和第二非易失存儲器的操作，其中在第一非易失存儲器中保存要應用于存儲在第二非易失存儲器中的數(shù)據(jù)的誤差校正碼。文檔編號G11C11/22GK102623042SQ201210015549公開日2012年8月1日申請日期2012年1月18日優(yōu)先權日2011年1月25日發(fā)明者中西健一申請人:索尼公司