專利名稱：復(fù)合式絕緣層及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種絕緣層，特別是有關(guān)于一種具有防電磁波干擾的復(fù)合式絕緣層及其制造方法。
背景技術(shù)：
目前市面上各種先進(jìn)電子產(chǎn)品的電磁輻射大多來自于高速的數(shù)字頻率訊號(hào)，然而隨著頻率增加卻產(chǎn)生更多的電磁干擾(Electro-Magnetic Interference, EMI),其不僅使通訊受到嚴(yán)重干擾，亦妨礙所處環(huán)境中其它產(chǎn)品的運(yùn)作，對(duì)人體也有潛在的危害。市面上，電子產(chǎn)品的電子元件間，當(dāng)電流通過電路時(shí)會(huì)產(chǎn)生電磁場(chǎng)，此磁場(chǎng)從設(shè)備的電子線路向外發(fā)射，所產(chǎn)生的磁場(chǎng)強(qiáng)度取決于電流的頻率與大小，在任何電子電路所需功能以外所產(chǎn)生的多余副產(chǎn)品就被稱為電磁干擾，眾所周知，手機(jī)等無線通訊裝置就會(huì)產(chǎn)生電磁輻射干擾。然而，個(gè)人計(jì)算機(jī)(PC)、個(gè)人數(shù)字助理(PDA)、復(fù)印機(jī)、掃描機(jī)與數(shù)字相機(jī)等電子裝置，即便不是射頻通訊系統(tǒng)，在操作的過程中也會(huì)產(chǎn)生電磁輻射?？萍及l(fā)展一日千里，隨著半導(dǎo)體科技、微影等制程技術(shù)的進(jìn)步，電子元件的尺寸大幅縮小，越來越多的晶體管被放入中央處理器(CPU)中，為提升中央處理器的運(yùn)算速度及處理效率，插針設(shè)計(jì)越來越多，造成中央處理器在運(yùn)作時(shí)，插針間產(chǎn)生非常大的電磁波干擾(EMI)。然而，中央處理器經(jīng)大量運(yùn)算的結(jié)果，卻會(huì)產(chǎn)生電磁波影響外界(鄰近計(jì)算機(jī)的操作及對(duì)人體的傷害)。據(jù)以，現(xiàn)有技術(shù)仍缺乏一種可防止電磁波干擾的絕緣層應(yīng)用于CPU中。本發(fā)明鑒于上述現(xiàn)有中央處理器(CPU)的插針間所產(chǎn)生的電磁波干擾問題，故開發(fā)出具防止電磁波的復(fù)合式絕緣層及其制造方法，可有效干擾CPU的插針于操作過程中所產(chǎn)生的電磁波外溢現(xiàn)象，防止插針間的電磁波干擾，并提高CPU的穩(wěn)定度。

發(fā)明內(nèi)容
為解決目前CPU的插針間于操作過程中所產(chǎn)生的電磁波干擾問題而影響CPU的穩(wěn)定度。本發(fā)明提供一種復(fù)合式絕緣層及其制造方法，其于插槽基體表面上依序設(shè)置銜接層、導(dǎo)電金屬層以及電著絕緣層，其中電著絕緣層可有效地應(yīng)用于CPU的插槽(Socket)中，可有效避免插針間的電磁波干擾。有鑒于上述現(xiàn)有技術(shù)存在的問題，根據(jù)本發(fā)明其中一目的就是在于提供一種復(fù)合式絕緣層，其包括插槽基體、設(shè)置于插槽基體之上的銜接層、設(shè)置于銜接層上的導(dǎo)電金屬層，以及設(shè)置于導(dǎo)電金屬層上的電著絕緣層。較佳地，上述電著絕緣層的材料可包括環(huán)氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。較佳地，上述復(fù)合式絕緣層進(jìn)一步可包括絕緣金屬層且所述絕緣金屬層設(shè)置于導(dǎo)電金屬層及電著絕緣層之間；上述復(fù)合式絕緣層進(jìn)一步可包括絕緣陶瓷層且所述絕緣陶瓷層設(shè)置于絕緣金屬層及電著絕緣層之間。
較佳地，上述復(fù)合式絕緣層進(jìn)一步可包括絕緣陶瓷層且所述絕緣陶瓷層設(shè)置于導(dǎo)電金屬層及電著絕緣層之間。較佳地，上述銜接層的厚度范圍約大于O μ m及小于或等于I μ m之間；其中導(dǎo)電金屬層、絕緣金屬層及絕緣陶瓷層其中之一的厚度范圍約大于O μ m及小于或等于3 μ m之間；其中電著絕緣層的厚度范圍約大于O μ m及小于或等于500 μ m之間。根據(jù)本發(fā)明的另一目的，提出一種復(fù)合式絕緣層的制造方法，包括下列步驟:首先設(shè)置銜接層于插槽基體上，再設(shè)置導(dǎo)電金屬層于銜接層上，最后設(shè)置一電著絕緣層于導(dǎo)電金屬層上。較佳地，上述電著絕緣層是以電著法在導(dǎo)電金屬層上形成的，其材料可包括環(huán)氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。較佳地，上述復(fù)合式絕緣層進(jìn)一步設(shè)置絕緣金屬層于導(dǎo)電金屬層及電著絕緣層之間；上述復(fù)合式絕緣層進(jìn)一步設(shè)置絕緣陶瓷層于絕緣金屬層及電著絕緣層之間。較佳地，上述復(fù)合式絕緣層進(jìn)一步設(shè)置絕緣陶瓷層于導(dǎo)電金屬層及電著絕緣層之間。較佳地，上述銜接層的厚度范圍約大于O μ m及小于或等于I μ m之間；其中導(dǎo)電金屬層、絕緣金屬層及絕緣陶瓷層其中之一的厚度范圍約大于O μ m及小于或等于3 μ m之間；其中電著絕緣層的厚度范圍約大于O μ m及小于或等于500 μ m之間。本發(fā)明所提供的復(fù)合式絕緣層及其制造方法，其提供下列的優(yōu)點(diǎn):(I)本發(fā)明復(fù)合式絕緣層是一層層設(shè)置于插槽基體表面上，因插槽基體表面上所設(shè)置的絕緣層多以金屬氧化物層、碳化物層作為絕緣批覆，而金屬氧化物層與碳化物層表層堅(jiān)硬易龜裂，易造成絕緣層性差。因此本發(fā)明電著絕緣層批覆以下各層，而形成復(fù)合式絕緣層，不僅可以填補(bǔ)強(qiáng)化下層結(jié)構(gòu)的縫隙，更可有效避免自CPU的插針間所產(chǎn)生的電磁波干擾。(2)本發(fā)明復(fù)合式絕緣層的制造方法所制得的復(fù)合式絕緣層，其電著絕緣層可以有效地克服目前IC在運(yùn)作過程中，CPU的插針間所產(chǎn)生非常大的電磁波干擾問題，進(jìn)而可提高CPU的穩(wěn)定度。本發(fā)明的效果并不限定于以上所述的情況，對(duì)于沒有提及的其它效果，技術(shù)人員可從下面的記載明確地理解。


圖1為本發(fā)明的第一實(shí)施例的制造方法的流程步驟圖。圖2為本發(fā)明的第二實(shí)施例的制造方法的流程步驟圖。圖3為本發(fā)明的第三實(shí)施例的制造方法的流程步驟圖。圖4為本發(fā)明的第四實(shí)施例的制造方法的流程步驟圖。圖5為本發(fā)明的第一實(shí)施例的結(jié)構(gòu)剖面圖。圖6為本發(fā)明的第二實(shí)施例的結(jié)構(gòu)剖面圖。圖7為本發(fā)明的第三實(shí)施例的結(jié)構(gòu)剖面圖。圖8為本發(fā)明的第四實(shí)施例的結(jié)構(gòu)剖面圖。圖9為本發(fā)明具有復(fù)合式絕緣層的CPU插槽與CPU插針組合后的結(jié)構(gòu)剖面圖。
圖10為本發(fā)明的復(fù)合式絕緣層應(yīng)用于CPU插槽的外觀示意圖。主要元件符號(hào)說明:1復(fù)合式絕緣層11插槽基體12銜接層13導(dǎo)電金屬層14絕緣金屬層15絕緣陶瓷層16電著絕緣層ACPU 的插針B插槽SlO S40步驟流程Sll S51步驟流程S12 S62步驟流程S13 S53步驟流程
具體實(shí)施例方式為了使本發(fā)明的技術(shù)特征、內(nèi)容與優(yōu)點(diǎn)及其所能達(dá)成的功效更加清楚明白，以下結(jié)合附圖及實(shí)施例，對(duì)本發(fā)明進(jìn)行進(jìn)一步詳細(xì)說明。而其中所使用的圖式，其主旨僅為示意及輔助說明書之用，未必為本發(fā)明實(shí)施后的真實(shí)比例與精準(zhǔn)配置，故不應(yīng)就所附的圖式的比例與配置關(guān)系解讀、局限本發(fā)明于實(shí)際實(shí)施上的權(quán)利范圍。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本發(fā)明，并不用于限定本發(fā)明。請(qǐng)參閱圖1，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第一實(shí)施例的制造方法的流程步驟圖。圖中，將一插槽基體設(shè)置于真空爐中，并在真空爐抽真空至少達(dá)到
IX IO-5Torr的條件下進(jìn)行離子轟擊，以清理該插槽基體的表面(步驟S10)。在步驟SlO之后，于插槽基體表面上設(shè)置銜接層(步驟S20)，其為打底步驟，目的在于提升后續(xù)與鍍膜層(Cu)、絕緣金屬層及絕緣陶瓷層的附著力。此步驟在真空爐內(nèi)的真空度回復(fù)到I X 10-3 10-4Torr條件下實(shí)施，于真空爐中持續(xù)地通入工作氣體氬氣(Ar)，并以中頻靶濺鍍鈦(Ti)，其中所使用之中頻濺射的頻率可介于5KHz IOOKHz之間。當(dāng)高能量的粒子撞擊鈦祀材時(shí)，鈦祀中的分子或原子被IS尚子(Ar+)所撞擊飛出的分子或原子撞上插槽基體而堆積形成鈦薄膜，而所形成的鈦薄膜即為銜接層。其中，本實(shí)施例中所用的插槽基體為CPU中的插槽(Socket)，插槽基體可為金屬、樹脂或玻璃等其它材質(zhì)的元件，但不以本實(shí)施例為限。在采用離子轟擊插槽表面的程序中，利用加速的正離子沖撞插槽基體可使其表面的蒸氣壓低、不易蒸發(fā)的物質(zhì)化成氣體，進(jìn)而使其表面的臟污被移除，得到干凈的表面，以利于本實(shí)施例的銜接層于插槽基體表面上設(shè)置具有耐磨耗性、耐蝕性、耐熱性等特性的薄膜。在步驟S20之后，可設(shè)置導(dǎo)電金屬層于銜接層上(步驟S30)，使用中頻濺射與多弧離子混合鍍上純金屬。其中，中頻濺射可介于5KHz IOOKHz之間，導(dǎo)電金屬層可使用導(dǎo)電性佳的金屬如銅(Cu)、銀(Ag)、金(Au)等，以用于防電磁波導(dǎo)電用。本實(shí)施例采用銅層作為導(dǎo)電金屬層，但不以本實(shí)施例為限。在步驟S30之后，可使用電著法設(shè)置電著絕緣層于導(dǎo)電金屬層上(步驟S40)。電著絕緣層為本發(fā)明的關(guān)鍵技術(shù)特征，當(dāng)中所采用的電著的材料可為環(huán)氧樹脂材料、壓克力樹脂材料，但不以本實(shí)施例為限。本發(fā)明電著絕緣層設(shè)置于導(dǎo)電金屬層上的步驟詳述如下:將上述已經(jīng)完成步驟SlO S30的插槽基體進(jìn)行電著處理，將插槽基體設(shè)置于負(fù)電極并浸泡于含有電著漆的電解液中。本實(shí)施例所用的電著漆為環(huán)氧樹脂，以電著處理方式在插槽基體的表面上形成電著絕緣層，當(dāng)中電著過程中所施加的電壓可介于50V 400V之間，當(dāng)施加電壓期間電解液中的電著漆正離子往插槽基體(負(fù)電極)移動(dòng)，并于其表面鍍上一層薄薄的電著漆層，隨著電著時(shí)間增加，所形成的電著漆層的厚度逐漸增厚，直到電著漆層的厚度不再增加時(shí)即達(dá)電著完成。表示完成電著后的插槽基體即便繼續(xù)通電也不會(huì)使電著漆層厚度再增厚。請(qǐng)參見圖9-10，此時(shí)，插槽基體11的最外層表面系為電著絕緣層16。本實(shí)施例中的電著絕緣層16可以有效地防止CPU插針A之間的電磁波干擾。請(qǐng)參閱圖2，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第二實(shí)施例的制造方法的流程步驟圖。本實(shí)施例為上述第一實(shí)施例的另一種變型態(tài)樣，是設(shè)置絕緣金屬層于導(dǎo)電金屬層及電著絕緣層之間。圖中，本實(shí)施例的步驟Sll S31同第一實(shí)施例步驟SlO S30。首先，將一插槽基體設(shè)置于真空爐中，并在真空爐抽真空至少達(dá)到IXlO-5T0rr的條件下進(jìn)行離子轟擊，以清理該插槽基體的表面(步驟S11)。在步驟Sll之后，于插槽基體表面上設(shè)置銜接層(步驟S21);在步驟S21之后，設(shè)置導(dǎo)電金屬層于銜接層上(步驟S31);在步驟S31之后，進(jìn)一步可設(shè)置絕緣金屬層于導(dǎo)電金屬層上(步驟S41)。在此步驟S41中，可使用中頻濺射與多弧離子混合鍍膜氧化金屬在導(dǎo)電金屬層上，設(shè)置絕緣金屬層并非完全絕緣，僅降低CPU插針A之間的導(dǎo)電率與提升其表層硬度及耐磨擦等用途。氧化金屬可包括氧化銅，而所使用的頻濺射可介于5KHz IOOKHz之間。此外，于此步驟S41中，通入工作氣體(即氧氣)至真空爐，以進(jìn)行氧化金屬膜的制程。在步驟S41之后，可使用電著法進(jìn)行設(shè)置電著絕緣層于絕緣金屬層上(步驟S51)。步驟S41中，設(shè)置絕緣金屬層并非可使CPU插針A之間呈現(xiàn)完全絕緣狀態(tài)，僅降低CPU插針A之間的導(dǎo)電率與提升其表層硬度及耐磨擦等用途。故，進(jìn)一步設(shè)置電著絕緣層于絕緣金屬層上，當(dāng)中采用的電著的材料可為環(huán)氧樹脂材料、壓克力樹脂材料，但不以本實(shí)施例為限。請(qǐng)參閱圖3，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第三實(shí)施例的制造方法的流程步驟圖。本實(shí)施例為上述第二實(shí)施例的另一種變型態(tài)樣，進(jìn)一步設(shè)置絕緣陶瓷層介于絕緣金屬層及電著絕緣層之間。圖中，本實(shí)施例的步驟S12 S42同第二實(shí)施例步驟Sll S41。同樣地，首先將一插槽基體設(shè)置于真空爐中，并在真空爐抽真空至少達(dá)到IXKT5Torr的條件下進(jìn)行離子轟擊，以清理該插槽基體的表面(步驟S12)。在步驟S12之后，于插槽基體表面上設(shè)置銜接層(步驟S22);在步驟S22之后，設(shè)置導(dǎo)電金屬層于銜接層上(步驟S32);在步驟S32之后，進(jìn)一步可設(shè)置絕緣金屬層于導(dǎo)電金屬層上(步驟S42);在步驟S42之后，可設(shè)置絕緣陶瓷層于絕緣金屬層上(步驟S52)，使用中頻濺射與多弧離子混合鍍碳化金屬，所使用的中頻可介于5KHz IOOKHz之間，并通入工作氣體為乙炔(C2H2)于真空爐中，以進(jìn)行絕緣陶瓷層的制程。本實(shí)施例采用碳化鈦(TiC)陶瓷膜作為絕緣陶瓷層，其具有可耐刮強(qiáng)化的絕緣陶瓷層，但不以本實(shí)施例為限。步驟S42及步驟S52中，設(shè)置絕緣金屬層以及絕緣陶瓷層并非使CPU插針A之間呈現(xiàn)完全絕緣狀態(tài)，僅降低CPU插針A之間的導(dǎo)電率與提升其表層硬度及耐刮強(qiáng)化等用途。 在步驟S52之后，可使用電著法設(shè)置電著絕緣層于絕緣金屬層上(步驟S62)，當(dāng)中所采用的電著的材料可為環(huán)氧樹脂材料、壓克力樹脂材料，但不以本實(shí)施例為限。請(qǐng)參閱圖4，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第四實(shí)施例的制造方法的流程步驟圖。本實(shí)施例為上述第一實(shí)施例的又一種變型態(tài)樣，是設(shè)置絕緣陶瓷層于導(dǎo)電金屬層及電著絕緣層之間。圖中，本實(shí)施例的步驟S13 S33同第一實(shí)施例步驟SlO S30。首先，將一插槽基體設(shè)置于真空爐中，并在真空爐抽真空至少達(dá)到IXlO-5T0rr的條件下進(jìn)行離子轟擊，以清理該插槽基體的表面(步驟SI3)。在步驟S13之后，于插槽基體表面上設(shè)置銜接層(步驟S23);在步驟S23之后，設(shè)置導(dǎo)電金屬層于銜接層上(步驟S33);在步驟S33之后，進(jìn)一步可設(shè)置絕緣陶瓷層于導(dǎo)電金屬層上(步驟S43)，使用中頻濺射與多弧離子混合鍍碳化金屬，所使用的中頻可介于5KHz IOOKHz之間，并通入工作氣體為乙炔(C2H2)于真空爐中，以進(jìn)行絕緣陶瓷層的制程。本實(shí)施例采用碳化鈦(TiC)陶瓷膜作為絕緣陶瓷層，其具有可耐刮強(qiáng)化的絕緣陶瓷層。在步驟S43之后，可使用電著法進(jìn)行設(shè)置電著絕緣層于絕緣陶瓷層上(步驟S53)，當(dāng)中所采用的電著的材料可為環(huán)氧樹脂材料、壓克力樹脂材料，但不以本實(shí)施例為限。進(jìn)一步，可于上述各實(shí)施例的電著絕緣層上設(shè)UV漆絕緣層，其中所采用UV漆絕緣層的材料可為丙烯酸類化合物。將插槽基體經(jīng)由上述完成電著處理步驟后的插槽基體浸泡于UV膠/漆中，完全浸泡后取出再以高壓氣槍來回多次吹離插槽基體表面與孔洞處的UV膠，使其表層僅留薄薄UV膠層，當(dāng)中孔洞直角處易被UV膠填補(bǔ)成R角，故需多次吹氣處理。最后，置入U(xiǎn)V燈照射，其照射波長(zhǎng)約為365nm以固化UV膠。重復(fù)上述步驟3次，確保UV膠附著于插槽基體上，待UV膠完全干燥后，即于電著絕緣層上形成UV漆絕緣層。請(qǐng)參見圖5，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第一實(shí)施例的結(jié)構(gòu)剖面圖。藉由第I圖所述的復(fù)合式絕緣層的制造方法，于插槽基體11上設(shè)置銜接層12 ;于銜接層12上設(shè)置導(dǎo)電金屬層13 ;于電著絕緣層16設(shè)置于導(dǎo)電金屬層13上。各層設(shè)置于插槽基體11上。藉由上述復(fù)合式絕緣層的制造方法所制得的復(fù)合式絕緣層I具有最佳防止電磁波干擾的功能。本實(shí)施例所采用的插槽基體11可為金屬、樹脂或玻璃等其它材質(zhì)的元件，所用(PU的插槽B (Socket)是讓CPU各插針A插設(shè)其中。銜接層12是以鈦打底，做為設(shè)置于插槽基體11上的鈦銜接層12，其可提升后續(xù)鍍膜層與塑料的附著力。導(dǎo)電金屬層13可采用銅、銀、金其中之一或其組合，采用以銅層為導(dǎo)電金屬層13設(shè)置于鈦銜接層12之上。本發(fā)明電著絕緣層16的厚度范圍約介于大于O μ m及小于或等于500 μ m之間。以上所述的銜接層、導(dǎo)電金屬層或電著絕緣層的厚度可依照實(shí)際需求調(diào)整其厚度，依照實(shí)際電子產(chǎn)品所產(chǎn)生的EMI效應(yīng)調(diào)整各層厚度以有效避免電磁波干擾，有效提升CPU的穩(wěn)定度，本實(shí)施例的銜接層、導(dǎo)電金屬層、絕緣金屬層及絕緣陶瓷層各層厚度范圍約大于O μ m及小于或等于3 μ m之間。請(qǐng)參見圖6，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第二實(shí)施例的結(jié)構(gòu)剖面圖。藉由圖2所述的復(fù)合式絕緣層的制造方法，于插槽基體11上設(shè)置銜接層12 ;于銜接層12上設(shè)置導(dǎo)電金屬層13 ;于導(dǎo)電金屬層13上設(shè)置絕緣金屬層14 ;于絕緣金屬層14上設(shè)置電著絕緣層16。各層設(shè)置于插槽基體11上。本實(shí)施例中，采用以氧化銅為絕緣金屬層
14。當(dāng)中，電著絕緣層16的厚度范圍約大于O μ m及小于或等于500 μ m之間，且銜接層、導(dǎo)電金屬層、絕緣金屬層及絕緣陶瓷層各層厚度范圍約大于O μ m及小于或等于3 μ m之間。請(qǐng)參見圖7，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第三實(shí)施例的結(jié)構(gòu)剖面圖。藉由圖3所述的復(fù)合式絕緣層的制造方法，于插槽基體11上設(shè)置銜接層12 ;于銜接層12上設(shè)置導(dǎo)電金屬層13 ;于導(dǎo)電金屬層13上設(shè)置絕緣金屬層14 ;于絕緣金屬層14上設(shè)置絕緣陶瓷層15 ;以及于絕緣陶瓷層15上設(shè)置電著絕緣層16，電著絕緣層16設(shè)置于絕緣陶瓷層15上。各層設(shè)置于插槽基體11上。本實(shí)施例可采用氧化銅為絕緣金屬層14以及碳化鈦(TiC)為絕緣陶瓷層15。本發(fā)明電著絕緣層16可用以填補(bǔ)強(qiáng)化陶瓷層15縫隙并具有較佳的防止電磁波干擾的功能。以上所述的銜接層、導(dǎo)電金屬層、絕緣金屬層、絕緣陶瓷層或電著絕緣層的厚度系可依照實(shí)際需求調(diào)整其厚度，依照實(shí)際電子產(chǎn)品所產(chǎn)生的EMI效應(yīng)調(diào)整各層厚度以有效避免電磁波干擾，有效提升CPU的穩(wěn)定度，本實(shí)施例的銜接層、導(dǎo)電金屬層、絕緣金屬層及絕緣陶瓷層各層厚度范圍約大于O μ m及小于或等于3 μ m之間。請(qǐng)參見圖8，其為本發(fā)明的防止電磁波干擾的復(fù)合式絕緣層第四實(shí)施例的結(jié)構(gòu)剖面圖。藉由圖4所述的復(fù)合式絕緣層的制造方法，于插槽基體11上設(shè)置銜接層12 ;于銜接層12上設(shè)置導(dǎo)電金屬層13 ;于導(dǎo)電金屬層13上設(shè)置絕緣陶瓷層15 ;以及于絕緣陶瓷層15上設(shè)置電著絕緣層16。請(qǐng)參見圖10，是將電著絕緣層16設(shè)置于插槽基體11的最外表面的基體表面外觀圖。如圖9所示，是圖10的結(jié)構(gòu)剖面圖，當(dāng)CPU的插針A插設(shè)于所對(duì)應(yīng)的插槽B中，因?yàn)殡娭^緣層16對(duì)各插針A間具有電磁波阻隔效應(yīng)，故可以有效降低插針A間所產(chǎn)生的EMI現(xiàn)象，令高速運(yùn)轉(zhuǎn)下CPU的不穩(wěn)定現(xiàn)象得以改善，進(jìn)而提升整體CPU的穩(wěn)定度。另外，本發(fā)明電著絕緣層設(shè)置于插槽基體外層的導(dǎo)電金屬層的外側(cè)，即可有效地阻隔各插針間所產(chǎn)生的電磁波效應(yīng)，即便電著絕緣層的外側(cè)額外再設(shè)置其它的絕緣層或保護(hù)膜層，均具有阻隔電磁波功能。例如，將絕緣金屬層、絕緣陶瓷層或UV漆絕緣層其中之一或其組合設(shè)置于電著絕緣層上，均具有良好的阻隔電磁波效果。本發(fā)明電著絕緣層可應(yīng)用于1C、CPU的插槽上，有效地阻隔電磁波效應(yīng)，生產(chǎn)者可以依照市場(chǎng)需求，適度調(diào)整變化本發(fā)明復(fù)合式絕緣層所制成的產(chǎn)品，實(shí)具有高度的產(chǎn)品競(jìng)爭(zhēng)性。以上所述的實(shí)施例僅為說明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在于使本領(lǐng)域技術(shù)人員能夠了解本發(fā)明之內(nèi)容并據(jù)以實(shí)施，當(dāng)不能以此限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種復(fù)合式絕緣層，其包括: 一插槽基體； 一銜接層，設(shè)置于該插槽基體之上； 一導(dǎo)電金屬層，設(shè)置于該銜接層上；以及 一電著絕緣層，設(shè)置于該導(dǎo)電金屬層上。
2.如權(quán)利要求1所述的復(fù)合式絕緣層，其特征在于:所述電著絕緣層的材料包括環(huán)氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。
3.如權(quán)利要求1或2所述的復(fù)合式絕緣層，其特征在于: 所述復(fù)合式絕緣層進(jìn)一步包括一絕緣金屬層且所述絕緣金屬層設(shè)置于所述導(dǎo)電金屬層及所述電著絕緣層之間。
4.如權(quán)利要求3所述的復(fù)合式絕緣層，其特征在于:所述復(fù)合式絕緣層進(jìn)一步包括一絕緣陶瓷層且所述絕緣陶瓷層設(shè)置于所述絕緣金屬層及所述電著絕緣層之間。
5.如權(quán)利要求1或2所述的復(fù)合式絕緣層，其特征在于: 所述復(fù)合式絕緣層進(jìn)一步包括一絕緣陶瓷層且所述絕緣陶瓷層設(shè)置于所述導(dǎo)電金屬層及所述電著絕緣層之間。
6.如權(quán)利要求4所述的復(fù)合式絕緣層，其特征在于:所述銜接層的厚度范圍介于大于Oμ m及小于或等于I μ m之間；其中所述導(dǎo)電金屬層、所述絕緣金屬層及所述絕緣陶瓷層其中之一的厚度范圍介于大于O μ m及小于或等于3 μ m之間；其中所述電著絕緣層的厚度范圍介于大于O μ m及小于或等于500 μ m之間。
7.一種復(fù)合式絕緣層的制造方法，包括下列步驟: 設(shè)置一銜接層于一插槽基體上； 設(shè)置一導(dǎo)電金屬層于所述銜接層上；以及 設(shè)置一電著絕緣層于所述導(dǎo)電金屬層上。
8.如權(quán)利要求7所述的復(fù)合式絕緣層的制造方法，其特征在于:所述電著絕緣層是以電著法于所述導(dǎo)電金屬層上形成的，所述電著絕緣層的材料包括環(huán)氧樹脂、壓克力樹脂、丙烯酸類化合物、聚氨酯其中之一或其組合。
9.如權(quán)利要求7或8所述的復(fù)合式絕緣層的制造方法,其特征在于:所述復(fù)合式絕緣層進(jìn)一步設(shè)置一絕緣金屬層于所述導(dǎo)電金屬層及所述電著絕緣層之間。
10.如權(quán)利要求9所述的復(fù)合式絕緣層的制造方法，其特征在于:所述復(fù)合式絕緣層進(jìn)一步設(shè)置一絕緣陶瓷層于所述絕緣金屬層及所述電著絕緣層之間。
11.如權(quán)利要求7或8所述的復(fù)合式絕緣層的制造方法,其特征在于:所述復(fù)合式絕緣層進(jìn)一步設(shè)置一絕緣陶瓷層于所述導(dǎo)電金屬層及所述電著絕緣層之間。
12.如權(quán)利要求10所述的復(fù)合式絕緣層的制造方法，其特征在于:所述銜接層的厚度范圍介于大于O μ m及小于或等于I μ m之間；所述導(dǎo)電金屬層、所述絕緣金屬層及所述絕緣陶瓷層其中之一的厚度范圍介于大于O μ m及小于或等于3 μ m之間；所述電著絕緣層的厚度范圍介于大于O μ m及小于或等于500 μ m之間。
全文摘要
本發(fā)明揭示一種復(fù)合式絕緣層及其制造方法。本發(fā)明的復(fù)合式絕緣層包括插槽基體、設(shè)置在插槽基體上的銜接層、設(shè)置在銜接層上的導(dǎo)電金屬層、設(shè)置在導(dǎo)電金屬層上的絕緣金屬層、設(shè)置在絕緣金屬層上的絕緣陶瓷層、以及設(shè)置在絕緣陶瓷層上的電著絕緣層。本發(fā)明的復(fù)合式絕緣層可避免自CPU的針腳所產(chǎn)生的電磁波干擾，以及提高中央處理器的穩(wěn)定性。
文檔編號(hào)B32B18/00GK103182809SQ201210022539
公開日2013年7月3日 申請(qǐng)日期2012年2月1日 優(yōu)先權(quán)日2011年12月28日
發(fā)明者鄭全利, 柳朝綸, 許枝峰 申請(qǐng)人:晟銘電子科技股份有限公司