專利名稱：陣列基板行驅(qū)動電路、顯示面板及顯示裝置的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及顯示技術(shù)領(lǐng)域，特別是涉及一種陣列基板行驅(qū)動電路、顯示面板及顯示裝置。
背景技術(shù)：
傳統(tǒng)的無源矩陣有機(jī)發(fā)光二極管(Passive Matrix OLED，簡稱PMOLED)應(yīng)用于顯示器中時，隨著顯示器的顯示尺寸的增大，需要更短的單個像素的驅(qū)動時間，因而需要增大瞬態(tài)電流，這樣會增加功耗。同時，大電流的應(yīng)用會造成ITO線上壓降過大，并使OLED工作電壓過高，進(jìn)而降低其效率。而有源矩陣有機(jī)發(fā)光二極管(Active Matrix 0LED，簡稱AMOLED)通過開關(guān)管逐行掃描輸入OLED電流，可以很好地解決這些問題。因此，AMOLED由于具有高亮度、寬視角和較快的響應(yīng)速度等優(yōu)點，已越來越多地被應(yīng)用于高性能顯示器中。 陣列基板行驅(qū)動電路(Gate on Array，簡稱GOA)是將柵極開關(guān)電路集成在陣列基板上，從而實現(xiàn)驅(qū)動電路的高度集成，從節(jié)省材料和減少工藝步驟兩方面降低成本。基于低溫多晶硅技術(shù)的AMOLED技術(shù)，其驅(qū)動面板的薄膜晶體管具有較高的遷移率，所以更利于GOA電路的集成，然而作為一種還處于待完善階段的技術(shù)，市場上應(yīng)用于AMOLED的驅(qū)動電路還比較少。

實用新型內(nèi)容(一)要解決的技術(shù)問題本實用新型要解決的技術(shù)問題是如何設(shè)計一種能夠穩(wěn)定地產(chǎn)生精確控制OLED驅(qū)動電流的陣列基板行驅(qū)動電路。(二)技術(shù)方案為了解決上述技術(shù)問題，本實用新型提供了一種陣列基板行驅(qū)動電路，包括串聯(lián)的多級電路單元，每級電路單元包括柵極驅(qū)動模塊和發(fā)光控制模塊，所述柵極驅(qū)動模塊用于產(chǎn)生柵極驅(qū)動信號，所述發(fā)光控制模塊與所述柵極驅(qū)動模塊的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開/關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。優(yōu)選地，所述柵極驅(qū)動模塊包括第一薄膜晶體管 第五薄膜晶體管以及第一自舉電容，其中，第一薄膜晶體管的第一端分別與第五薄膜晶體管的第三端和第四薄膜晶體管的第二端連接，第二端連接外部電平信號，第三端分別與第一自舉電容和第二薄膜晶體管的第二端連接，并作為所述柵極驅(qū)動信號的輸出端；第三薄膜晶體管的第一端連接時鐘信號，第二端分別連接第五薄膜晶體管、第一自舉電容以及第二薄膜晶體管的第一端，第三端連接上一級電路單元的柵極驅(qū)動信號輸出端;第四薄膜晶體管的第一端、第五薄膜晶體管的第二端連接時鐘信號，第二薄膜晶體管的第三端連接時鐘信號的反向信號，第四薄膜晶體管的第三端連接外部電平信號；第一薄膜晶體管 第五薄膜晶體管的第一端為柵極。優(yōu)選地，所述柵極驅(qū)動模塊還包括第六薄膜晶體管和第七薄膜晶體管，其中，第七薄膜晶體管的第一端連接時鐘信號的反相信號，第二端與第五薄膜晶體管的第三端連接，第三端分別與第六薄膜晶體管的第二端以及第一薄膜晶體管的第一端連接；第六薄膜晶體管的第一端連接時鐘信號，第六薄膜晶體管的第三端與第四薄膜晶體管的第二端連接。優(yōu)選地，所述柵極驅(qū)動模塊還包括第二自舉電容，所述第二自舉電容的第一端與第一薄膜晶體管的第一端連接。優(yōu)選地，所述發(fā)光控制模塊包括第八薄膜晶體管 第十一薄膜晶體管以及第三自舉電容，其中，第九薄膜晶體管、第十一薄膜晶體管的第一端與所述第一薄膜晶體管的第三端連·接，第八薄膜晶體管的第二端分別與第九薄膜晶體管的第三端以及第十薄膜晶體管、第三自舉電容的第一端連接；第十薄膜晶體管的第二端分別與第三自舉電容的第二端以及第十一薄膜晶體管的第三端連接且作為所述發(fā)光控制信號的輸出端，第十薄膜晶體管的第三端連接時鐘信號；第八薄膜晶體管的第三端、第九薄膜晶體管和第十一薄膜晶體管的第二端接外部電平信號；所述第八薄膜晶體管 第十一薄膜晶體管的第一端為柵極。優(yōu)選地，對于第一級所述電路單元，第三薄膜晶體管的第三端連接外部輸入信號；對于第η級電路單元，第三薄膜晶體管的第三端的輸入信號由上一級電路單元中第一薄膜晶體管第三端輸出的所述柵極驅(qū)動信號提供，本級電路單元中第八薄膜晶體管第一端所連接的輸入信號為下一級電路單元中第一薄膜晶體管第三端輸出的所述柵極驅(qū)動信號；對于最后一級電路單元，第八薄膜晶體管第一端連接另一外部輸入信號；其中，η為大于或等于2的整數(shù)。優(yōu)選地，第一薄膜晶體管 第十一薄膜晶體管均為P型薄膜晶體管，且第四薄膜晶體管、第八薄膜晶體管的第三端連接低電平，第二自舉電容、第一薄膜晶體管、第十一薄膜晶體管以及第九薄膜晶體管的第二端連接高電平。優(yōu)選地，第一薄膜晶體管 第十一薄膜晶體管均為N型薄膜晶體管，且第四薄膜晶體管、第八薄膜晶體管的第三端連接高電平，第二自舉電容、第一薄膜晶體管、第十一薄膜晶體管以及第九薄膜晶體管的第二端連接低電平。優(yōu)選地，將第四薄膜晶體管的第一端連接時鐘信號替換為第四薄膜晶體管的第一端連接第四薄膜晶體管的第三端。優(yōu)選地，第一薄膜晶體管 第十一薄膜晶體管的第二端均為源極，第三端均為漏極。優(yōu)選地，第一薄膜晶體管 第十一薄膜晶體管的第二端均為漏極，第三端均為源極。本實用新型還提供了一種顯示面板，所述顯示面板以所述的電路作為陣列基板行驅(qū)動電路。本實用新型還提供了一種顯示裝置，所述顯示裝置包括所述的顯示面板。(三)有益效果上述技術(shù)方案具有如下優(yōu)點本實用新型所設(shè)計的陣列基板行驅(qū)動電路能穩(wěn)定地產(chǎn)生能夠精確控制OLED驅(qū)動電流的控制信號Emission，從而能夠避免在數(shù)據(jù)寫入像素電路過程中可能會造成的像素電流的不穩(wěn)定引起的OLED發(fā)光的閃爍，該電路中，通過采用CLK信號對晶體管T4進(jìn)行控制，確保了在tl，t2，t3時段之外的該柵極線的非選階段，輸出G[η]的電平保持相對平穩(wěn)，波動較小。同時電容C2保持了 Ν2點的電平，保證了在非選階段，晶體管Tl關(guān)閉，確保G[n]低電平的穩(wěn)定性。引入晶體管T6和T7，進(jìn)一步明確了 N2點與高低電平的連接關(guān)系。
圖I是帶有OLED驅(qū)動電流精確控制功能的P型AMOLED像素單元電路；圖2是本實用新型實施例的結(jié)構(gòu)圖；圖3是本實用新型實施例的GOA電路單元的結(jié)構(gòu)框圖；圖4是本實用新型實施例二的GOA電路單元的電路圖；圖5是本實用新型實施例二的GOA電路單元的各信號時序圖；圖6 圖8是本實用新型實施例二的GOA電路單元在各個工作階段的示意圖；圖9是本實用新型實施例三中GOA電路單元的電路圖；圖10是本實用新型實施例四中GOA電路單元的電路圖；圖11是本實用新型實施例四中GOA電路單元的各信號時序圖。
具體實施方式
對于有源矩陣液晶顯示器(AMIXD)，GOA電路用于產(chǎn)生像素電路陣列的行選通控制信號。對于AMOLED顯示器，OLED為電流驅(qū)動器件，控制流入OLED器件的電流通路就可以控制OLED器件是否發(fā)光。為了對OLED的驅(qū)動電流進(jìn)行精確的控制，在進(jìn)行像素電路設(shè)計時會加入對驅(qū)動電流進(jìn)行精確控制的電路單元，如圖I所示。故若采用該類型的像素電路結(jié)構(gòu)，除了采用傳統(tǒng)的GOA單元為像素電路提供柵極控制信號之外，還需要設(shè)計EmissionGOA單元,用于產(chǎn)生精確控制OLED驅(qū)動電流的Emission信號。該Emission_G0A單元與傳統(tǒng)的GOA單元(以下稱其為Gate_G0A)配合工作，用于完成OLED器件工作狀態(tài)和像素電路的分別控制，能夠避免在數(shù)據(jù)寫入像素電路過程中可能造成的像素電流不穩(wěn)定引起的OLED閃爍。示意性的，圖I為帶有精確控制OLED驅(qū)動電流功能的P型AMOLED像素單元電路。參見圖1，其中Gate信號是柵極控制信號，用于控制數(shù)據(jù)信號寫入現(xiàn)有的常用像素電路(例如，2T1C電路)，而Emission信號，即OLED開關(guān)狀態(tài)的發(fā)光控制信號，用以控制TO的開啟和關(guān)閉，從而起到控制驅(qū)動電流的通/斷，進(jìn)而控制與之相連的OLED器件的開/關(guān)的作用，其中Emission信號與Gate信號是一對反相的控制信號。在圖I所不的電路中以TO為P型薄膜晶體管為例進(jìn)行說明，由于柵驅(qū)動信號數(shù)據(jù)的寫入需要一定的時間，在Gate信號為低電平，打開像素電路的過程中，Emission信號為高電平，TO關(guān)閉，即切斷OLED器件與像素電路的連接，從而使得數(shù)據(jù)的寫入過程對OLED的狀態(tài)不產(chǎn)生影響。只有當(dāng)數(shù)據(jù)寫入完成后，Gate信號復(fù)位為高,像素電路處于一個穩(wěn)定的工作狀態(tài)，此時Emission信號拉低,打開TO,驅(qū)動電流流入OLED器件，點亮OLED器件。
以下結(jié)合附圖和實施例，對本實用新型的具體實施方式
作進(jìn)一步詳細(xì)描述。以下實施例用于說明本實用新型，但不用來限制本實用新型的范圍。實施例一本實用新型實施例一提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所示，包括串聯(lián)的多級電路單元STAGE_fSTAGE_N+l，每級電路單元的結(jié)構(gòu)如圖3所示，包括柵極驅(qū)動模塊21和發(fā)光控制模塊22，所述柵極驅(qū)動模塊21用于產(chǎn)生柵極驅(qū)動信號，所述發(fā)光控制模塊22與所述柵極驅(qū)動模塊21的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。實施例二本實用新型實施例二提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所示，在實 施例一的基礎(chǔ)上，其中的柵極驅(qū)動模塊21包括第一薄膜晶體管Tf第七薄膜晶體管T5以及第一自舉電容Cl，其中，Tl的第一端分別與T5的第三端和T4的第二端連接，第二端連接外部電平信號，第三端分別與Cl和T2的第二端連接，并作為所述柵極驅(qū)動信號的輸出端；T3的第一端連接時鐘信號CLK，第二端分別連接T5、Cl以及T2的第一端，第三端連接上一級電路單元的柵極驅(qū)動信號輸出端；T4的第一端、T5的第二端連接時鐘信號CLK，T2的第三端連接時鐘信號的反向信號CLKB，T4的第三端連接外部電平信號；所述Tf T5的第一端為柵極。本實施例中，發(fā)光控制模塊的電路結(jié)構(gòu)可以為能夠?qū)崿F(xiàn)在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開/關(guān)的發(fā)光控制信號的任意結(jié)構(gòu)。柵極驅(qū)動模塊為像素電路提供柵極控制信號，其中，晶體管T4的開關(guān)狀態(tài)影響輸出G[n]復(fù)位的速度，采用CLK信號對晶體管T4進(jìn)行控制，確保了在柵極線的非選階段，輸出的電平保持相對平穩(wěn)，波動較小，實現(xiàn)像素電路柵驅(qū)動的穩(wěn)定控制。實施例三本實用新型實施例三提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所示，在實施例二的基礎(chǔ)上，其中的柵極驅(qū)動模塊還包括薄膜晶體管T6和T7，其中，T7的第一端連接時鐘信號的反向信號CLKB，第二端與T5的第三端連接，第三端分別與T6的第二端以及Tl的第一端連接；T6的第一端連接時鐘信號CLK，Τ6的第三端與Τ4的第二端連接。該電路中加入晶體管Τ6和Τ7，分別與Τ4、Τ5串聯(lián)，使得工作狀態(tài)更加穩(wěn)定，并進(jìn)一步明確了 Ν2點的電平與高低電平的連接關(guān)系，例如在復(fù)位時段t3，晶體管T7在時鐘信號CLKB的控制下關(guān)閉，確保了 N2點的電平通過由T4和T6組成的回路與VGL相同，為低電平。實施例四本實施例提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所不，在實施例二的基礎(chǔ)上，其中的所述柵極驅(qū)動模塊還包括第二自舉電容C2，C2的第一端與Tl的第一端連接，第二端連接外部電平信號。該電路中加入C2，保持了 N2點的電平，保證了在非選階段，晶體管Tl關(guān)閉，確保G [η]低電平的穩(wěn)定性。[0055]實施例五本實用新型實施例五提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所示，包括串聯(lián)的多級電路單元STAGE_f STAGE_N+1， 每級電路單元為由P型TFT組成的GOA電路單元，每級電路單元的結(jié)構(gòu)如圖3、圖4所示，包括柵極驅(qū)動模塊21和發(fā)光控制模塊22，所述柵極驅(qū)動模塊用于產(chǎn)生柵極驅(qū)動信號，所述發(fā)光控制模塊與所述柵極驅(qū)動模塊的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開/關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。所述柵極驅(qū)動模塊包括第一薄膜晶體管Tf第七薄膜晶體管T7以及第一自舉電容Cf第二自舉電容C2，所述發(fā)光控制模塊包括第八薄膜晶體管Tf第十一薄膜晶體管Tll以及第三自舉電容C3。其中，T3的第一端連接時鐘信號CLK，第二端分別連接T5、C1以及T2的第一端；T5的第二端連接CLK，T7的第一端連接CLK的反相信號CLKB，T4、T6的第一端連接CLK，Τ5的第三端與Τ7的第二端連接，Τ7的第三端分別與Τ6的第二端以及C2、T1的第一端連接，T6的第三端與T4的第二端連接；T1的第三端分別與Cl的第二端、T2的第二端連接，作為所述柵極驅(qū)動信號的輸出端，并且與T9、Tll的第一端連接，T2的第三端連接CLKB ；T8的第二端分別與T9的第三端以及Τ10、C3的第一端連接；Τ10的第二端分別與C3的第二端以及Tll的第三端連接且作為輸出的所述發(fā)光控制信號，TlO的第三端連接CLK ；對于第一級所述電路單元，Τ3的第三端連接外部輸入信號；對于第η級電路單元，Τ3的第三端的輸入信號由上一級電路單元中Tl第三端輸出的所述柵極驅(qū)動信號提供，Τ8第一端所連接的輸入信號為下一級電路單元中Tl第三端輸出的所述柵極驅(qū)動信號；對于最后一級電路單元，Τ8第一端連接另一外部輸入信號，其中，η為大于或等于2的整數(shù)。本實施例中，薄膜晶體管Tf Tll均為P型薄膜晶體管，且Τ4、Τ8的第三端連接低電平VGL，C2、TUTll的第二端以及T9的第二端連接高電平VGH。上述的“第一端”對應(yīng)圖4中薄膜晶體管TfTll或者自舉電容Cf C3上標(biāo)號“I”的端口，“第二端”對應(yīng)其中的標(biāo)號“2”的端口，第三端對應(yīng)其中的標(biāo)號“3”的端口 ；且薄膜晶體管TfTll的第一端為柵極，第二端均為源極，第三端均為漏極；或者薄膜晶體管TfTll的第一端為柵極，第二端均為漏極，第三端均為源極。圖5為圖4的P型GOA電路單元的信號時序圖。圖6到圖8為該GOA電路單元在各個工作階段的示意圖，其中，用實線表示的薄膜晶體管為各階段導(dǎo)通的薄膜晶體管，用虛線表示的薄膜晶體管為各階段關(guān)閉的薄膜晶體管。以下參考圖6 圖8以及圖3、圖4描述GOA電路單元的工作原理如下該GOA電路單元由兩個反相(或稱為互補(bǔ))的時鐘信號CLK和CLKB控制，上一級GOA單元電路的輸出G[n-1]作為本級的輸入信號。該GOA單元電路的工作過程分為輸入采樣、輸出信號、復(fù)位三個階段。如圖6所示，在tl階段，為輸入采樣階段，G[n-1]為低電平輸入信號，CLK為低電平，T3導(dǎo)通，所以，此時NI點的電平相應(yīng)地被拉低到VGL+ I Vthp I，為低電平，其中I Vthp I為T3的閾值電壓。此時，T4和T6導(dǎo)通，N2點為低電平，故Tl導(dǎo)通，輸出G[n]為
高電平。由于NI的低電平，T2也打開，而此時CLKB信號為高電平，從而確保了輸出G[n]為高電平，此時，T9和Tll關(guān)閉，同時Cl被充電，Cl兩端的電壓差為VGH-VGL- I Vthp I。由于C3的存在，N3點會保持前一個操作周期時的低電平，所以此時TlO保持導(dǎo)通，CLK信號為低電平，輸出的發(fā)光控制信號Emission[n]為低電平。而在此過程中由于G[n+1]為高電平，T8始終保持關(guān)閉。如圖7所示，t2階段，為輸出階段，G[n]為低電平，輸入信號G[n_l]為高電平，晶體管T3關(guān)閉，NI點的電平由Cl保持，為VGL+| Vthp I，為低電平，故T2、T5導(dǎo)通，同時CLKB為低電平，故T7導(dǎo)通，而CLK為高電平，T6關(guān)閉，確保了 N2點為高電平，但Tl關(guān)閉，不會對G[n]的低電平產(chǎn)生影響。G[n]的低電平，使Tll和T9導(dǎo)通。Tll導(dǎo)通，拉高輸出Emission [η]為高電平。T9導(dǎo)通拉高Ν3點的電平，使晶體管TlO關(guān)閉，不會影響輸出的發(fā)光控制信號Emission [η]。而在此過程中由于G[n+1]為高電平，T8始終保持關(guān)閉。如圖8所示，t3階段，為復(fù)位階段，輸入G[n_l]為高電平，CLK為低電平，T3導(dǎo)通，相應(yīng)的NI點的電平將拉高為高電平，則T2、T5關(guān)閉，同時CLK為低電平，T4和T6導(dǎo)通，而CLKB為高電平，T7關(guān)閉，確保了 N2點的低電平，Tl開啟，G[η]再次被拉高為高電平，從而Tll和T9關(guān)閉，復(fù)位端G[n+1]此時為低電平，T8導(dǎo)通，拉低N3點的電平，TlO導(dǎo)通，CLK的 低電平輸出到輸出端Emission [η],從而實現(xiàn)電路的復(fù)位操作。本實施例中，柵極驅(qū)動模塊中的晶體管Τ4的開關(guān)狀態(tài)影響輸出G [η]復(fù)位的速度，采用CLK信號對晶體管Τ4進(jìn)行控制，確保了在tl，t2，t3時段之外的該柵極線的非選階段，輸出G[n]的電平保持相對平穩(wěn)，波動較小，實現(xiàn)像素電路柵驅(qū)動的穩(wěn)定控制。同時電容C2保持了 N2點的電平，保證了在非選階段，晶體管Tl關(guān)閉，確保G[n]低電平的穩(wěn)定性。該電路中加入晶體管T6和T7，進(jìn)一步明確了 N2點的電平與高低電平的連接關(guān)系，例如在復(fù)位時段t3，晶體管T7在時鐘信號CLKB的控制下關(guān)閉，確保了 N2點的電平通過由T4和T6組成的回路與VGL相同，為低電平。發(fā)光控制模塊與柵極驅(qū)動模塊配合使用產(chǎn)生能精確控制OLED驅(qū)動電流的控制信號。實施例六本實用新型實施例六提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所示，包括串聯(lián)的多級電路單元STAGE_f STAGE_N+1，每級電路單元為由P型TFT組成的GOA電路單元，每級電路單元如圖9所示，與圖4的GOA電路單元相比，其改進(jìn)之處是將晶體管T4做diode-connection連接，即把T4的柵極與其連接VGL的一端連接在一起。該方案可以在確保柵驅(qū)動精確控制功能的前提下，縮小晶體管T4的布局面積，進(jìn)而減小整個GOA電路的面積。本實施例的工作原理與實施例五類似。實施例七本實用新型實施例七提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所示，包括串聯(lián)的多級電路單元STAGE_rSTAGE_N+l，其每級電路單元如圖10所示，與圖4所示的GOA電路單元不同之處在于，其中的薄膜晶體管TfTll均為N型薄膜晶體管，且T4、T8的第三端連接高電平VGH，C2、T1、T11的第二端以及T9的第二端連接低電平VGL，這是因為圖4中TfTll為P型薄膜晶體管，負(fù)電壓開啟，圖10中TfTll為N型薄膜晶體管，正電壓開啟，所以電源的正負(fù)極要互換。圖11為其控制時序，圖11的控制時序與圖5的控制時序相反。該N型GOA電路單元可以使用在N型AMOLED像素單元電路的背板中。本實施例的工作原理與實施例五類似。實施例八本實用新型實施例八提供一種陣列基板行驅(qū)動電路，其結(jié)構(gòu)圖如圖2所示，包括串聯(lián)的多級電路單元STAGE_rSTAGE_N+l，其電路單元與圖10的GOA電路單元類似，相對于圖10的GOA電路單元來說,其改進(jìn)之處是將晶體管T4做diode-connection連接，即把T4的柵極與其連接VGH的一端連接在一起。該方案可以在確保柵驅(qū)動精確控制功能的前提下，縮小晶體管T4的布局面積，進(jìn)而減小整個GOA電路的面積。本實施例的工作原理與實施例五類似。實施例九本實用新型實施例九提供了一種顯示面板，例如OLED顯示面板。所述顯示面板以所述實施例一至實施例八任一所述的電路作為陣列基板行驅(qū)動電路。由于該顯示面板所使用的陣列基板行驅(qū)動電路中的電路單元能穩(wěn)定地產(chǎn)生能夠精確控制OLED驅(qū)動電流的控制信號，實現(xiàn)OLED器件工作狀態(tài)和像素電路的分別控制，從而能夠避免在數(shù)據(jù)寫入像素電路過程中可能會造成的像素電流的不穩(wěn)定引起的OLED發(fā)光的閃爍，因此顯示面板所顯示圖像的質(zhì)量得以提聞。實施例十·本實用新型實施例十提供了一種顯示裝置，例如OLED顯示器。所述顯示裝置包括實施例九所述的顯示面板。由于該顯示裝置所使用的陣列基板行驅(qū)動電路中的電路單元能穩(wěn)定地產(chǎn)生能夠精確控制OLED驅(qū)動電流的控制信號，實現(xiàn)OLED器件工作狀態(tài)和像素電路的分別控制，從而能夠避免在數(shù)據(jù)寫入像素電路過程中可能會造成的像素電流的不穩(wěn)定引起的OLED發(fā)光的閃爍，因此顯示裝置所顯示圖像的質(zhì)量得以提高。以上所述僅是本實用新型的優(yōu)選實施方式，應(yīng)當(dāng)指出，對于本技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型技術(shù)原理的前提下，還可以做出若干改進(jìn)和替換，這些改進(jìn)和替換也應(yīng)視為本實用新型的保護(hù)范圍。
權(quán)利要求1.一種陣列基板行驅(qū)動電路，其特征在于，包括串聯(lián)的多級電路單元，每級電路單元包括柵極驅(qū)動模塊和發(fā)光控制模塊，所述柵極驅(qū)動模塊用于產(chǎn)生柵極驅(qū)動信號，所述發(fā)光控制模塊與所述柵極驅(qū)動模塊的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開/關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。
2.如權(quán)利要求I所述的電路，其特征在于，所述柵極驅(qū)動模塊包括第一薄膜晶體管 第五薄膜晶體管以及第一自舉電容，其中， 所述第一薄膜晶體管的第一端分別與第五薄膜晶體管的第三端和第四薄膜晶體管的第二端連接，第二端連接外部電平信號，第三端分別與第一自舉電容和第二薄膜晶體管的第二端連接，并作為所述柵極驅(qū)動信號的輸出端； 所述第三薄膜晶體管的第一端連接時鐘信號，第二端分別連接第五薄膜晶體管、第一自舉電容以及第二薄膜晶體管的第一端，第三端連接上一級電路單元的柵極驅(qū)動信號輸出端; 所述第四薄膜晶體管的第一端、第五薄膜晶體管的第二端連接時鐘信號，所述第二薄膜晶體管的第三端連接時鐘信號的反向信號，所述第四薄膜晶體管的第三端連接外部電平信號; 所述第一薄膜晶體管 第五薄膜晶體管的第一端為柵極。
3.如權(quán)利要求2所述的電路，其特征在于，所述柵極驅(qū)動模塊還包括第六薄膜晶體管和第七薄膜晶體管，其中，第七薄膜晶體管的第一端連接時鐘信號的反相信號，第二端與第五薄膜晶體管的第三端連接，第三端分別與第六薄膜晶體管的第二端以及第一薄膜晶體管的第一端連接；第六薄膜晶體管的第一端連接時鐘信號，第六薄膜晶體管的第三端與第四薄膜晶體管的第二端連接。
4.如權(quán)利要求3所述的電路，其特征在于，所述柵極驅(qū)動模塊還包括第二自舉電容，所述第二自舉電容的第一端與第一薄膜晶體管的第一端連接，第二端連接外部電平信號。
5.如權(quán)利要求4所述的電路，其特征在于，所述發(fā)光控制模塊包括第八薄膜晶體管 第 十一薄膜晶體管以及第三自舉電容，其中， 第九薄膜晶體管、第十一薄膜晶體管的第一端與所述第一薄膜晶體管的第三端連接，第八薄膜晶體管的第二端分別與第九薄膜晶體管的第三端以及第十薄膜晶體管、第三自舉電容的第一端連接；第十薄膜晶體管的第二端分別與第三自舉電容的第二端以及第十一薄膜晶體管的第三端連接且作為所述發(fā)光控制信號的輸出端，第十薄膜晶體管的第三端連接時鐘信號；第八薄膜晶體管的第三端、第九薄膜晶體管和第十一薄膜晶體管的第二端接外部電平信號；所述第八薄膜晶體管 第十一薄膜晶體管的第一端為柵極。
6.如權(quán)利要求5所述的電路，其特征在于，對于第一級所述電路單元，第三薄膜晶體管的第三端連接外部輸入信號；對于第η級電路單元，第三薄膜晶體管的第三端的輸入信號由上一級電路單元中第一薄膜晶體管第三端輸出的所述柵極驅(qū)動信號提供，本級電路單元中第八薄膜晶體管第一端所連接的輸入信號為下一級電路單元中第一薄膜晶體管第三端輸出的所述柵極驅(qū)動信號；對于最后一級電路單元，第八薄膜晶體管第一端連接另一外部輸入信號；其中，η為大于或等于2的整數(shù)。
7.如權(quán)利要求6所述的電路，其特征在于，第一薄膜晶體管 第十一薄膜晶體管均為P型薄膜晶體管，且第四薄膜晶體管、第八薄膜晶體管的第三端連接低電平，第二自舉電容、第一薄膜晶體管、第十一薄膜晶體管以及第九薄膜晶體管的第二端連接高電平。
8.如權(quán)利要求6所述的電路，其特征在于，第一薄膜晶體管 第十一薄膜晶體管均為N型薄膜晶體管，且第四薄膜晶體管、第八薄膜晶體管的第三端連接高電平，第二自舉電容、第一薄膜晶體管、第十一薄膜晶體管以及第九薄膜晶體管的第二端連接低電平。
9.如權(quán)利要求7或8所述的電路，其特征在于，將第四薄膜晶體管的第一端連接時鐘信號替換為第四薄膜晶體管的第一端連接第四薄膜晶體管的第三端。
10.如權(quán)利要求5所述的電路，其特征在于，第一薄膜晶體管 第十一薄膜晶體管的第二端均為源極，第三端均為漏極。
11.如權(quán)利要求5所述的電路，其特征在于，第一薄膜晶體管 第十一薄膜晶體管的第二端均為漏極，第三端均為源極。
12.—種顯示面板，其特征在于，所述顯示面板以權(quán)利要求f 11中任一項所述的電路作為陣列基板行驅(qū)動電路。
13.一種顯示裝置，其特征在于，所述顯示裝置包括權(quán)利要求12所述的顯示面板。
專利摘要本實用新型涉及顯示技術(shù)領(lǐng)域，公開了一種陣列基板行驅(qū)動電路、顯示面板及顯示裝置。本實用新型中陣列基板行驅(qū)動電路能夠產(chǎn)生精確控制OLED驅(qū)動電流的控制信號，實現(xiàn)OLED器件工作狀態(tài)和像素電路的分別控制，從而避免在數(shù)據(jù)寫入像素電路過程中可能造成的像素電流不穩(wěn)定引起的OLED閃爍。該驅(qū)動電路包括柵極驅(qū)動模塊和發(fā)光控制模塊，所述柵極驅(qū)動模塊用于產(chǎn)生柵極驅(qū)動信號，所述發(fā)光控制模塊與所述柵極驅(qū)動模塊的柵極驅(qū)動信號輸出端連接，用于在所述柵極驅(qū)動信號的控制下產(chǎn)生控制有機(jī)發(fā)光二極管開/關(guān)的發(fā)光控制信號，所述柵極驅(qū)動信號和所述發(fā)光控制信號反相。
文檔編號G09G3/32GK202720870SQ201220430229
公開日2013年2月6日 申請日期2012年8月27日 優(yōu)先權(quán)日2012年8月27日
發(fā)明者王穎, 金泰逵, 金馝奭 申請人:京東方科技集團(tuán)股份有限公司