此申請要求2015年6月26日在韓國知識產(chǎn)權(quán)局提交的韓國專利申請第10-2015-0091376號的優(yōu)先權(quán)和權(quán)益，該專利申請的全部內(nèi)容通過引用被整體合并于此。

技術(shù)領(lǐng)域

本發(fā)明的示例實施例的一個或多個方面涉及像素、驅(qū)動像素的方法和包括像素的有機發(fā)光顯示設(shè)備。

背景技術(shù)：

有機發(fā)光顯示設(shè)備利用通過電子和空穴的復(fù)合產(chǎn)生光的有機發(fā)光二極管來顯示圖像。有機發(fā)光顯示設(shè)備具有快的響應(yīng)速度，并且可以并發(fā)(例如同時)顯示清晰的圖像。

一般來說，有機發(fā)光顯示設(shè)備包括多個像素，每個像素包括驅(qū)動晶體管和有機發(fā)光二極管。多個像素中的每個使用驅(qū)動晶體管控制被供應(yīng)至有機發(fā)光二極管的電流的量，從而表示灰度(例如灰度級)。

在此背景技術(shù)部分中公開的上述信息只是為了增強對本發(fā)明背景的理解，因此它可能包含不構(gòu)成現(xiàn)有技術(shù)的信息。

技術(shù)實現(xiàn)要素：

本發(fā)明示例實施例的一個或多個方面涉及可以提高圖像質(zhì)量并顯示大尺寸屏幕的像素、驅(qū)動像素的方法和包括像素的有機發(fā)光顯示設(shè)備。

根據(jù)本發(fā)明的示例性實施例，一種像素包括：被連接在數(shù)據(jù)線和第一節(jié)點之間的第一晶體管；被連接在第一電源和第二節(jié)點之間的第二晶體管，第二晶體管包括被連接到第一節(jié)點的柵電極；被連接在第一節(jié)點和第三電源之間的第三晶體管；被連接在第二節(jié)點和第四電源之間的第四晶體管；被連接在第一節(jié)點和第二節(jié)點之間的電容器；以及被連接在第二節(jié)點和第二電源之間的有機發(fā)光二極管(OLED)。

第一晶體管可以包括被連接到數(shù)據(jù)線的第一電極、被連接到第一節(jié)點的第二電極、和被連接到第二控制線的柵電極；第二晶體管可以進(jìn)一步包括被連接到第一電源的第一電極和被連接到第二節(jié)點的第二電極；第三晶體管可以包括被連接到第一節(jié)點的第一電極、被連接到第三電源的第二電極、和被連接到第一控制線的柵電極；并且第四晶體管可以包括被連接到第二節(jié)點的第一電極、被連接到第四電源的第二電極、和被連接到第三控制線的柵電極。

第一晶體管至第四晶體管中的每個晶體管可以是n溝道晶體管。

第三晶體管可以被配置為在第一時段和第二時段期間處于導(dǎo)通狀態(tài)下，并且第四晶體管可以被配置為在第一時段期間處于導(dǎo)通狀態(tài)下。

第一晶體管可以被配置為在第三時段期間處于導(dǎo)通狀態(tài)下，并且第四晶體管可以被進(jìn)一步配置為在第四時段期間處于導(dǎo)通狀態(tài)下。

第四電源可以被配置為處于與第二電源的電壓電平相同的電壓電平下。

第三電源可以被配置為處于與第二電源的電壓電平相同的電壓電平下。

第一晶體管至第四晶體管中的每個晶體管的有源層可以包括氧化物半導(dǎo)體。

根據(jù)本發(fā)明的另一示例性實施例，一種驅(qū)動包括第一晶體管、第二晶體管、第三晶體管、第四晶體管、電容器和有機發(fā)光二極管(OLED)的像素的方法包括：通過導(dǎo)通第三晶體管將基準(zhǔn)電壓供應(yīng)至第二晶體管的柵電極并通過導(dǎo)通第四晶體管將初始化電壓供應(yīng)至第二晶體管的源電極的第一初始化操作；保持第三晶體管處于導(dǎo)通狀態(tài)下并將第二晶體管的閾值電壓存儲在電容器中的閾值電壓補償操作；通過導(dǎo)通第一晶體管將數(shù)據(jù)電壓供應(yīng)至第二晶體管的柵電極的數(shù)據(jù)寫入操作；通過導(dǎo)通第四晶體管將初始化電壓供應(yīng)至第二晶體管的源電極的第二初始化操作；以及將與被存儲在電容器中的電壓對應(yīng)的驅(qū)動電流從第二晶體管供應(yīng)至OLED的發(fā)射操作。

第一晶體管可以在第一初始化操作、閾值電壓補償操作、第二初始化操作和發(fā)射操作期間處于截止?fàn)顟B(tài)下。

第三晶體管可以在數(shù)據(jù)寫入操作、第二初始化操作和發(fā)射操作期間處于截止?fàn)顟B(tài)下。

第四晶體管可以在閾值電壓補償操作、數(shù)據(jù)寫入操作和發(fā)射操作期間處于截止?fàn)顟B(tài)下。

根據(jù)本發(fā)明的另一示例性實施例，一種有機發(fā)光顯示設(shè)備包括：被連接到(n+1)(其中n是大于等于2的自然數(shù))條掃描線、m(其中m是大于等于2的自然數(shù))條數(shù)據(jù)線和n條控制線的多個像素；被配置為將掃描信號供應(yīng)至掃描線的掃描驅(qū)動器；被配置為將數(shù)據(jù)信號供應(yīng)至數(shù)據(jù)線的數(shù)據(jù)驅(qū)動器；以及被配置為將控制信號供應(yīng)至控制線的控制驅(qū)動器，其中多個像素中的一個像素被連接到第i(其中i是小于等于n的自然數(shù))掃描線、第(i+1)掃描線、第i控制線和第j(其中j是小于等于m的自然數(shù))數(shù)據(jù)線，并且所述一個像素包括：被連接在第j數(shù)據(jù)線和第一節(jié)點之間的第一晶體管，第一晶體管被配置為當(dāng)?shù)趇掃描信號被供應(yīng)至第i掃描線時被導(dǎo)通；被連接在第一電源和第二節(jié)點之間的第二晶體管，第二晶體管包括被連接到第一節(jié)點的柵電極；被連接在第一節(jié)點和第三電源之間的第三晶體管，第三晶體管被配置為當(dāng)控制信號被供應(yīng)至第i控制線時被導(dǎo)通；被連接在第二節(jié)點和第四電源之間的第四晶體管，第四晶體管被配置為當(dāng)?shù)?i+1)掃描信號被供應(yīng)至第(i+1)掃描線時被導(dǎo)通；被連接在第一節(jié)點和第二節(jié)點之間的電容器；以及被連接在第二節(jié)點和第二電源之間的有機發(fā)光二極管(OLED)。

第一晶體管可以包括被連接到第j數(shù)據(jù)線的第一電極、被連接到第一節(jié)點的第二電極、和被連接到第i掃描線的柵電極；第二晶體管可以進(jìn)一步包括被連接到第一電源的第一電極、和被連接到第二節(jié)點的第二電極；第三晶體管可以包括被連接到第一節(jié)點的第一電極、被連接到第三電源的第二電極、和被連接到第i控制線的柵電極；并且第四晶體管可以包括被連接到第二節(jié)點的第一電極、被連接到第四電源的第二電極、和被連接到第(i+1)掃描線的柵電極。

第一晶體管至第四晶體管中的每個晶體管可以是n溝道晶體管。

第i掃描信號可以在第一時段和第四時段期間被供應(yīng)至第i掃描線，第(i+1)掃描信號可以在第二時段和第五時段期間被供應(yīng)至第(i+1)掃描線，并且控制信號可以在第二時段和第三時段期間被供應(yīng)至第i控制線。

OLED可以被配置為在第六時段期間發(fā)光。

第四電源可以被配置為處于與第二電源的電壓電平相同的電壓電平下。

第三電源可以被配置為處于與第二電源的電壓電平相同的電壓電平下。

第一晶體管至第四晶體管中的每個晶體管的有源層可以包括氧化物半導(dǎo)體。

根據(jù)本發(fā)明的一個或多個實施例，由于被供應(yīng)至OLED的驅(qū)動電流在不管驅(qū)動晶體管的閾值電壓的情況下被確定，因此像素、驅(qū)動像素的方法和包括像素的有機發(fā)光顯示設(shè)備可以被提供以消除或減小由驅(qū)動晶體管的閾值電壓之間的差導(dǎo)致的亮度不均勻現(xiàn)象。

另外，根據(jù)本發(fā)明的一個或多個實施例，像素、驅(qū)動像素的方法和包括像素的有機發(fā)光顯示設(shè)備可被提供以顯示大尺寸屏幕。

附圖說明

現(xiàn)在將在下文中參考附圖更充分地描述示例實施例；然而，本發(fā)明可以以各種不同的形式體現(xiàn)，并且不應(yīng)當(dāng)被解釋為限于本文所提出的實施例。相反，提供這些實施例是為了使得此公開將透徹和完整，并且將向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明的精神和范圍。

在圖中，為了例示清楚，尺寸可能被放大。相同的附圖標(biāo)記始終指代相同的元件。

圖1示出根據(jù)本發(fā)明示例性實施例的像素。

圖2是示出根據(jù)本發(fā)明示例性實施例的驅(qū)動像素的方法的波形圖。

圖3示出根據(jù)本發(fā)明另一示例性實施例的像素。

圖4示出根據(jù)本發(fā)明另一示例性實施例的像素。

圖5示出根據(jù)本發(fā)明示例性實施例的有機發(fā)光顯示設(shè)備。

圖6是示出根據(jù)本發(fā)明示例性實施例的掃描驅(qū)動器和控制驅(qū)動器的操作的波形圖。

圖7示出在圖5中所示的像素的示例性實施例。

圖8是示出驅(qū)動圖7中所示的像素的方法的波形圖。

具體實施方式

在下文中，將參考附圖更詳細(xì)地描述示例實施例，附圖中相同的附圖標(biāo)記始終表示相同的元件。然而，本發(fā)明可以以各種不同的形式體現(xiàn)，并且不應(yīng)當(dāng)被解釋為僅限于本文例示的實施例。相反，提供這些實施例作為示例是為了使得此公開將透徹和完整，并且將向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明的方面和特征。因此，對于本領(lǐng)域普通技術(shù)人員完整理解本發(fā)明的方面和特征來說不是必要的工藝、元件和技術(shù)可以不被描述。除非另外指出，否則在整個附圖和書面描述中，相同的附圖標(biāo)記指代相同的元件，因而其描述可以不被重復(fù)。

圖1示出根據(jù)本發(fā)明示例性實施例的像素。

參考圖1，根據(jù)本發(fā)明示例性實施例的像素PXL1可以包括第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、電容器Cst和有機發(fā)光二極管(OLED)。

第一晶體管T1可以被連接在數(shù)據(jù)線DL和第一節(jié)點N1之間。

例如，第一晶體管T1的第一電極可以被連接到數(shù)據(jù)線DL，第一晶體管T1的第二電極可以被連接到第一節(jié)點N1，并且第一晶體管T1的柵電極可以被連接到第二控制線CL2。

因此，第一晶體管T1可以響應(yīng)于被供應(yīng)至第二控制線CL2的控制信號被導(dǎo)通。

當(dāng)?shù)谝痪w管T1被導(dǎo)通時，數(shù)據(jù)線DL的數(shù)據(jù)信號可以被傳輸?shù)降谝还?jié)點N1。

第二晶體管T2可以被連接在第一電源ELVDD和第二節(jié)點N2之間。

例如，第二晶體管T2的第一電極可以被連接到第一電源ELVDD，第二晶體管T2的第二電極可被連接到第二節(jié)點N2，并且第二晶體管T2的柵電極可被連接到第一節(jié)點N1。

第二晶體管T2可以用作將驅(qū)動電流供應(yīng)至OLED的驅(qū)動晶體管。

例如，第二晶體管T2可以將與被存儲在電容器Cst中的電壓對應(yīng)的驅(qū)動電流供應(yīng)至OLED。

第三晶體管T3可以被連接在第一節(jié)點N1和第三電源(基準(zhǔn)電源)REF之間。

例如，第三晶體管T3的第一電極可以被連接到第一節(jié)點N1，第三晶體管T3的第二電極可被連接到基準(zhǔn)電源REF，并且第三晶體管T3的柵電極可被連接到第一控制線CL1。

因此，第三晶體管T3可以響應(yīng)于被供應(yīng)至第一控制線CL1的控制信號被導(dǎo)通。

當(dāng)?shù)谌w管T3被導(dǎo)通時，基準(zhǔn)電源REF的電壓可以被傳輸?shù)降谝还?jié)點N1。

第四晶體管T4可以被連接在第二節(jié)點N2和第四電源(初始化電源)INT之間。

例如，第四晶體管T4的第一電極可以被連接到第二節(jié)點N2，第四晶體管T4的第二電極可被連接到初始化電源INT，并且第四晶體管T4的柵電極可被連接到第三控制線CL3。

因此，第四晶體管T4可響應(yīng)于被供應(yīng)至第三控制線CL3的控制信號被導(dǎo)通。

當(dāng)?shù)谒木w管T4被導(dǎo)通時，初始化電源INT的電壓可以被傳輸?shù)降诙?jié)點N2。

這里，第一至第四晶體管T1、T2、T3和T4中的每個的第一電極可以是源電極或漏電極，并且第一至第四晶體管T1、T2、T3和T4中的每個的第二電極可以是與第一電極不同的電極。

例如，當(dāng)?shù)谝浑姌O是漏電極時，第二電極可以是源電極，而當(dāng)?shù)谝浑姌O是源電極時，第二電極可以是漏電極。

被包括在像素PXL1中的第一至第四晶體管T1、T2、T3和T4中的每個可具有相同的溝道形狀。

例如，第一至第四晶體管T1、T2、T3和T4中的每個可以具有n溝道形狀。

因此，第一至第四晶體管T1、T2、T3和T4中的每個可利用多晶硅薄膜晶體管(poly-Si TFT)、非晶硅(a-Si)TFT或氧化物TFT來實現(xiàn)。

n溝道型晶體管(例如n溝道晶體管)可以在被施加到其柵極的控制信號的電平處于低狀態(tài)時被截止，并且可以在該控制信號的電平處于高狀態(tài)時被導(dǎo)通。此外，n溝道型晶體管的操作速度大于p溝道型晶體管(例如p溝道晶體管)的操作速度，使得對于大尺寸顯示設(shè)備來說n溝道型晶體管可能是理想的。

也就是說，電子具有比空穴的遷移率更高的遷移率。由于n溝道型晶體管使用電子作為載流子，因此n溝道型晶體管的對控制信號的響應(yīng)速度比使用空穴作為載流子的p溝道型晶體管的對控制信號的響應(yīng)速度更快。

當(dāng)?shù)谝恢恋谒木w管T1、T2、T3和T4中的每個利用氧化物TFT來實現(xiàn)時，第一至第四晶體管T1、T2、T3和T4中的每個的有源層可以包括氧化物半導(dǎo)體。

氧化物半導(dǎo)體可以是包括從鈦(Ti)、鉿(Hf)、鋯(Zr)、鋁(Al)、鉭(Ta)、鍺(Ge)、鋅(Zn)、鎵(Ga)、錫(Sn)和銦(In)中選擇的至少一個的氧化物。

例如，氧化物半導(dǎo)體可以包括從氧化銦鎵鋅(In-Ga-Zn-O)、氧化銦鋅(In-Zn-O)、氧化鋅錫(Zn-Sn-O)、氧化銦鎵(In-Ga-O)、氧化銦錫(In-Sn-O)、氧化銦鋯(In-Zr-O)、氧化銦鋯鋅(In-Zr-Zn-O)、氧化銦鋯錫(In-Zr-Sn-O)、氧化銦鋯鎵(In-Zr-Ga-O)、氧化銦鋁(In-Al-O)、氧化銦鋅鋁(In-Zn-Al-O)、氧化銦錫鋁(In-Sn-Al-O)、氧化銦鋁鎵(In-Al-Ga-O)、氧化銦鉭(In-Ta-O)、氧化銦鉭鋅(In-Ta-Zn-O)、氧化銦鉭錫(In-Ta-Sn-O)、氧化銦鉭鎵(In-Ta-Ga-O)、氧化銦鍺(In-Ge-O)、氧化銦鍺鋅(In-Ge-Zn-O)、氧化銦鍺錫(In-Ge-Sn-O)、氧化銦鍺鎵(In-Ge-Ga-O)、氧化鈦銦鋅(Ti-In-Zn-O)和氧化鉿銦鋅(Hf-In-Zn-O)中選擇的至少一種。

上述氧化物半導(dǎo)體僅僅是示例，并且本發(fā)明不限于此。例如，可以使用任何合適的氧化物半導(dǎo)體。

電容器Cst可以被連接在第一節(jié)點N1和第二節(jié)點N2之間。

例如，電容器Cst的第一電極可以被連接到第一節(jié)點N1，并且電容器Cst的第二電極可被連接到第二節(jié)點N2。

OLED可以被連接在第二節(jié)點N2和第二電源ELVSS之間。

例如，OLED的陽電極可以被連接到第二節(jié)點N2，并且OLED的陰電極可以被連接到第二電源ELVSS。

OLED可接收來自第二晶體管T2的驅(qū)動電流，并且可以發(fā)射具有與驅(qū)動電流對應(yīng)的亮度的光。

此外，如虛線所指示的，寄生電容器Cp可以存在于OLED中。

第一節(jié)點N1可以是第一晶體管T1、第二晶體管T2、第三晶體管T3和電容器Cst被共同連接至的節(jié)點。

例如，第一晶體管T1的第二電極、第二晶體管T2的柵電極、第三晶體管T3的第一電極和電容器Cst的第一電極可以被共同連接至第一節(jié)點N1。

第二節(jié)點N2可以是第二晶體管T2、第四晶體管T4、電容器Cst和OLED被共同連接至的節(jié)點。

例如，第二晶體管T2的第二電極、第四晶體管T4的第一電極、電容器Cst的第二電極和OLED的陽電極可以被共同連接至第二節(jié)點N2。

第一電源ELVDD可以是高電位電源，并且第二電源ELVSS可以是低電位電源。

例如，第一電源ELVDD可以具有正電壓，并且第二電源ELVSS可以具有負(fù)電壓或接地電壓。

此外，基準(zhǔn)電源REF和初始化電源INT中的每個可具有與第二電源ELVSS的電壓電平不同或相等的電壓電平。

圖2是示出根據(jù)本發(fā)明示例性實施例的驅(qū)動像素的方法的波形圖。

為了方便，將參考圖1和圖2描述在單元時段Pu期間驅(qū)動像素PXL1的操作。

參考圖2，根據(jù)本發(fā)明示例性實施例的驅(qū)動像素PXL1的方法可以包括第一初始化操作、閾值電壓補償操作、數(shù)據(jù)寫入操作、第二初始化操作和發(fā)射操作。

第一初始化操作可以在第一時段P1期間進(jìn)行。在第一初始化操作期間，第三晶體管T3可以被導(dǎo)通，以將基準(zhǔn)電源REF的電壓(在下文中被稱為基準(zhǔn)電壓)供應(yīng)至第一節(jié)點N1，并且第四晶體管T4可被導(dǎo)通，以將初始化電源INT的電壓(在下文中被稱為初始化電壓)供應(yīng)至第二節(jié)點N2。

因此，在第一初始化操作期間，基準(zhǔn)電壓可被供應(yīng)至第二晶體管T2的柵電極，并且初始化電壓可以被供應(yīng)至第二晶體管T2的第二電極，例如源電極。

為此，在第一時段P1期間，控制信號(例如具有高電平的信號)可以被供應(yīng)至第一控制線CL1和第三控制線CL3。

因此，在第一時段P1期間，第三晶體管T3和第四晶體管T4可被保持在導(dǎo)通狀態(tài)，并且第一晶體管T1可以被保持在截止?fàn)顟B(tài)。

由于OLED需要在第一時段P1期間被保持或基本上保持在非發(fā)射狀態(tài)下，因此初始化電壓可以具有OLED可在該處被設(shè)置為在非發(fā)射狀態(tài)下的電壓電平。

例如，初始化電壓可以具有等于或小于通過將OLED的閾值電壓加到第二電源ELVSS的電壓而獲得的電壓值的電壓電平。例如，初始化電壓可以具有等于或小于第二電源ELVSS的電壓電平的電壓電平。

通過上述初始化操作，像素PXL1可以被初始化為不受在前單元時段的影響。

閾值電壓補償操作可以在第二時段P2期間進(jìn)行。在閾值電壓補償操作期間，第三晶體管T3的導(dǎo)通狀態(tài)可以被保持，使得第二晶體管T2的閾值電壓可被存儲在電容器Cst中。

為此，在第二時段P2期間，控制信號可以被供應(yīng)至第一控制線CL1。

因此，在第二時段P2期間，第三晶體管T3可以被保持在導(dǎo)通狀態(tài)，并且第一晶體管T1和第四晶體管T4可處于截止?fàn)顟B(tài)。

在第二時段P2期間，第一節(jié)點N1的電壓可以被保持或基本保持在基準(zhǔn)電壓下，并且第二節(jié)點N2的電壓可以從初始化電壓改變?yōu)橥ㄟ^從基準(zhǔn)電壓減去第二晶體管T2的閾值電壓獲得的電壓值。

也就是說，通過源跟隨器(source-follower)操作，第二節(jié)點N2的電壓VN2被改變?yōu)槭褂孟旅娴墓?獲得的電壓值：

(1) VN2＝Vref-Vth

其中，VN2為第二節(jié)點N2的電壓，Vref為基準(zhǔn)電壓，并且Vth為第二晶體管T2的閾值電壓。

由于電容器Cst存儲與第一節(jié)點N1的電壓和第二節(jié)點N2的電壓之間的差對應(yīng)的電壓，因此電容器Cst可以存儲第二晶體管T2的閾值電壓。

為了在閾值電壓補償操作期間將OLED保持在非發(fā)射狀態(tài)下，第二節(jié)點N2的電壓可以具有OLED可在該處被保持在非發(fā)射狀態(tài)下的電壓電平。

用于進(jìn)行閾值電壓補償操作的時間由被供應(yīng)至第一控制線CL1的控制信號來確定。

因此，被供應(yīng)至第一控制線CL1的控制信號的寬度被調(diào)整，使得用于進(jìn)行閾值電壓補償操作的時間可以被調(diào)整。因此，根據(jù)本發(fā)明示例性實施例的像素PXL1可以被應(yīng)用于其中用于進(jìn)行閾值電壓補償操作的時間短的大尺寸顯示設(shè)備。

數(shù)據(jù)寫入操作可以在第三時段P3期間進(jìn)行。在數(shù)據(jù)寫入操作期間，第一晶體管T1可以被導(dǎo)通，以將數(shù)據(jù)信號供應(yīng)至第一節(jié)點N1。

因此，在數(shù)據(jù)寫入操作期間，從數(shù)據(jù)線DL傳輸?shù)臄?shù)據(jù)信號可以被供應(yīng)至第二晶體管T2的柵電極。

為此，在第三時段P3期間，控制信號(例如具有高電平的信號)可以被供應(yīng)至第二控制線CL2。

因此，在第三時段P3期間，第一晶體管T1可以被導(dǎo)通，并且第三晶體管T3和第四晶體管T4可被保持在截止?fàn)顟B(tài)下。

在第三時段P3期間，第一節(jié)點N1的電壓可以被保持或基本保持在數(shù)據(jù)信號的電壓(在下文中被稱為數(shù)據(jù)電壓)下，并且在第三時段P3期間，第二節(jié)點N2的電壓VN2可以被改變?yōu)槭褂孟旅娴墓?獲得的值：

$\left(2\right)---VN2=Vref-Vth+\frac{Cst1}{(Cst1+Cp1)}(Vdata-Vref)$

其中，VN2為第二節(jié)點N2的電壓，Vref為基準(zhǔn)電壓，Vth為第二晶體管T2的閾值電壓，Cst1為電容器Cst的電容，Cp1為寄生電容器Cp的電容，并且Vdata為數(shù)據(jù)電壓。

由于電容器Cst存儲與第一節(jié)點N1的電壓和第二節(jié)點N2的電壓之間的差對應(yīng)的電壓，因此電容器Cst可以存儲使用下面的公式(3)和(4)獲得的電壓：

(3) Vgs＝VN1-VN2

$\left(4\right)---Vgs=Vdata-\[Vref-Vth+\frac{Cst1}{(Cst1+Cp1)}(Vdata-Vref)\]$

其中，Vgs為被存儲在電容器Cst中的電壓，VN1為第一節(jié)點N1的電壓，VN2為第二節(jié)點N2的電壓，Vref為基準(zhǔn)電壓，Vth為第二晶體管T2的閾值電壓，Cst1為電容器Cst的電容，Cp1為寄生電容器Cp的電容，并且Vdata為數(shù)據(jù)電壓。

當(dāng)包括根據(jù)本發(fā)明示例性實施例的多個像素PXL1時，被包括在多個像素PXL1中的第二晶體管T2可具有由于制造工藝而彼此不同的閾值電壓。

因此，多個像素PXL1的第二節(jié)點N2的電壓可能被不同地設(shè)置。因此，多個像素PXL1的發(fā)射時間之間的差可能出現(xiàn)。

因此，在根據(jù)本發(fā)明示例性實施例的驅(qū)動像素PXL1的方法中，可以進(jìn)行第二初始化操作，使得多個像素PXL1的第二節(jié)點N2的電壓可以相等或基本上相等地被初始化，并且由于第二晶體管T2的閾值電壓之間的差可能出現(xiàn)的發(fā)射時間差可以被消除或減少。

第二初始化操作可以在第四時段P4期間進(jìn)行。在第二初始化操作期間，第四晶體管T4可被導(dǎo)通，以將初始化電壓再次供應(yīng)(例如第二次供應(yīng))至第二節(jié)點N2。

因此，在第二初始化操作期間，初始化電壓可被供應(yīng)至第二晶體管T2的第二電極。

為此，在第四時段P4期間，控制信號可以被再次供應(yīng)至第三控制線CL3。

因此，在第四時段P4期間，第四晶體管T4可被導(dǎo)通，并且第一晶體管T1和第三晶體管T3可以處于截止?fàn)顟B(tài)下。

由于初始化電壓可以被設(shè)置為具有OLED可以在該處被保持或基本上保持為非發(fā)射狀態(tài)下的電壓電平，因此在第四時段P4期間，OLED可以被保持或基本上保持在非發(fā)射狀態(tài)下。

此外，從第二晶體管T2傳輸?shù)尿?qū)動電流可以經(jīng)由第四晶體管T4流到初始化電源INT。

當(dāng)初始化電壓被供應(yīng)至第二節(jié)點N2時，第一節(jié)點N1的電壓通過電容器Cst的耦合操作被一起改變，使得在數(shù)據(jù)寫入操作期間，被存儲在電容器Cst中的電壓可以被保持或基本上保持，而沒有任何改變。

發(fā)射操作可以在第五時段P5期間進(jìn)行。在發(fā)射操作期間，與被存儲在電容器Cst中的電壓對應(yīng)的驅(qū)動電流可以從第二晶體管T2被供應(yīng)至OLED。

為此，在第五時段P5期間，控制信號沒有被分別供應(yīng)至控制線CL1、CL2和CL3。

因此，在第五時段P5期間，第一晶體管T1、第三晶體管T3和第四晶體管T4可處于截止?fàn)顟B(tài)下。

在第五時段P5期間，第二晶體管T2可以將使用下面的公式(5)和公式(6)獲得的驅(qū)動電流供應(yīng)至OLED：

(5) Io＝k(Vgs-Vth)²

$\left(6\right)---Io=k{\left(\frac{Cp1}{Cst1+Cp1}\right)}^2(Vdata-{\mathrm{Vref}}^2)$

其中，Io為從第二晶體管T2輸出的驅(qū)動電流，k為常數(shù)，Vgs為被存儲在電容器Cst中的電壓，Vth為第二晶體管T2的閾值電壓，Cst1為電容器Cst的電容，Cp1為寄生電容器Cp的電容，Vdata為數(shù)據(jù)電壓，并且Vref為基準(zhǔn)電壓。

因此，OLED可以在第五時段P5期間發(fā)射具有與驅(qū)動電流Io對應(yīng)的亮度的光。

在這種情況下，從第二晶體管T2輸出的驅(qū)動電流在不管閾值電壓Vth的情況下被確定。因此，由被包括在像素PXL1中的第二晶體管T2的閾值電壓之間的差導(dǎo)致的亮度不均勻現(xiàn)象可以被消除或減少。

圖3示出根據(jù)本發(fā)明另一示例性實施例的像素。這里，上述實施例和圖3中所示的實施例之間的差異將被描述，因此對相同或基本相同的元件和組件的重復(fù)描述可以被省略。

參考圖3，初始化電源INT可具有等于或基本上等于第二電源ELVSS的電壓電平的電壓電平。

例如，初始化電源INT可利用與第二電源ELVSS相同的電源來實現(xiàn)。

因此，在根據(jù)本發(fā)明另一示例性實施例的像素PXL2中，第四晶體管T4可以被連接在第二節(jié)點N2和第二電源ELVSS之間。

例如，第四晶體管T4的第一電極可以被連接到第二節(jié)點N2，第四晶體管T4的第二電極可被連接到第二電源ELVSS，并且第四晶體管T4的柵電極可被連接到第三控制線CL3。

像素PXL2包括比圖1中所示的像素PXL1中的電源的數(shù)量更少數(shù)量的電源，使得可以實現(xiàn)制造的便利和制造成本的降低。

圖4示出根據(jù)本發(fā)明另一示例性實施例的像素。這里，上述實施例和圖4中所示的實施例之間的差異將被描述，因此對相同或基本相同的元件和組件的重復(fù)描述可以被省略。

參考圖4，基準(zhǔn)電源REF可以具有等于或基本上等于第二電源ELVSS的電壓電平的電壓電平。

例如，基準(zhǔn)電源REF可以利用與第二電源ELVSS相同的電源來實現(xiàn)。

因此，在根據(jù)本發(fā)明另一示例性實施例的像素PXL3中，第三晶體管T3可以被連接在第一節(jié)點N1與第二電源ELVSS之間。

例如，第三晶體管T3的第一電極可以被連接到第一節(jié)點N1，第三晶體管T3的第二電極可以被連接到第二電源ELVSS，并且第三晶體管T3的柵電極可被連接到第一控制線CL1。

像素PXL3可以在其中第二晶體管T2的閾值電壓被負(fù)偏移的情況下被驅(qū)動，并且包括比圖1中所示的像素PXL1中的電源的數(shù)量更少數(shù)量的電源，使得可以實現(xiàn)制造的便利和制造成本的降低。

然而，本發(fā)明并不限于在圖1、圖3和圖4中分別示出的像素PXL1、PXL2和PXL3，并且根據(jù)本發(fā)明的另一實施例，為了最小化或進(jìn)一步減少電源的數(shù)量，第二電源ELVSS、初始化電源INT和基準(zhǔn)電源REF可包括相同或基本相同的電壓電平。

例如，第二電源ELVSS、初始化電源INT和基準(zhǔn)電源REF可以被實現(xiàn)為相同的電源。

在這種情況下，第三晶體管T3可以被連接在第一節(jié)點N1和第二電源ELVSS之間，并且第四晶體管T4可以被連接在第二節(jié)點N2和第二電源ELVSS之間。

圖5示出根據(jù)本發(fā)明示例性實施例的有機發(fā)光顯示設(shè)備，并且圖6是示出根據(jù)本發(fā)明示例性實施例的掃描驅(qū)動器和控制驅(qū)動器的操作的波形圖。

參考圖5，根據(jù)本發(fā)明示例性實施例的有機發(fā)光顯示設(shè)備1可以包括：包括多個像素PXL4的像素單元(例如像素區(qū)域)10、掃描驅(qū)動器20、數(shù)據(jù)驅(qū)動器30、控制驅(qū)動器40和時序控制器50。

此外，根據(jù)本公開示例性實施例的有機發(fā)光顯示設(shè)備1可以進(jìn)一步包括被連接在掃描驅(qū)動器20和像素PXL4之間的(n+1)條掃描線S1至Sn+1、被連接在數(shù)據(jù)驅(qū)動器30和像素PXL4之間的m條數(shù)據(jù)線D1至Dm、以及被連接在控制驅(qū)動器40和像素PXL4之間的n條控制線C1至Cn(其中n和m是大于等于2的自然數(shù))。

像素PXL4可以被連接到(n+1)條掃描線S1至Sn+1、m條數(shù)據(jù)線D1至Dm和n條控制線C1至Cn。

例如，像素PXL4中的每個可以被連接到一條數(shù)據(jù)線、一條控制線和兩條掃描線。

也就是，被布置在第h線(例如第h水平線)處的像素PXL4可以被連接到第h掃描線Sh、第(h+1)掃描線Sh+1、以及第h控制線Ch(其中h是小于等于n的自然數(shù))。

像素PXL4可以從電源單元接收第一電源ELVDD、第二電源ELVSS、基準(zhǔn)電源REF和初始化電源INT。

此外，由于從第一電源ELVDD經(jīng)由OLED流到第二電源ELVSS的電流，像素PXL4中的每個可產(chǎn)生與數(shù)據(jù)信號對應(yīng)的光。

掃描驅(qū)動器20可以通過時序控制器50的控制來產(chǎn)生掃描信號，并且可以將所產(chǎn)生的掃描信號供應(yīng)至掃描線S1至Sn+1。

因此，像素PXL4可通過掃描線S1至Sn+1接收掃描信號。

參考圖6，根據(jù)本發(fā)明示例性實施例的掃描驅(qū)動器20可以在一個幀時段Pf期間兩次將對應(yīng)的掃描信號供應(yīng)至掃描線S1至Sn+1中的每條。

例如，掃描驅(qū)動器20可在第一子時段Ps1期間將第一掃描信號順序供應(yīng)至掃描線S1至Sn+1，并且可在第二子時段Ps2期間將第二掃描信號順序供應(yīng)至掃描線S1至Sn+1。

數(shù)據(jù)驅(qū)動器30可以通過時序控制器50的控制來產(chǎn)生數(shù)據(jù)信號，并且可以將所產(chǎn)生的數(shù)據(jù)信號供應(yīng)至數(shù)據(jù)線D1至Dm。

因此，像素PXL4可以從數(shù)據(jù)線D1至Dm接收數(shù)據(jù)信號。

控制驅(qū)動器40可通過時序控制器50的控制來產(chǎn)生控制信號，并且可以將所產(chǎn)生的控制信號供應(yīng)至控制線C1至Cn。

因此，像素PXL4可以從控制線C1至Cn接收控制信號。

參考圖6，根據(jù)本發(fā)明示例性實施例的控制驅(qū)動器40可在被包括于一個幀時段Pf中的第三子時段Ps3期間將控制信號供應(yīng)至控制線C1至Cn。

在圖5中，為了便于例示，掃描驅(qū)動器20、數(shù)據(jù)驅(qū)動器30、控制驅(qū)動器40和時序控制器50的元件被分別示出。然而，本發(fā)明不限于此，并且至少一部分元件可以被集成在一起。

圖7示出在圖5中所示的像素的示例性實施例。具體地，在圖7中，為了便于例示，示出被連接到第i掃描線Si、第(i+1)掃描線Si+1、第j數(shù)據(jù)線Dj和第i控制線Ci的像素PXL4(其中i是小于等于n的自然數(shù)，并且j是小于等于m的自然數(shù))。

參考圖7，根據(jù)本發(fā)明另一示例性實施例的像素PXL4中的每個可以包括第一晶體管T1、第二晶體管T2、第三晶體管T3、第四晶體管T4、電容器Cst和OLED。

然而，圖7中所示的像素PXL4與圖1中所示的像素PXL1不同在于：第一晶體管T1的柵電極被連接到第i掃描線Si，第三晶體管T3的柵電極被連接到第i控制線Ci，并且第四晶體管T4的柵電極被連接到第(i+1)掃描線Si+1。

由于圖1中所示的像素PXL1被連接到三條控制線CL1、CL2和CL3，因此用于將控制信號供應(yīng)至控制線CL1、CL2和CL3的三個驅(qū)動單元(例如驅(qū)動器)被用來驅(qū)動像素PXL1。

然而，由于圖7中示出的像素PXL4使用兩條掃描線Si和Si+1以及一條控制線Ci，因此像素PXL4可以僅使用兩個驅(qū)動單元或驅(qū)動器(例如掃描驅(qū)動器20和控制驅(qū)動器40)來驅(qū)動。

上述與圖1、圖3和圖4相關(guān)的內(nèi)容也可以被應(yīng)用到圖7的像素PXL4。這里，上述內(nèi)容的重復(fù)描述將被省略。

圖8是示出驅(qū)動圖7中所示的像素的方法的波形圖。

將參考圖7和圖8描述在單元時段Pu期間驅(qū)動像素PXL4的操作。

參考圖8，與參考圖2描述的實施例相比，根據(jù)本發(fā)明另一示例性實施例的驅(qū)動像素PXL4的方法可以進(jìn)一步包括初始驅(qū)動操作。

當(dāng)?shù)谝痪w管T1的柵電極被連接到第i掃描線Si時，附加地進(jìn)行初始驅(qū)動操作。

也就是，根據(jù)本發(fā)明另一示例性實施例的驅(qū)動像素PXL4的方法可包括初始驅(qū)動操作、第一初始化操作、閾值電壓補償操作、數(shù)據(jù)寫入操作、第二初始化操作和發(fā)射操作。

初始驅(qū)動操作可以在圖2中所示的第一時段P1之前的第一時段P1中進(jìn)行。在初始驅(qū)動操作期間，第一掃描信號(例如第i掃描信號)，例如具有高電平的掃描信號，可以被供應(yīng)至第i掃描線Si。

因此，在第一時段P1期間，第一晶體管T1可以被導(dǎo)通，并且第三晶體管T3和第四晶體管T4可被保持在截止?fàn)顟B(tài)下。

第一初始化操作可以在第二時段P2期間進(jìn)行。在第一初始化操作期間，控制信號，例如具有高電平的信號，可以被供應(yīng)至第i控制線Ci，第一掃描信號(例如第(i+1)掃描信號)，例如具有高電平的掃描信號，可以被供應(yīng)至第(i+1)掃描線Si+1，并且被供應(yīng)至第i掃描線的第一掃描信號可被停止(例如被改變到低電平)。

因此，在第二時段P2期間，第三晶體管T3和第四晶體管T4可處于導(dǎo)通狀態(tài)下，并且第一晶體管T1可以被截止。

結(jié)果，在第一初始化操作期間，基準(zhǔn)電壓和初始化電壓可以被分別供應(yīng)至像素PXL4的第一節(jié)點N1和第二節(jié)點N2。

閾值電壓補償操作可以在第三時段P3期間進(jìn)行。在閾值電壓補償操作期間，控制信號可以被供應(yīng)至(或被保持在)第i控制線Ci，并且被供應(yīng)至第(i+1)掃描線Si+1的第一掃描信號可以被停止(例如被改變到低電平)。

因此，在第三時段P3期間，第三晶體管T3可以被保持在導(dǎo)通狀態(tài)下，并且第一晶體管T1和第四晶體管T4可處于截止?fàn)顟B(tài)下。

在第三時段P3期間，第一節(jié)點N1的電壓可以被保持或基本上保持為基準(zhǔn)電壓，并且第二節(jié)點N2的電壓可以從初始化電壓改變?yōu)橥ㄟ^從基準(zhǔn)電壓減去第二晶體管T2的閾值電壓獲得的值。

也就是說，第二節(jié)點N2的電壓被改變?yōu)槭褂蒙鲜龉?1)獲得的值。

由于電容器Cst存儲與第一節(jié)點N1的電壓和第二節(jié)點N2的電壓之間的差對應(yīng)的電壓，因此電容器Cst可以存儲第二晶體管T2的閾值電壓。

數(shù)據(jù)寫入操作可以在第四時段P4期間進(jìn)行。在數(shù)據(jù)寫入操作期間，第二掃描信號(例如第i掃描信號)，例如具有高電平的掃描信號，可以被供應(yīng)至第i掃描線Si。

因此，在第四時段P4期間，第一晶體管T1可以被導(dǎo)通，并且第三晶體管T3和第四晶體管T4可處于截止?fàn)顟B(tài)下。

結(jié)果，在第四時段P4期間，第一節(jié)點N1的電壓被保持或基本上保持為從第j數(shù)據(jù)線Dj傳輸?shù)臄?shù)據(jù)電壓，并且第二節(jié)點N2的電壓被改變?yōu)槭褂蒙鲜龉?獲得的值。

此外，電容器Cst可以存儲使用上述公式3和公式4獲得的電壓。

第二初始化操作可以在第五時段P5期間進(jìn)行。在第二初始化操作期間，第二掃描信號(例如第(i+1)掃描信號)，例如具有高電平的掃描信號，可以被供應(yīng)至第(i+1)掃描線Si+1。

因此，在第五時段P5期間，第四晶體管T4可被導(dǎo)通，并且第一晶體管T1和第三晶體管T3可以處于截止?fàn)顟B(tài)下。

結(jié)果，在第二初始化操作期間，初始化電壓可以被供應(yīng)至第二節(jié)點N2。

發(fā)射操作可以在第六時段P6期間進(jìn)行。在發(fā)射操作期間，掃描信號不被供應(yīng)至第i掃描線Si和第(i+1)掃描線Si+1，并且控制信號不被供應(yīng)至第i控制線Ci。

因此，在第六時段P6期間，第一晶體管T1、第三晶體管T3和第四晶體管T4可處于截止?fàn)顟B(tài)下。

結(jié)果，在發(fā)射操作期間，第二晶體管T2可以將使用上述公式5和公式6獲得的驅(qū)動電流供應(yīng)至OLED。因此，OLED可以在發(fā)射操作期間發(fā)射具有與驅(qū)動電流對應(yīng)的亮度的光。

在圖中，為了清楚，元件、層和區(qū)域的相對尺寸可能被放大。出于易于解釋的目的，在本文中可使用諸如“之下”、“下方”、“下”、“下面”、“上方”、“上”等的空間相對術(shù)語來描述如圖中所示的一個元件或特征相對于另一個(些)元件或特征的關(guān)系。將理解，除了圖中描述的方位之外，空間相對術(shù)語意在包含設(shè)備在使用或操作中的不同方位。例如，如果圖中設(shè)備被翻轉(zhuǎn)，則被描述為在其它元件或特征“下方”或“之下”或“下面”的元件將然后被定向為在其它元件或特征“上方”。因此，示例術(shù)語“下方”和“下面”可以包括上方和下方兩種方位。設(shè)備可被另外定向(例如旋轉(zhuǎn)90度或者在其它方位)，并且本文使用的空間相對描述符應(yīng)當(dāng)進(jìn)行相應(yīng)的解釋。

將理解，雖然術(shù)語“第一”、“第二”、“第三”等可在本文中用來描述各種元件、組件、區(qū)域、層和/或部分，但是這些元件、組件、區(qū)域、層和/或部分不應(yīng)該受這些術(shù)語限制。這些術(shù)語用來區(qū)分一個元件、組件、區(qū)域、層或部分與另一個元件、組件、區(qū)域、層或部分。因此，下面描述的第一元件、組件、區(qū)域、層或部分可以被稱為第二元件、組件、區(qū)域、層或部分，而不脫離本發(fā)明的精神和范圍。

將理解，當(dāng)元件或?qū)颖环Q為在另一元件或?qū)印吧稀?、“被連接到”或“被聯(lián)接到”另一元件或?qū)訒r，它可以直接在另一元件或?qū)由?，被直接連接到或直接聯(lián)接到另一元件或?qū)樱蛘呖梢源嬖谝粋€或多個中間元件或中間層。另外，還將理解，當(dāng)元件或?qū)颖环Q為在兩個元件或兩個層“之間”時，它可以是這兩個元件或兩個層之間的唯一元件或唯一層，或者也可以存在一個或多個中間元件或中間層。

本文使用的術(shù)語僅用于描述特定實施例的目的，而不旨在限制本發(fā)明。如本文所用，單數(shù)形式的“一個”旨在也包括復(fù)數(shù)形式，除非上下文另外清楚地指出。將進(jìn)一步理解，當(dāng)在此說明書中使用時，術(shù)語“包括”、“包含”、“含有”及其變體表明存在所陳述的特征、整數(shù)、步驟、操作、元件和/組件，但不排除存在或添加一個或多個其它特征、整數(shù)、步驟、操作、元件、組件和/或它們的組。如本文所用，術(shù)語“和/或”包括一個或多個相關(guān)聯(lián)列出項的任意和所有組合。當(dāng)放在一列元件之后時，諸如“…中至少一個”的表述修飾整列元件，而不修飾該列中的單獨元件。

如本文所用，術(shù)語“基本上”、“大約”和類似術(shù)語被用作近似的術(shù)語，而不是作為程度的術(shù)語，并且旨在考慮本領(lǐng)域普通技術(shù)人員公認(rèn)的在測量或計算的值中的固有公差。此外，當(dāng)描述本發(fā)明的實施例時，使用“可以”指的是“本發(fā)明的一個或多個實施例”。如本文所用，術(shù)語“使用”和“被使用”可以被認(rèn)為分別與術(shù)語“利用”和“被利用”同義。另外，術(shù)語“示例性”意指示例或例示。

根據(jù)本文中描述的本發(fā)明實施例的電氣或電子設(shè)備和/或任何其它相關(guān)設(shè)備或組件可以利用任何合適的硬件、固件(例如專用集成電路)、軟件、或軟件、固件和硬件的組合來實現(xiàn)。例如，這些設(shè)備的各種組件可以被形成在一個集成電路(IC)芯片上或單獨的IC芯片上。此外，這些設(shè)備的各種組件可以在柔性印刷電路膜、帶載封裝(TCP)、印刷電路板(PCB)上實現(xiàn)，或者被形成在一個基板上。此外，這些設(shè)備的各種組件可以是在一個或多個計算設(shè)備中的一個或多個處理器上運行的、執(zhí)行計算機程序指令并與用于完成本文中描述的各種功能的其它系統(tǒng)組件交互的進(jìn)程或線程。計算機程序指令被存儲在可用標(biāo)準(zhǔn)存儲器設(shè)備(諸如例如隨機存取存儲器(RAM))在計算設(shè)備中實現(xiàn)的存儲器中。計算機程序指令還可以被存儲在其它的非臨時性計算機可讀介質(zhì)中，諸如例如CD-ROM、閃存驅(qū)動器等中。此外，本領(lǐng)域技術(shù)人員應(yīng)認(rèn)識到，各種計算設(shè)備的功能可以被組合或集成到單個計算設(shè)備，或者特定計算設(shè)備的功能可以跨一個或多個其它計算設(shè)備分布，而不脫離本發(fā)明示例性實施例的精神和范圍。

除非另有定義，否則本文使用的所有術(shù)語(包括技術(shù)和科學(xué)術(shù)語)具有與本發(fā)明所屬領(lǐng)域的普通技術(shù)人員所通常理解的相同含義。將進(jìn)一步理解，例如那些在常用字典中定義的術(shù)語應(yīng)該被解釋為具有與它們在相關(guān)領(lǐng)域和/或本說明書的上下文中的含義一致的含義，并且將不以理想化或過于正式的意義來解釋，除非在本文中明確地如此定義。

在本文中已經(jīng)公開了示例實施例，并且盡管使用了特定的術(shù)語，但這些術(shù)語僅以一般性和描述性的意思被使用和解釋，而不是為了限制的目的。在一些情況下，如截至本申請的遞交為止對于本領(lǐng)域普通技術(shù)人員來說將是顯而易見的那樣，結(jié)合特定實施例描述的特征、特性和/或元件可以單獨使用，或者與結(jié)合其它實施例描述的特征、特性和/或元件組合使用，除非另外明確指出。因此，本領(lǐng)域技術(shù)人員將理解，可以在不脫離如所附權(quán)利要求及其等同方案中提出的本發(fā)明的精神和范圍的情況下，對形式和細(xì)節(jié)進(jìn)行各種改變。