本公開涉及一種具有減小的邊框的顯示裝置。
背景技術:
顯示裝置已作為視覺信息的傳輸介質被應用于各種信息裝置或辦公機器。陰極射線管(crt)或braun管(最廣泛傳播使用的顯示裝置)在較大的重量和體積方面存在問題。已開發(fā)了可以克服crt的限制的各種類型的平板顯示器。在一般的平板顯示器中,數(shù)據(jù)線和掃描線被設置成彼此垂直,并且像素按照矩陣形式被設置。想要顯示的視頻數(shù)據(jù)電壓被提供給數(shù)據(jù)線,并且選通脈沖依次被提供給選通線。隨著視頻數(shù)據(jù)電壓被提供給提供有選通脈沖的顯示線的像素并且每條顯示線通過選通脈沖依次被掃描,視頻數(shù)據(jù)被顯示。
用于產生選通脈沖的選通驅動器包括電平移位器和移位寄存器,并且該移位寄存器可以在如圖1所例示的顯示面板的一側上按照面板內選通(gip)的形式來實現(xiàn)。為了向n條選通線中的各條選通線施加選通脈沖,移位寄存器(或gip)包括n個級(…gip[n-2]、gip[n-1]、gip[n])以及虛擬級(虛擬gip1、虛擬gip2、虛擬gip3)。各個級將來自于之前級的輸出用作進位信號并且使用后續(xù)級的輸出來停止輸出選通脈沖。虛擬級停止由最后幾級輸出的選通脈沖。
近來,由于顯示面板具有高分辨率,所以減少了用于掃描一條選通線的時間,并且因此,也使用用于將單個顯示面板劃分成上面部分和下面部分并且在兩個方向上同時執(zhí)行掃描的雙掃描方法。如圖2所例示,在執(zhí)行雙掃描驅動的顯示面板中,位于面板的中央部分的選通線在一個幀的最后水平時段處被掃描。在基于雙掃描方案的顯示面板中,由于輸出最后一個掃描脈沖的級(gip[n-2]、gip[n-1]、gip[n])位于顯示面板的中央,所以用于設置虛擬級的空間較窄。因此,在基于雙掃描方案的顯示面板中,使用單獨的復位信號(vrst1、vrst2、vrst3)停止位于最后位置處的幾個級的輸出。
技術實現(xiàn)要素:
為了控制使用復位信號(vrst1、vrst2、vrst3)的級的輸出,應添加用于施加復位信號(vrst1、vrst2、vrst3)的信號線。與時鐘的相位成比例地需要大量的復位信號(vrst1、vrst2、vrst3),并且近來,由于時鐘的相位根據(jù)像素結構和驅動方案而增大,所以需要大量的信號線,結果增大了邊框。
本公開的顯示裝置包括顯示面板和移位寄存器,所述移位寄存器響應于各個相關連接的級的q節(jié)點的電壓,生成選通脈沖并且依次向選通線輸出所述選通脈沖。第n(n為自然數(shù))級的所述移位寄存器包括上拉晶體管、啟動控制器、復位控制器和第一復位輸出端控制器。在所述上拉晶體管中,柵極被連接至所述q節(jié)點,漏極被連接至第一選通時鐘輸入線,以及源極被連接至選通脈沖輸出端。所述啟動控制器響應于向柵極輸入的啟動信號,對所述q節(jié)點進行充電。在所述復位控制器中,柵極被連接至復位信號輸出端,漏極被連接至所述q節(jié)點,以及源極被連接至低電位電壓輸入端。所述第一復位輸出端控制器在第二時鐘信號與在不顯示圖像的非顯示時段中輸出的第一輸出控制信號同步時,向所述復位信號輸出端輸出復位信號。
附圖說明
附圖被包括以提供對本發(fā)明的進一步理解,并且被并入本說明書中且構成本說明書的一部分,附圖例示了本發(fā)明的實施方式,并且與本描述一起用來解釋本發(fā)明的原理。在附圖中:
圖1和圖2是例示根據(jù)現(xiàn)有技術的移位寄存器的級和復位信號線的視圖。
圖3是例示根據(jù)本公開的實施方式的顯示裝置的視圖。
圖4是例示像素的示例的視圖。
圖5是例示選通脈沖的時序的視圖。
圖6是例示根據(jù)本公開的實施方式的移位寄存器的視圖。
圖7是例示移位寄存器的級與時鐘信號之間的連接關系的視圖。
圖8是例示級的示例的視圖。
圖9是例示主要節(jié)點的電壓根據(jù)級的操作而改變的時序圖。
具體實施方式
在下文中,將參照附圖詳細地描述本公開的實施方式。相同的參考標號自始至終指代相同的元件。在描述本發(fā)明方面,如果對相關已知功能或構造的詳細說明被認為不必要地轉移本發(fā)明的要點,則將省略這種說明,但本領域技術人員應理解這種說明。根據(jù)本公開的實施方式的顯示裝置可以被實現(xiàn)為諸如液晶顯示器(lcd)、場致發(fā)射顯示器(fed)、等離子體顯示面板(pdp)、有機發(fā)光顯示裝置等的平板顯示裝置。在下文描述的示例性實施方式中,將主要描述lcd裝置,但本公開的顯示裝置不限于此。
圖3是例示根據(jù)本公開的實施方式的顯示裝置的視圖,以及圖4是例示像素結構的視圖。
參照圖3和圖4,根據(jù)本公開的實施方式的lcd裝置包括液晶面板100、時序控制器110、第一數(shù)據(jù)驅動器121和第二數(shù)據(jù)驅動器122以及選通驅動器。
顯示面板100包括被形成在基板之間的液晶層。顯示面板100包括液晶單元,該液晶單元根據(jù)數(shù)據(jù)線dl與選通線gl彼此相交的結構而按照矩陣形式被設置。
液晶顯示面板100包括第一面板塊pb1和第二面板塊pb2。第一面板塊pb1包括被布置在行方向上的第一選通線gl1至第n選通線gl(n)以及被布置在列方向上的第(1_1)數(shù)據(jù)線dl1_1至第(1_m)數(shù)據(jù)線dl1_m。第二面板塊包括被布置在行方向上的第(n+1)選通線至第2n選通線以及被布置在列方向上的第(2_1)數(shù)據(jù)線dl2_1至第(2_m)數(shù)據(jù)線dl2_m。
在液晶顯示面板100的薄膜晶體管(tft)陣列基板中,形成包括數(shù)據(jù)線dl、選通線gl、tft和存儲電容器的像素陣列。液晶單元由通過tft提供數(shù)據(jù)電壓的像素電極1與提供有公共電壓的公共電極2之間的電場驅動。tft的柵極被連接至選通線gl,并且其漏極被連接至數(shù)據(jù)線dl。tft的源極被連接至液晶單元的像素電極。根據(jù)通過選通線gl提供的選通脈沖來接通tft,以將來自數(shù)據(jù)線dl的數(shù)據(jù)電壓提供給液晶單元的像素電極1。黑底、濾色器、公共電極等被形成在液晶顯示面板100的濾色器基板上。
時序控制器110通過低電壓差分信令(lvds)接口、最小化傳輸差分信令(tmds)接口等從外部主機系統(tǒng)(未示出)接收諸如垂直/水平同步信號vsync和hsync、外部數(shù)據(jù)使能信號de、主時鐘clk等的外部時序信號。時序控制器110通過數(shù)據(jù)線對被串聯(lián)連接至源驅動icsic#1至源驅動icsic#8中的每一個。
第一數(shù)據(jù)驅動器121和第二數(shù)據(jù)驅動器122從時序控制器110接收視頻信號,并且將視頻數(shù)據(jù)轉換成模擬數(shù)據(jù)電壓。第一數(shù)據(jù)驅動器121包括第一源驅動icsic#1至第四源驅動icsic#4,并且向被形成在第一面板塊pb1中的第(1_1)數(shù)據(jù)線dl1_1至第(1_m)數(shù)據(jù)線dl1_m提供數(shù)據(jù)電壓。第二驅動器122包括第五源驅動icsic#5至第八源驅動icsic#8,并且向被形成在第二面板塊pb2中的第(2_1)數(shù)據(jù)線dl2_1至第(2_m)數(shù)據(jù)線dl2_m提供數(shù)據(jù)電壓。源驅動icsic#1至源驅動icsic#8中的每一個可以通過玻璃上芯片(cog)工藝或卷帶自動接合(tab)工藝被連接至液晶顯示面板100的數(shù)據(jù)線。
選通驅動器130/140在時序控制器的控制下依次向選通線gl提供選通脈沖。從選通驅動器輸出的選通脈沖與數(shù)據(jù)電壓同步。選通驅動器130/140包括被連接在時序控制器110與顯示面板100的掃描線之間的電平移位器130和移位寄存器140。電平移位器130將從時序控制器110輸入的選通時鐘clk的晶體管-晶體管邏輯(ttl)電平電壓電平移位至選通高電壓vgh和選通低電壓vgl。移位寄存器140包括根據(jù)選通時鐘clk將選通起始脈沖vst進行移位以依次輸出選通脈沖gout的級。移位寄存器140包括第一移位寄存器140-1和第二移位寄存器140-2。第一移位寄存器140-1向被設置在第一面板塊pb1中的第一選通線gl1至第n選通線gl(n)施加選通脈沖,以及第二移位寄存器140-2向被設置在第二面板塊pb2中的第(n+1)選通線gl(n+1)至第2n選通線gl(2n)施加選通脈沖。
圖5是例示由移位寄存器140輸出的選通脈沖的時序的視圖。
參照圖5,為了按照雙掃描方式驅動第一面板塊pb1和第二面板塊pb2,移位寄存器140以相同的時序輸出一對選通脈沖。該對選通脈沖分別被施加到第一面板塊pb1和第二面板塊pb2。例如,在第一水平時段1h至第四水平時段4h期間,第一移位寄存器140-1向第一選通線gl1施加第一選通脈沖gout1,并且第二移位寄存器向第2n選通線gl(2n)施加第2n選通脈沖gout(2n)。第一移位寄存器向被設置在第一面板塊pb1中的第一選通線gl1至第n選通線gl(n)施加第一選通脈沖gout1至第n選通脈沖gout(n)。同時,第二移位寄存器140-2依次向第2n選通線gl(2n)至第(n+1)選通線gl(n+1)施加第2n選通脈沖至第(n+1)選通脈沖gout(n+1)。圖5中例示的選通脈沖例示了在依次輸出的選通脈沖之間出現(xiàn)交疊時段以用于交疊驅動的實施方式。
圖6是例示第一移位寄存器的級的視圖。
參照圖6,第一移位寄存器140-1具有多個獨立連接的級stg1至級stg(n)(n為2或更大的自然數(shù))。級stg1至級stg(n)中的每個級向輸出端輸出選通脈沖。選通脈沖可以被施加到顯示裝置的選通線并且也可以用作被發(fā)送至后續(xù)級的進位信號。
在下面的描述中,“之前級”是指位于參考級之上的級。例如,針對第k(k為自然數(shù),其中,1<k<n)級stgk,之前級表示第一級stg1至第(k-1)級stg(k-1)中的任何一級?!昂罄m(xù)級”是指在參考級之下的級。例如,針對第k(1<k<n)級stgk,后續(xù)級表示第(k+1)級stg(k+1)至第n級中的任何一級。
圖7是例示級和被連接至這些級的信號線的視圖,以及圖8是例示第(n-2)級stg(n-2)的配置的視圖。圖7和圖8是基于具有8相位的選通時鐘來進行描述的,但選通時鐘的相位不限于此。而且,選通時鐘的相位可以根據(jù)被包括在相位和各個移位寄存器中的選通線的數(shù)量而改變。在圖8中所例示的移位寄存器中,上拉晶體管tpu接收第一選通時鐘,以及復位輸出端控制器t1接收第二選通時鐘。第一選通時鐘和第二選通時鐘表示其相位不同,并且各個選通時鐘的相位差可以根據(jù)選通時鐘的相位數(shù)以及選通時鐘的脈沖寬度而改變。下面將參照圖7和圖8描述以下實施方式:在該實施方式中,第六選通時鐘被用于第一選通時鐘,第二選通時鐘使用第二選通時鐘,各個選通時鐘具有8相位,并且在4個水平時段期間保持脈沖寬度。
參照圖7和圖8,根據(jù)本公開的實施方式的移位寄存器的級包括上拉晶體管tpu、下拉晶體管tpd、節(jié)點控制器、啟動控制器、復位控制器trst以及第一復位輸出端控制器和第二復位輸出端控制器。
第(n-2)級stg(n-2)包括上拉晶體管tpu、下拉晶體管tpd、啟動控制晶體管tvst以及節(jié)點控制電路ncon。
上拉晶體管tpu根據(jù)q節(jié)點q的電壓輸出第n選通時鐘clkn。當對qb節(jié)點qb進行充電時,下拉晶體管tpd將選通脈沖輸出端nout的電壓放電至低電位電壓vss。一旦接收到來自之前級的輸出,啟動控制晶體管tvst被接通,以對q節(jié)點q進行充電。節(jié)點控制電路ncon控制q節(jié)點q和qb節(jié)點qb的電壓。節(jié)點控制電路ncon(k)的詳細配置可以是任何的已知配置。
復位控制器trst根據(jù)復位信號輸出端nrst的電位而將q節(jié)點q的電壓放電至低電位電壓vgl。為此,復位控制器trst可以被配置為以下晶體管:在該晶體管中,柵極被連接至復位信號輸出端nrst,漏極被連接至q節(jié)點q,以及源極被連接至低電位電壓vgl線。
第一復位輸出端控制器t1在第二選通時鐘clk2與第一輸出控制信號d1同步時向復位信號輸出端nrst輸出復位信號。為此,第一復位輸出端控制器t1包括被連接至第二選通時鐘clk2輸入線的漏極、被連接至復位信號輸出端的源極以及被連接至第一輸出控制信號輸入端的柵極。
第二復位輸出端控制器t2在輸入第二輸出控制信號d2時對復位信號輸出端nrst的電壓進行放電。第二復位輸出端控制器t2包括被連接至復位信號輸出端的漏極、被連接至低電位電壓輸入端的源極以及被連接至第二輸出控制信號d2輸入端的柵極。
圖9是例示被施加到級的選通時鐘以及q節(jié)點的電壓的變化的視圖。圖9例示了輸入到上拉晶體管tpu的漏極的第n選通時鐘clk(n)為第六選通時鐘clk6、輸入到第一復位輸出端控制器t1的漏極的第(n-4)選通時鐘clk(n-4)為第二選通時鐘clk2的實施方式。
將參照圖7至圖9描述級的操作。
在第(n-4)水平時段(n-4)h和第(n-3)水平時段(n-3)h期間,響應于啟動信號,第(n-2)級stg(n-2)的啟動控制晶體管tvst被開啟以用高電位電壓vdd對q節(jié)點q進行預充電。
在第(n-2)水平時段(n-2)h至第(n+1)水平時段(n+1)h期間,第(n-2)級stg(n-2)的上拉晶體管tpu接收第六選通時鐘clk6。q節(jié)點q(上拉晶體管tpu的柵極)被在q節(jié)點q(k)被預充電的狀態(tài)下施加的第六選通時鐘clk6自舉。在q節(jié)點q被自舉的過程期間,當上拉晶體管tpu的柵極-源極電位達到閾值電壓vth時,上拉晶體管tpu被接通。因此,輸出與第六選通時鐘clk6的高電平電壓對應的第(n-2)選通脈沖gout(n-2)。
按照相同的方式,第(n-1)級stg(n-1)和第n級stg(n)輸出選通脈沖。第一移位寄存器利用由第n級stg(n)輸出為最終選通脈沖的第n選通脈沖gout(n)來完成圖像顯示時段的操作。
在不顯示圖像的非顯示時段的起始時間處,第一輸出控制信號d1被施加為高電位電壓。在非顯示時段期間,第一復位輸出端控制器t1通過具有高電位電壓的第一輸出控制信號d1而被接通,并且與第二時鐘信號的電壓對應的復位信號vreset被輸出至復位輸出端nrst。
復位控制器trst通過經由復位輸出端nrst施加的復位信號vreset而被接通,以將q節(jié)點q的電壓釋放為低電位電壓vgl。
在本公開中,復位信號vreset使用選通時鐘的時序。即,圖9中例示的復位信號vreset使用第二選通時鐘clk2并且第二選通時鐘clk2被施加到第(n-6)級的上拉晶體管。
在顯示圖像的顯示時段期間,響應于第二輸出控制信號d2,第二復位輸出端控制器t2被接通,以維持復位輸出端nrst處于低電位電壓vgl。即,第二復位輸出端控制器t2防止復位控制器trst在圖像顯示時段期間被接通。在復位控制器trst在圖像顯示時段期間無意被接通的情況下,可能會對q節(jié)點q進行放電,從而使選通脈沖的輸出不穩(wěn)定。第二復位輸出端控制器t2抑制復位控制器trst在圖像顯示時段期間的操作以防止q節(jié)點q被放電。
如上所述,根據(jù)本公開的級不需要額外的用于對q節(jié)點q進行放電的虛擬級。即,即使高分辨率顯示面板被劃分成第一面板塊pb1和第二面板塊pb2以采用雙掃描方案,也不需要用于對在顯示面板的中央部分處輸出最后選通脈沖的若干個級的q節(jié)點進行放電的虛擬級。
而且,在本公開中,不需要用于向最后輸出選通脈沖的若干個級施加額外的復位信號的信號線。為了向各個級施加復位信號,另外還需要根據(jù)復位信號的相位數(shù)的信號線。如果時鐘的相位為10,則需要用于向最后輸出選通脈沖的10個級中的各個級施加復位信號的10條信號線。相反,在本公開中,在僅增加了低電位電壓輸入線以及第一輸出控制信號線和第二輸出控制信號線的狀態(tài)下,不管選通時鐘的相位數(shù)如何,都可以對所有移位寄存器的級的q節(jié)點進行放電。因此,可以減小邊框。
在上述實施方式中,基于被實現(xiàn)為n型半導體的晶體管,對時鐘信號、第一輸出信號和第二輸出信號的電壓電平進行了設置。因此,當上拉晶體管、下拉晶體管、啟動控制晶體管、復位控制器、第一晶體管和第二晶體管被形成為p型時,各個時鐘信號和輸出控制信號的電壓電平可以是相反的。
盡管已參照許多其示例性實施方式描述了實施方式,但應理解的是,本領域技術人員可以設計出將落入本公開的原理的范圍內的許多其它修改和實施方式。更具體地,在本公開、附圖和所附權利要求書的范圍內,可以對主題組合布置的組成部分和/或布置進行各種變型和修改。除了對組成部分和/或布置進行變型和修改之外,替代使用也將對本領域技術人員是顯而易見的。